JP3239852B2 - 高誘電率キャパシタ及びその製造方法 - Google Patents

高誘電率キャパシタ及びその製造方法

Info

Publication number
JP3239852B2
JP3239852B2 JP23240898A JP23240898A JP3239852B2 JP 3239852 B2 JP3239852 B2 JP 3239852B2 JP 23240898 A JP23240898 A JP 23240898A JP 23240898 A JP23240898 A JP 23240898A JP 3239852 B2 JP3239852 B2 JP 3239852B2
Authority
JP
Japan
Prior art keywords
film
dielectric constant
pzt
lower electrode
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23240898A
Other languages
English (en)
Other versions
JP2000068455A (ja
Inventor
信行 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23240898A priority Critical patent/JP3239852B2/ja
Publication of JP2000068455A publication Critical patent/JP2000068455A/ja
Application granted granted Critical
Publication of JP3239852B2 publication Critical patent/JP3239852B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高誘電率キパシタ
及びその製造方法に関し、特に金属酸化物を誘電体膜と
して用いるキャパシタ(蓄電器)及びその製造方法に関
するものである。
【0002】
【従来の技術】DRAM(ダイナミックランダムアクセ
スメモリ)に用いられる積層型蓄電器は誘電体膜の上下
に電極金属を積層して形成される。大型で大容量の蓄電
器を実現するために、高い誘電率を持つ金属酸化物を用
いることが試みられている。また、この蓄電器は誘電膜
として強誘電性を有する材料を用いれば、不揮発メモリ
の蓄電器として利用することも可能である。
【0003】従来、このような装置では、貴金属Irや
Ptを用いた電極金属上に、チタン・ジルコニウム酸鉛
を積層し、さらに上部にIrやPtを用いた電極を形成
する。ここで、IrやPtを下部電極として用いるの
は、第一に、従来、PZT(PbZrx Ti1-x 3
を成膜する場合に用いられているsol−gel法や、
スパッタ法等においては、IrやPt以外の材料上には
良質のPZT膜が成膜できなかったことによる。
【0004】また、W酸化物が導体であることを利用し
て、W下部電極、W酸化物層、スパッタによって形成さ
れたチタン酸ストロンチウム誘電体層をこの順で積層す
る構造を有する蓄電器が提案されている(特開平9−2
52085号公報)。しかし、PZTは、通常、スパッ
タ法では、PtやIr上以外には高品質の膜を形成する
ことができない。これは、PZTに含まれるPbおよび
その酸化物は蒸気圧が高いためである。特に、電極上に
供給されたPbあるいはその酸化物は付着確率が小さ
く、PZT/Pt界面においてPZTの化学的組成のず
れを発生し、PZT膜の特性劣化を引き起こす。
【0005】また、誘電体として層状ペロブスカイト材
料を用いる場合には、下部電極層と層状ペロブスカイト
材料の間に、Fe、Ti、Nb、Ta、W、Moからな
る群から選択される金属元素の1つを含有する薄膜を備
える強誘電体素子も提案されているが、この場合にも下
部電極が必要であり、Pt、パラジウム、金を用いた構
造が実施例として記載されている(特開平6−2909
84号公報)。
【0006】
【発明が解決しようとする課題】従来の蓄電器は、Ir
やPt等の貴金属を電極として用いているが、これらの
金属は、微細加工が困難であること、地球上に存在する
量が希少であること、さらには、高価であること等か
ら、高集積デバイスへの適用には不適当な材料である。
【0007】本発明は上記従来の欠点を除去すべくなさ
れたものであって、その目的とするところは、貴金属以
外の材料を下部電極とし、金属酸化物を誘電体膜として
用いた高誘電率キャパシタ及びその製造方法を提供する
ことにある。
【0008】
【課題を解決するための手段】本発明によれば、チタン
・ジルコニウム酸鉛を誘電体膜として使用した高誘電率
キャパシタであって、前記誘電体膜に含まれるPb,Z
の少なくとも一つを添加したWNまたはWを下部電極
としてなることを特徴とする高誘電率キャパシタが得ら
れる。
【0009】
【0010】本発明によれば、チタン・ジルコニウム酸
鉛を誘電体膜として使用した高誘電率キャパシタの製造
方法であって、前記誘電体に含まれるPb,Zrの少な
くとも一つを添加したWNまたはWを下部電極として形
成する工程と、前記下部電極上に前記チタン・ジルコニ
ウム酸鉛を誘電体膜として形成する工程とを含むことを
特徴とする高誘電率キャパシタの製造方法が得られる。
【0011】また、Pb,Ti,Zrの少なくとも一つ
を添加したWNあるいはWを用いた上部電極を、前記誘
電体膜上に形成する工程を更に含むことを特徴とする。
また、前記誘電体膜はCVD法またはスパッタ法により
形成されることを特徴とする。
【0012】本発明の原理について、Tiを添加したW
Nを用いた下部電極上に、チタン・ジルコニウム酸鉛
(PZT)からなる誘電体膜をスパッタ法により形成す
る場合を例にとって説明する。従来、WNあるいはW上
には良質のPZT膜を形成することはできなかった。こ
れは、CVDを用いた場合も同様である。これらの成膜
方法で良質の薄膜が形成できなかった理由は、電極表面
で組成比通りに原料原子を付着させることができなかっ
たからである。
【0013】これに対し、本発明では、下地電極材料と
してWNに微量のTiを含有させた材料を用いる。一般
に、金属表面は、空気中で酸化されるので、上記の材料
を用いることにより、表面にTi酸化物が存在する電極
表面を実現する。この電極上には表面のTi酸化物を成
長の核としてPZTの成長が実現する。しかも、スパッ
タ法やCVD法による成長は、低温での成長が可能であ
り、WNを酸化してしまうことがない。
【0014】以上の原理は、上述した様に、Tiを添加
したWNを用いた下部電極上にPZT膜を形成する場合
についてであるが、誘電体膜としての金属酸化膜(例え
ば、PZT膜)に含まれる金属元素の一部または全て
(例えば、PZT膜の場合は、Pb,Ti,Zrの少な
くとも一つ)を添加したWNまたはWを電極として使用
する場合に、同様に適用され得る。
【0015】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して詳細に説明する。図1に示すように、シリ
コン単結晶(100)面基板1の表面に膜厚200nmの
熱酸化膜2が形成され、その上にスパッタ法によって形
成された20nmのTa膜3を接着層として介して、スパ
ッタ法により形成された強誘電体キャパシタの下部電極
層4となる膜厚200nmのTi添加WN膜が形成されて
いる。この上に、膜厚200nmの強誘電体薄膜PZTが
形成されている。
【0016】強誘電体薄膜上には、さらに強誘電体キ
ャパシタの上部電極層となる膜厚120nmのTi添加
WN膜が形成されている。ここでは、WN下部電極は、
反応性スパッタにより形成した。WNにTiを添加する
ためには、TiチップをWNターゲット上に適当に配置
し、WNと同時にスパッタすることによって、適当な量
のTiをWNに添加する。本実施例では、Ti添加量を
2%(重量比)とした。PZTの成膜においては、スパ
ッタ法を用いた。ターゲットはPb1.1Zr0.47
Ti0.53Oxを用いた。成膜温度は500℃であ
る。
【0017】このPZT上にメタルマスクを用いて、直
径0.1μm の円形の上部電極を形成する。この試料か
らえられた残留分極は20μC/cm2 であり、この値
は、例えば、Pt上に形成したPZT薄膜の特性とほぼ
同等である。
【0018】上述の実施例では、Tiを添加したWNを
用いた下部電極上にPZT膜を形成する場合について述
べているが、誘電体膜としての金属酸化膜(例えば、P
ZT膜)に含まれる金属元素の一部または全て(例え
ば、PZT膜の場合は、Pb,Ti,Zrの少なくとも
一つ)を添加したWNまたはWを電極として使用する場
合にも同様に適用され得るものである。
【0019】
【発明の効果】以上詳細に述べたように、本発明によれ
ば、WNやW上に良好な特性を有するPZT薄膜を形成
することが可能である。さらに本発明は、PZTを用い
たキャパシタを形成するために、PtやIrといった貴
金属を必要としないため廉価なデバイスの量産に寄与す
るところが大きい。
【図面の簡単な説明】
【図1】本発明の実施例のキャパシタの断面図である。
【符号の説明】
1 シリコン基板 2 シリコン熱酸化膜 3 Ta密着層 4 下部電極 5 PZT 6 上部電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 H01L 27/10

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 チタン・ジルコニウム酸鉛を誘電体膜と
    して使用した高誘電率キャパシタであって、前記誘電体
    膜に含まれるPb,Zrの少なくとも一つを添加したW
    NまたはWを下部電極としてなることを特徴とする高誘
    電率キャパシタ。
  2. 【請求項2】 Pb,Ti,Zrの少なくとも一つを添
    加したWNあるいはWを用いた上部電極を更に含むこと
    を特徴とする請求項1記載の高誘電率キャパシタ。
  3. 【請求項3】 前記下部電極は半導体基板上に設けられ
    ていることを特徴とする請求項1または2記載の高誘電
    率キャパシタ。
  4. 【請求項4】 チタン・ジルコニウム酸鉛を誘電体膜と
    して使用した高誘電率キャパシタの製造方法であって、
    前記誘電体に含まれるPb,Zrの少なくとも一つを添
    加したWNまたはWを下部電極として形成する工程と、
    前記下部電極上に前記チタン・ジルコニウム酸鉛を誘電
    体膜として形成する工程とを含むことを特徴とする高誘
    電率キャパシタの製造方法。
  5. 【請求項5】 Pb,Ti,Zrの少なくとも一つを添
    加したWNあるいはWを用いた上部電極を、前記誘電体
    膜上に形成する工程を更に含むことを特徴とする請求項
    4記載の高誘電率キャパシタの製造方法。
  6. 【請求項6】 前記誘電体膜はCVD法またはスパッタ
    法により形成されることを特徴とする請求項4または5
    記載の高誘電率キャパシタの製造方法。
  7. 【請求項7】 前記下部電極は半導体基板上に形成され
    ることを特徴とする請求項4〜6いずれか記載の高誘電
    率キャパシタの製造方法。
JP23240898A 1998-08-19 1998-08-19 高誘電率キャパシタ及びその製造方法 Expired - Fee Related JP3239852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23240898A JP3239852B2 (ja) 1998-08-19 1998-08-19 高誘電率キャパシタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23240898A JP3239852B2 (ja) 1998-08-19 1998-08-19 高誘電率キャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000068455A JP2000068455A (ja) 2000-03-03
JP3239852B2 true JP3239852B2 (ja) 2001-12-17

Family

ID=16938788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23240898A Expired - Fee Related JP3239852B2 (ja) 1998-08-19 1998-08-19 高誘電率キャパシタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3239852B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524935B1 (ko) * 2002-11-04 2005-10-31 삼성전자주식회사 반도체 메모리 소자의 제조방법
US7399356B2 (en) 2002-12-17 2008-07-15 Ibule Photonics, Inc. Method for preparation of ferroelectric single crystal film structure using deposition method
KR100570586B1 (ko) * 2002-12-17 2006-04-13 (주)아이블포토닉스 강유전성 단결정 막 구조물 제조 방법

Also Published As

Publication number Publication date
JP2000068455A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
JP3319994B2 (ja) 半導体記憶素子
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP2000208725A (ja) 半導体装置及び半導体装置の製造方法
US7179705B2 (en) Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device
JP2000349254A (ja) 誘電体キャパシタおよびメモリならびにそれらの製造方法
JP4811551B2 (ja) 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
JP3239852B2 (ja) 高誘電率キャパシタ及びその製造方法
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JPH11243179A (ja) 強誘電体メモリおよびそのパッケージング方法
JP2002151654A (ja) 誘電体キャパシタ素子及びその製造方法
KR100459796B1 (ko) 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소
JPH09139476A (ja) 強誘電体キャパシタ用セラミック電極
JPH1022463A (ja) 積層構造及びその製造方法、キャパシタ構造並びに不揮発性メモリ
JP2000252444A (ja) 薄膜キャパシタ
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
JP3168706B2 (ja) 半導体記憶装置の製造方法
JP3332014B2 (ja) 半導体記憶装置の製造方法
JP3414481B2 (ja) キャパシタおよび半導体装置
JP3872917B2 (ja) 半導体装置の製造方法
WO2003021656A2 (en) Improved material for use with ferroelectrics
JP2010157748A (ja) 金属膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
JPH11330388A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees