JP4303389B2 - 強誘電体メモリ装置の製造方法 - Google Patents
強誘電体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4303389B2 JP4303389B2 JP2000047782A JP2000047782A JP4303389B2 JP 4303389 B2 JP4303389 B2 JP 4303389B2 JP 2000047782 A JP2000047782 A JP 2000047782A JP 2000047782 A JP2000047782 A JP 2000047782A JP 4303389 B2 JP4303389 B2 JP 4303389B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- gate structure
- memory device
- ferroelectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 45
- 238000000137 annealing Methods 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 201
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 239000007789 gas Substances 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 14
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 230000004913 activation Effects 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 6
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910000457 iridium oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、強誘電体膜の分極を利用して不揮発性の情報記憶を行う強誘電体メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリ装置は、強誘電体膜を用いた不揮発性記憶装置である。強誘電体膜は、外部から電界を加えることによってその内部の分極が揃い、この分極の方向は、電界を取り除いた後にも保持される。これを利用して、情報の不揮発な記憶を行うことができる。
図２は、強誘電体メモリ素子の最も基本的な構成を示す図解的な断面図である。シリコン基板１（Ｓ）の表面に、強誘電体膜５（Ｆ）およびゲート電極としての金属膜６（Ｍ）を積層したゲート構造が形成されている。このゲート構造を挟んで、ソースおよびドレインとなる一対のＮ型拡散層２，２が形成されている。これにより、強誘電体膜５を絶縁膜として用いたＭＩＳ型のトランジスタが構成されている。
【０００３】
金属膜６とシリコン基板１との間にたとえば５Ｖの電圧を印加すると、強誘電体膜５には、金属膜６からシリコン基板１に向かう方向、またはシリコン基板１から金属膜６に向かう方向の電界が印加されることになる。これにより、強誘電体膜５においては、印加された電界の方向に沿った分極が生じる。この分極は、金属膜６およびシリコン基板１の間に印加された電圧を取り除いた後にも保持される。
【０００４】
これにより、Ｎ型拡散層２，２間のシリコン基板１の表面は、電子が誘起された状態と、ホール（正孔）が誘起された状態とをとりうる。これにより、強誘電体膜５における分極の方向に応じて、一対のＮ型拡散層２，２を導通させるためにゲート電極としての金属膜６に印加すべき電圧のしきい値が高低の２種類に変化するから、「０」または「１」の二値情報を不揮発に記憶することができる。この図２の構造においては、シリコン基板１の表面に良好な結晶状態の強誘電体膜５を形成することが困難である。また、強誘電体材料がシリコン基板１に拡散するという問題もある。そこで、図３に示すように、シリコン基板１と強誘電体膜５との間に、別の絶縁膜３（Ｉ）を介装する構成が提案されている。
【０００５】
この図３の構造では、シリコン基板１と絶縁膜３との界面における良好な整合性を確保しつつ、かつ、絶縁膜３と強誘電体膜５との間においても良好な整合性を確保しなければならない。そのため、絶縁膜３の材料やその形成方法に厳しい制限があるという問題がある。また、絶縁膜３では、強誘電体材料の拡散を防止するバリア効果も不足である。
一方、図４には、絶縁膜３と強誘電体膜５の間に、金属膜４（Ｍ）を介在させてゲート構造を構成した強誘電体メモリ素子の構造が示されている。この構造であれば、絶縁膜３と強誘電体膜５との界面の整合性を考慮する必要がないから、シリコン基板１の表面に良好な結晶性を有する絶縁膜３を形成できるとともに、強誘電体膜５の結晶性も良好なものとすることができる。また、金属膜４により、強誘電体材料の拡散も防止できる。
【０００６】
【発明が解決しようとする課題】
しかし、上記の図２、図３および図４のいずれの構成においても、製造工程において共通の問題がある。すなわち、ソース・ドレインとなる一対のＮ型拡散層２，２は、Ｎ型の不純物イオンをシリコン基板１にインプランテーションし、その後に、シリコン基板１の表層部に打ち込まれたＮ型不純物イオンを活性化アニール処理によって活性化させることによって形成される。この活性化アニール処理は、９００〜９５０℃で１〜２時間にわたって、シリコン基板１を加熱炉内で加熱する処理である。ところが、このような加熱処理を強誘電体膜５が受けると、この強誘電体膜５の分極特性が劣化するという問題がある。
【０００７】
この問題を回避するためには、たとえば図４のＭＦＭＩＳ構造を作成する場合に、まずＭＩＳトランジスタ部分を作成し、一対のＮ型不純物拡散層２，２の活性化処理の後に、強誘電体膜５を金属膜４，６で挟持したキャパシタ部分を作成しなければならない。
図５は、図４の構成の強誘電体メモリ素子の実際の構造例を説明するための図解的な断面図である。この強誘電体メモリ素子においては、シリコン基板１の表面に絶縁膜３および金属膜４ａを積層してＭＩＳゲート構造を作成し、このゲート構造の両側に一対のＮ型拡散層２，２を形成してある。そして、このＮ型拡散層２，２に対する活性化アニール処理が終了した後に、金属膜４ｂ、強誘電体膜５および金属膜６からなるキャパシタ構造を、ＭＩＳ型トランジスタとは別の位置に形成することとしている。そして、ＭＩＳトランジスタの金属膜４ａとキャパシタ構造側の金属膜４ｂとを配線膜やプラグからなる接続部７で接続してある。
【０００８】
この図５の構造における問題点は、トランジスタ部とキャパシタ部とを別の領域に形成しているため、シリコン基板１上で１つのメモリセルが占める面積が大きく、そのために高集積化が困難なことである。
この問題は、図６に示す構造を採用することによって幾分緩和される。この図６に示す構造では、シリコン基板１の表面に面積の大きな絶縁膜３および金属膜４を積層してＭＩＳ構造を形成した後に、Ｎ型不純物のインプランテーションおよびその活性化アニールを行うことによって、一対のＮ型拡散層２，２がシリコン基板１の表層部に形成される。その後に、金属膜４の表面に、強誘電体膜５および金属膜６が順に形成されて積層される。
【０００９】
この構造を採用する場合には、絶縁膜３および金属膜４を積層したゲート構造部は、強誘電体膜５および金属膜６の積層構造部よりも大きな面積に形成しなければならない。これは、絶縁膜３および金属膜４のゲート構造部のパターニング用マスクと、強誘電体膜５および金属膜６の積層構造部のパターニング用マスクとの余裕（マージン）を確保しなければならないからである。
このように、図６の構成を採用した場合にも、大きな面積のゲート構造部が必要となるので、強誘電体メモリ装置の高集積化には限界がある。
【００１０】
そこで、この発明の目的は、上述の技術的課題解決し、高集積化を有利に図ることができる強誘電体メモリ装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、半導体基板上に酸化シリコンからなる絶縁膜を形成する工程と、前記絶縁膜の上に第１導体膜を形成する工程と、前記第１導体膜の上に強誘電体膜を形成する工程と、前記強誘電体膜の上に第２導体膜を形成する工程と、共通のマスク膜を用いたエッチングにより上記第１導体膜、上記強誘電体膜および上記第２導体膜をパターニングし、上記第１導体膜、上記強誘電体膜および上記第２導体膜を含むゲート構造部を形成する工程と、上記半導体基板において上記ゲート構造部を挟んで離隔した一対の領域に、上記ゲート構造部に対して自己整合的に不純物を導入する工程と、上記半導体基板の表面が上記絶縁膜で覆われている状態で、上記強誘電体膜および上記半導体基板に導入された不純物に対して、酸素雰囲気中で同時にアニールを行い、上記強誘電体膜を結晶化させるとともに、上記不純物を活性化させて上記一対の領域に不純物拡散層を形成するアニール工程とを含むことを特徴とする強誘電体メモリ装置の製造方法である。
【００１２】
この発明によれば、第１導体膜、強誘電体膜および第２導体膜を有するゲート構造部は、共通のマスク膜を用いたエッチング工程を含む製造工程を経て形成される。そして、このゲート構造部に対して自己整合的に半導体基板に不純物が導入される。
したがって、第１導体膜、強誘電体膜および第２導体膜を有するゲート構造部と、これを挟んで形成された不純物拡散領域とからなるトランジスタを、小さな面積に形成することができる。
【００１３】
半導体基板に注入された不純物は、当該半導体基板の表面が上記絶縁膜で覆われている状態で酸素雰囲気中で行われるアニール処理によって活性化され、これにより、ゲート構造部を挟む一対の不純物拡散層が形成されることになる。このアニール工程において、強誘電体膜が同時に結晶化される。
このように、この発明においては、強誘電体膜の結晶化のためのアニール処理と、不純物イオンを活性化させるためのアニール処理とを共通の工程で行うようにしている。これにより、強誘電体膜の特性を劣化させるおそれがない。また、半導体基板に対するアニール処理を１回で終了させることができるので、半導体基板に対する熱ダメージを抑制することができる。これにより、強誘電体メモリ装置の特性を向上することができる。また、工程も簡単になる。
【００１４】
この発明のポイントは、強誘電体膜の結晶化と不純物の活性化とを共通のアニール工程において行うことにある。このような工程を採用することにより、ゲート構造部を構成する第１導体膜、強誘電体膜および第２導体膜を共通のマスク膜を用いたエッチングによりパターニングでき、このようにして形成されたゲート構造部を用いて自己整合的に不純物拡散層を形成しているにもかかわらず、強誘電体膜の特性劣化を招来することがない。
【００１５】
また、この発明の方法によれば、強誘電体膜と半導体基板の表面との間に絶縁膜が介在される。
【００１６】
そしてまた、この発明の方法では、上記絶縁膜と強誘電体膜との間に第１導体膜が形成されるから、いわゆるＭＦＭＩＳ構造（図４参照）のゲート構造部を形成することができる。この場合、一対の導体膜およびこれらに挟持されることになる強誘電体膜は、共通のマスク膜でパターニングされる。
【００１７】
請求項２記載の発明は、上記アニール工程がランプアニールにより行われることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法である。
この発明によれば、強誘電体膜の結晶化および不純物の活性化のためのアニール工程が、ランプアニールにより行われるので、加熱炉内において行われる一般の活性化アニール処理の場合とは異なり、強誘電体膜の特性が劣化することがない。この場合に、不純物拡散層がいわゆるシャロージャンクションと呼ばれる浅い接合を形成している場合には、ランプアニールのような短時間の熱処理によって、半導体基板に注入された不純物を十分に活性化して、良好な不純物拡散層を形成できる。
【００１８】
請求項３記載の発明は、上記強誘電体膜を構成する材料と上記一対の不純物拡散層間の距離とに基づいて、上記ランプアニールの時間および温度が定められることを特徴とする請求項２記載の強誘電体メモリ装置の製造方法である。
この発明によれば、ランプアニールの時間および温度は、強誘電体膜を構成する材料と不純物拡散層との間の距離とに基づいて定められる。すなわち、チャネル長と強誘電体膜の材料とを考慮して、ランプアニールの条件が適切に定められるので、共通のアニール工程で強誘電体膜の結晶化と半導体基板に注入された不純物の活性化とをいずれも良好に行うことができる。
【００１９】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る強誘電体メモリ装置の製造方法を説明するための断面図である。この製造工程では、いわゆるＭＦＭＩＳ型のゲート構造を有する強誘電体メモリ素子が形成される。
まず、図１(a)に示すように、シリコン基板１（半導体基板）の表面に絶縁膜としての酸化シリコン膜１２、ポリシリコン膜１３、下部電極膜１４（第１導体膜）、強誘電体膜１５および上部電極膜１６（第２導体膜）が順に積層されて形成される。
【００２０】
酸化シリコン膜１２は、シリコン基板１１の表面を熱酸化することによって、形成することができる。ポリシリコン膜１３は、たとえば、シランガスおよび水素ガスを原料ガスとして用いた減圧ＣＶＤ（化学的気相成長）法により形成することができる。このポリシリコン膜１３は、燐などの不純物の導入により低抵抗化されている。
下部電極膜１４および上部電極膜１６は、金属からなる導電膜であって、スパッタリングにより形成することができる。下部電極膜１４は、強誘電体材料の拡散を防止するバリア効果の高い材料で構成されることが好ましく、たとえば、イリジウム膜、酸化イリジウム膜、またはイリジウム膜と酸化イリジウム膜との積層膜を適用することができる。上部電極膜１６も同様に、たとえば、イリジウム膜、酸化イリジウム膜、またはイリジウム膜と酸化イリジウム膜との積層膜で構成できる。下部電極膜１４および上部電極膜１６としては、他にも、白金膜や、白金膜と酸化イリジウム膜との積層膜などが適用できる。
【００２１】
強誘電体膜１５は、ＰＺＴ（Pb(Zr,Ti)O3）、ＳＢＴ（SrBi2Ta2O9）またはＳＴＮ（Sr2(Ta,Nb)2O7）などの強誘電体材料からなっている膜厚1000Å〜2000Åの膜であり、たとえば、ゾル・ゲル法、スパッタ法、ＭＯＣＶＤ（金属・有機化学気相成長）法、レーザアブレーション法、パルスレーザ・デポジション法などによって、下部電極膜１４の表面に積層することができる。この強誘電体材料が積層された直後の状態では、強誘電体膜１５は、まだ結晶化されていない。
【００２２】
次に、図１(b)に示すように、ゲート構造部２０を作成するためのマスク膜１８が、上部電極膜１６上の表面にパターン形成される。このマスク膜１８は、たとえば、酸化シリコン、窒化チタンまたはアルミナなどのハードマスクからなっていることが好ましい。
このマスク膜１８を共通に用いて、ゲート構造部２０を構成するすべての膜（酸化シリコン膜１２は除く。）が、エッチングによりパターニングされる。すなわち、ドライエッチングにより、上部電極膜１６、強誘電体膜１５、下部電極膜１４、およびポリシリコン膜１３が順にエッチングされる。このエッチングは、たとえば、各層のエッチング時に用いるガスを切り換えることにより、ウエハ面内での均一性を確保しつつ、良好に行うことができる。たとえば、上部電極膜１６および下部電極膜１４のエッチング時には、塩素系のガスが用いられ、強誘電体膜１５のエッチング時には、フッ素系のガスを用い、ポリシリコン膜１３のエッチング時には、ＨＢｒ系のガスまたは塩素系およびフッ素系の混合ガスが用いられる。
【００２３】
このように、各層のエッチング時に使用するガスを切り換えることによって、ウエハ面内に複数個形成される複数のゲート構造部２０において均一なエッチング処理を行うことができる。なお、必要に応じて、１層または２層以上の膜のエッチング終了時に、残渣を取り除くことが好ましい。
ポリシリコン膜１３は、塩素系のガスでもエッチングすることができるけれども、塩素系のガスを用いると、上部電極膜１６や下部電極膜１４が同時にエッチングされることになるため、フッ素系のガス、またはフッ素系のガスおよび塩素系のガスの混合ガスを用いることが好ましい。また、ポリシリコン膜１３のエッチングには、ＨＢｒ系のガスを用いることがさらに好ましい。このＨＢｒ系のガスを用いたエッチングは、酸化シリコン膜１２に対するポリシリコン膜１３のエッチング選択比が大きいので、酸化シリコン膜１２を傷つけることなくポリシリコン膜１３をパターニングできる。
【００２４】
このようにして、マスク膜１８を共通に用いて、上部電極膜１６、強誘電体膜１５、下部電極膜１４、ポリシリコン膜１３を順にエッチングして、図１(b)に示すゲート構造部２０をシリコン基板１１上に形成することができる。このゲート構造部２０は、共通のマスク膜１８を用いて各層をパターニングしているがゆえに、複数のマスク間の余裕を考慮する必要がないので、極めて小面積に形成することができる。
【００２５】
次に、図１(c)に示すように、マスク膜１８を必要に応じて除去した後に、ゲート構造部２０に対して自己整合的に、たとえばＮ型不純物イオンが、シリコン基板１１に注入される。なお、図１(c)においては、シリコン基板１１の表層部分に注入されたＮ型不純物イオンを「×」印で示してある。
続いて、ランプアニール処理が行われる。これにより、図１(d)に示すように、シリコン基板１１の表層部に打ち込まれたＮ型不純物イオンが活性化されて、ゲート構造部２０を挟んで離隔している一対のＮ型不純物拡散層２１，２２が形成されることになる。このときに、強誘電体膜１５の結晶化のための加熱処理も同時に行われることになる。
【００２６】
ランプアニール工程における処理条件は、ゲート構造部２０のチャネル長Ｌ、すなわち一対のＮ型不純物拡散層２１，２２の間の距離と、強誘電体膜１５を構成する強誘電体材料の種類に応じて適切に定められる。たとえば、チャネル長Ｌが、０.１８μｍ程度の場合、すなわち、デザインルールが０.１８μｍ程度の場合であって、強誘電体膜１５の材料としてＳＴＮ（結晶化温度：９００〜１１００℃）を用いている場合には、約１０５０℃の温度でのランプアニールを約１秒〜数秒間行うことによって、シリコン基板１１に注入されたＮ型不純物を良好に活性化でき、かつ強誘電体膜１５の結晶化を良好に行える。０．１８μｍ程度の微細なゲート構造部２０が形成される場合には、一対のＮ型不純物拡散層２１，２２は、シャロージャンクションと呼ばれる浅い接合を形成することになり、上述のような、いわば瞬間的な熱処理によって、完全に活性化することができる。
【００２７】
強誘電体膜１５の材料としては、上述のとおり、ＰＺＴまたはＳＢＴが他に例示できるが、これらの材料の結晶化温度は、それぞれ、５５０〜８００℃および７５０〜９００℃程度である。ランプアニール時の温度および時間は、このような強誘電体材料の結晶化温度を考慮して定められればよいが、ランプアニール処理時にシリコン基板１１に加えられる温度が上述の結晶化温度よりも高い場合には、ランプアニール処理の時間を短くすることによって強誘電体膜１５に与えられる熱量を調整すれば、強誘電体膜１５を良好に結晶化できる。
【００２８】
ランプアニール工程における雰囲気について若干の説明を加える。一般に、半導体基板に注入された不純物イオンを活性化するための活性化アニール処理は、界面の酸化が生じないように窒素雰囲気中で行われるのが通常である。一方、強誘電体膜の結晶化のためのアニール処理では、強誘電体膜からの酸素の散逸を防止するために、酸素雰囲気中で加熱処理が行われるのが通常である。これは、強誘電体材料は、一般に酸化物からなっていて、酸素が散逸すればその特性が劣化するからである。
【００２９】
この実施形態では、ランプアニールは、酸素雰囲気中で行われる。これは、シリコン半導体基板１１の表面は、ランプアニール処理時には、酸化シリコン膜１２で覆われていて、シリコン基板１１の表面における酸化を特に考慮する必要がないからである。また、ランプアニールでは、加熱炉による加熱処理とは異なり、ごく短時間の加熱処理を行っているに過ぎないから、熱酸化を考慮する必要がないからである。
【００３０】
なお、酸化シリコン膜１２は、イオン注入時にダメージを受けるので、ランプアニール処理の後にウエットエッチングにより除去することとし、シリコン基板１１の表面の酸化によって、新たな酸化シリコン膜１９を形成することが好ましい。
【００３１】
以上のようにこの実施形態の強誘電体メモリ装置の製造方法によれば、ゲート構造部２０を構成する複数の薄膜が、上部電極膜１６および強誘電体膜１５を含めて共通のマスク膜１８を用いてパターニングされる。これにより、トランジスタ部とキャパシタ部とを別の製造工程において形成していた上述の従来技術（図５および図６）の場合とは異なり、ゲート構造部２０を極めて微細化することができる。これにより、強誘電体メモリ装置の高集積化を図ることができる。
【００３２】
そして、ゲート構造部２０に対して自己整合的にＮ型不純物イオンをインプランテーションし、これをランプアニールによって活性化することによって、一対のＮ型不純物拡散層２１，２２がゲート構造部２０を挟んで形成されるから、これによっても、トランジスタの形成面積を小さくできるので、強誘電体メモリ装置のさらなる高集積化を図ることができる。
また、この実施形態の方法では、強誘電体膜１５を結晶化してからシリコン基板１１に注入された不純物の活性化を行うのではなく、この不純物の活性化と強誘電体膜１５の結晶化とのための加熱処理を、共通のランプアニール工程において達成している。したがって、良好な特性の強誘電体膜１５を得ることができるので、記憶特性に優れた強誘電体メモリ装置を実現できる。しかも、強誘電体膜１５をマスク膜１８を用いてエッチングした後に、これを結晶化するようにしているので、強誘電体膜１５の端面１５ａにおける結晶性も良好である。したがって、強誘電体膜１５のエッジ部におけるリーク生じることもない。これによっても、記憶特性の向上を図ることができる。
【００３３】
また、シリコン基板１１に注入された不純物の活性化のための加熱処理と、強誘電体膜１５の結晶化のための加熱処理とが一工程において行われるので、工程が簡単になるうえ、シリコン基板１１に対する熱ダメージが少ない。これによっても、強誘電体メモリ装置の動作特性を向上できる。
この実施形態の方法によって作成された強誘電体メモリ装置においては、ゲート構造部２０を構成する各膜の端面が連続している点に特徴がある。上述の図５または図６を用いて説明した従来の製造方法では、強誘電体膜を含み、かつ段差のない端面（側面）を有するゲート構造部を持つことができない。すなわち、現在までに知られている強誘電体メモリ装置の製造方法では、上述の実施形態のように、連続した端面（側面）を有するゲート構造部２０を形成して、かつ、強誘電体膜１５の特性を良好に維持することができない。
【００３４】
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。
【００３５】
たとえば、上述の実施形態では、ゲート構造部２０を挟んで一対のＮ型不純物拡散層を形成する例について説明したけれども、ゲート構造部２０を挟んで、一対のＰ型不純物拡散層を形成してＰチャンネル型のトランジスタでメモリセルを構成した強誘電体メモリ装置を形成してもよい。この場合には、Ｐ型不純物イオンを図１(c)の工程においてシリコン基板１１に注入すればよい。
【００３６】
また、上述の実施形態では、ゲート構造部２０を構成する各膜のエッチング時にガスを切り換えることとしているが、ウエハ面内でのエッチング均一性が良好であれば、たとえば、塩素系またはＨＢｒ系のガスのみを用いて、ガスの切り換えを行うことなくゲート構造部２０を構成する全ての膜をエッチングしてもよい。
その他、特許請求の範囲に記載された技術的事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る強誘電体メモリ装置の製造工程を工程順に示す断面図である。
【図２】強誘電体メモリ装置の最も基本的な構造であるＭＦＳ型強誘電体メモリ素子の構造を示す図解的な断面図である。
【図３】ＭＦＩＳ型ゲート構造を有する強誘電体メモリ素子の構成を説明するための図解的な断面図である。
【図４】ＭＦＭＩＳ型ゲート構造を有する強誘電体メモリ素子の構成を説明するための図解的な断面図である。
【図５】 トランジスタ部とキャパシタ部とを別の位置に形成して実質的にＭＦＭＩＳ型の強誘電体メモリ素子を構成した従来の構造例を示す図解的な断面図である。
【図６】トランジスタ部上にキャパシタ部を積層してＭＦＭＩＳ型強誘電体メモリ素子を作成する場合の従来の構造例を示す図解的な断面図である。
【符号の説明】
１１ シリコン半導体基板
１２ 酸化シリコン膜
１３ ポリシリコン膜
１４ 下部電極膜
１５ 強誘電体膜
１６ 上部電極膜
１８ マスク膜
１９ 酸化シリコン膜
２０ ゲート構造部
２１ Ｎ型不純物拡散層
２２ Ｎ型不純物拡散層
【発明の属する技術分野】
この発明は、強誘電体膜の分極を利用して不揮発性の情報記憶を行う強誘電体メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリ装置は、強誘電体膜を用いた不揮発性記憶装置である。強誘電体膜は、外部から電界を加えることによってその内部の分極が揃い、この分極の方向は、電界を取り除いた後にも保持される。これを利用して、情報の不揮発な記憶を行うことができる。
図２は、強誘電体メモリ素子の最も基本的な構成を示す図解的な断面図である。シリコン基板１（Ｓ）の表面に、強誘電体膜５（Ｆ）およびゲート電極としての金属膜６（Ｍ）を積層したゲート構造が形成されている。このゲート構造を挟んで、ソースおよびドレインとなる一対のＮ型拡散層２，２が形成されている。これにより、強誘電体膜５を絶縁膜として用いたＭＩＳ型のトランジスタが構成されている。
【０００３】
金属膜６とシリコン基板１との間にたとえば５Ｖの電圧を印加すると、強誘電体膜５には、金属膜６からシリコン基板１に向かう方向、またはシリコン基板１から金属膜６に向かう方向の電界が印加されることになる。これにより、強誘電体膜５においては、印加された電界の方向に沿った分極が生じる。この分極は、金属膜６およびシリコン基板１の間に印加された電圧を取り除いた後にも保持される。
【０００４】
これにより、Ｎ型拡散層２，２間のシリコン基板１の表面は、電子が誘起された状態と、ホール（正孔）が誘起された状態とをとりうる。これにより、強誘電体膜５における分極の方向に応じて、一対のＮ型拡散層２，２を導通させるためにゲート電極としての金属膜６に印加すべき電圧のしきい値が高低の２種類に変化するから、「０」または「１」の二値情報を不揮発に記憶することができる。この図２の構造においては、シリコン基板１の表面に良好な結晶状態の強誘電体膜５を形成することが困難である。また、強誘電体材料がシリコン基板１に拡散するという問題もある。そこで、図３に示すように、シリコン基板１と強誘電体膜５との間に、別の絶縁膜３（Ｉ）を介装する構成が提案されている。
【０００５】
この図３の構造では、シリコン基板１と絶縁膜３との界面における良好な整合性を確保しつつ、かつ、絶縁膜３と強誘電体膜５との間においても良好な整合性を確保しなければならない。そのため、絶縁膜３の材料やその形成方法に厳しい制限があるという問題がある。また、絶縁膜３では、強誘電体材料の拡散を防止するバリア効果も不足である。
一方、図４には、絶縁膜３と強誘電体膜５の間に、金属膜４（Ｍ）を介在させてゲート構造を構成した強誘電体メモリ素子の構造が示されている。この構造であれば、絶縁膜３と強誘電体膜５との界面の整合性を考慮する必要がないから、シリコン基板１の表面に良好な結晶性を有する絶縁膜３を形成できるとともに、強誘電体膜５の結晶性も良好なものとすることができる。また、金属膜４により、強誘電体材料の拡散も防止できる。
【０００６】
【発明が解決しようとする課題】
しかし、上記の図２、図３および図４のいずれの構成においても、製造工程において共通の問題がある。すなわち、ソース・ドレインとなる一対のＮ型拡散層２，２は、Ｎ型の不純物イオンをシリコン基板１にインプランテーションし、その後に、シリコン基板１の表層部に打ち込まれたＮ型不純物イオンを活性化アニール処理によって活性化させることによって形成される。この活性化アニール処理は、９００〜９５０℃で１〜２時間にわたって、シリコン基板１を加熱炉内で加熱する処理である。ところが、このような加熱処理を強誘電体膜５が受けると、この強誘電体膜５の分極特性が劣化するという問題がある。
【０００７】
この問題を回避するためには、たとえば図４のＭＦＭＩＳ構造を作成する場合に、まずＭＩＳトランジスタ部分を作成し、一対のＮ型不純物拡散層２，２の活性化処理の後に、強誘電体膜５を金属膜４，６で挟持したキャパシタ部分を作成しなければならない。
図５は、図４の構成の強誘電体メモリ素子の実際の構造例を説明するための図解的な断面図である。この強誘電体メモリ素子においては、シリコン基板１の表面に絶縁膜３および金属膜４ａを積層してＭＩＳゲート構造を作成し、このゲート構造の両側に一対のＮ型拡散層２，２を形成してある。そして、このＮ型拡散層２，２に対する活性化アニール処理が終了した後に、金属膜４ｂ、強誘電体膜５および金属膜６からなるキャパシタ構造を、ＭＩＳ型トランジスタとは別の位置に形成することとしている。そして、ＭＩＳトランジスタの金属膜４ａとキャパシタ構造側の金属膜４ｂとを配線膜やプラグからなる接続部７で接続してある。
【０００８】
この図５の構造における問題点は、トランジスタ部とキャパシタ部とを別の領域に形成しているため、シリコン基板１上で１つのメモリセルが占める面積が大きく、そのために高集積化が困難なことである。
この問題は、図６に示す構造を採用することによって幾分緩和される。この図６に示す構造では、シリコン基板１の表面に面積の大きな絶縁膜３および金属膜４を積層してＭＩＳ構造を形成した後に、Ｎ型不純物のインプランテーションおよびその活性化アニールを行うことによって、一対のＮ型拡散層２，２がシリコン基板１の表層部に形成される。その後に、金属膜４の表面に、強誘電体膜５および金属膜６が順に形成されて積層される。
【０００９】
この構造を採用する場合には、絶縁膜３および金属膜４を積層したゲート構造部は、強誘電体膜５および金属膜６の積層構造部よりも大きな面積に形成しなければならない。これは、絶縁膜３および金属膜４のゲート構造部のパターニング用マスクと、強誘電体膜５および金属膜６の積層構造部のパターニング用マスクとの余裕（マージン）を確保しなければならないからである。
このように、図６の構成を採用した場合にも、大きな面積のゲート構造部が必要となるので、強誘電体メモリ装置の高集積化には限界がある。
【００１０】
そこで、この発明の目的は、上述の技術的課題解決し、高集積化を有利に図ることができる強誘電体メモリ装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、半導体基板上に酸化シリコンからなる絶縁膜を形成する工程と、前記絶縁膜の上に第１導体膜を形成する工程と、前記第１導体膜の上に強誘電体膜を形成する工程と、前記強誘電体膜の上に第２導体膜を形成する工程と、共通のマスク膜を用いたエッチングにより上記第１導体膜、上記強誘電体膜および上記第２導体膜をパターニングし、上記第１導体膜、上記強誘電体膜および上記第２導体膜を含むゲート構造部を形成する工程と、上記半導体基板において上記ゲート構造部を挟んで離隔した一対の領域に、上記ゲート構造部に対して自己整合的に不純物を導入する工程と、上記半導体基板の表面が上記絶縁膜で覆われている状態で、上記強誘電体膜および上記半導体基板に導入された不純物に対して、酸素雰囲気中で同時にアニールを行い、上記強誘電体膜を結晶化させるとともに、上記不純物を活性化させて上記一対の領域に不純物拡散層を形成するアニール工程とを含むことを特徴とする強誘電体メモリ装置の製造方法である。
【００１２】
この発明によれば、第１導体膜、強誘電体膜および第２導体膜を有するゲート構造部は、共通のマスク膜を用いたエッチング工程を含む製造工程を経て形成される。そして、このゲート構造部に対して自己整合的に半導体基板に不純物が導入される。
したがって、第１導体膜、強誘電体膜および第２導体膜を有するゲート構造部と、これを挟んで形成された不純物拡散領域とからなるトランジスタを、小さな面積に形成することができる。
【００１３】
半導体基板に注入された不純物は、当該半導体基板の表面が上記絶縁膜で覆われている状態で酸素雰囲気中で行われるアニール処理によって活性化され、これにより、ゲート構造部を挟む一対の不純物拡散層が形成されることになる。このアニール工程において、強誘電体膜が同時に結晶化される。
このように、この発明においては、強誘電体膜の結晶化のためのアニール処理と、不純物イオンを活性化させるためのアニール処理とを共通の工程で行うようにしている。これにより、強誘電体膜の特性を劣化させるおそれがない。また、半導体基板に対するアニール処理を１回で終了させることができるので、半導体基板に対する熱ダメージを抑制することができる。これにより、強誘電体メモリ装置の特性を向上することができる。また、工程も簡単になる。
【００１４】
この発明のポイントは、強誘電体膜の結晶化と不純物の活性化とを共通のアニール工程において行うことにある。このような工程を採用することにより、ゲート構造部を構成する第１導体膜、強誘電体膜および第２導体膜を共通のマスク膜を用いたエッチングによりパターニングでき、このようにして形成されたゲート構造部を用いて自己整合的に不純物拡散層を形成しているにもかかわらず、強誘電体膜の特性劣化を招来することがない。
【００１５】
また、この発明の方法によれば、強誘電体膜と半導体基板の表面との間に絶縁膜が介在される。
【００１６】
そしてまた、この発明の方法では、上記絶縁膜と強誘電体膜との間に第１導体膜が形成されるから、いわゆるＭＦＭＩＳ構造（図４参照）のゲート構造部を形成することができる。この場合、一対の導体膜およびこれらに挟持されることになる強誘電体膜は、共通のマスク膜でパターニングされる。
【００１７】
請求項２記載の発明は、上記アニール工程がランプアニールにより行われることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法である。
この発明によれば、強誘電体膜の結晶化および不純物の活性化のためのアニール工程が、ランプアニールにより行われるので、加熱炉内において行われる一般の活性化アニール処理の場合とは異なり、強誘電体膜の特性が劣化することがない。この場合に、不純物拡散層がいわゆるシャロージャンクションと呼ばれる浅い接合を形成している場合には、ランプアニールのような短時間の熱処理によって、半導体基板に注入された不純物を十分に活性化して、良好な不純物拡散層を形成できる。
【００１８】
請求項３記載の発明は、上記強誘電体膜を構成する材料と上記一対の不純物拡散層間の距離とに基づいて、上記ランプアニールの時間および温度が定められることを特徴とする請求項２記載の強誘電体メモリ装置の製造方法である。
この発明によれば、ランプアニールの時間および温度は、強誘電体膜を構成する材料と不純物拡散層との間の距離とに基づいて定められる。すなわち、チャネル長と強誘電体膜の材料とを考慮して、ランプアニールの条件が適切に定められるので、共通のアニール工程で強誘電体膜の結晶化と半導体基板に注入された不純物の活性化とをいずれも良好に行うことができる。
【００１９】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る強誘電体メモリ装置の製造方法を説明するための断面図である。この製造工程では、いわゆるＭＦＭＩＳ型のゲート構造を有する強誘電体メモリ素子が形成される。
まず、図１(a)に示すように、シリコン基板１（半導体基板）の表面に絶縁膜としての酸化シリコン膜１２、ポリシリコン膜１３、下部電極膜１４（第１導体膜）、強誘電体膜１５および上部電極膜１６（第２導体膜）が順に積層されて形成される。
【００２０】
酸化シリコン膜１２は、シリコン基板１１の表面を熱酸化することによって、形成することができる。ポリシリコン膜１３は、たとえば、シランガスおよび水素ガスを原料ガスとして用いた減圧ＣＶＤ（化学的気相成長）法により形成することができる。このポリシリコン膜１３は、燐などの不純物の導入により低抵抗化されている。
下部電極膜１４および上部電極膜１６は、金属からなる導電膜であって、スパッタリングにより形成することができる。下部電極膜１４は、強誘電体材料の拡散を防止するバリア効果の高い材料で構成されることが好ましく、たとえば、イリジウム膜、酸化イリジウム膜、またはイリジウム膜と酸化イリジウム膜との積層膜を適用することができる。上部電極膜１６も同様に、たとえば、イリジウム膜、酸化イリジウム膜、またはイリジウム膜と酸化イリジウム膜との積層膜で構成できる。下部電極膜１４および上部電極膜１６としては、他にも、白金膜や、白金膜と酸化イリジウム膜との積層膜などが適用できる。
【００２１】
強誘電体膜１５は、ＰＺＴ（Pb(Zr,Ti)O3）、ＳＢＴ（SrBi2Ta2O9）またはＳＴＮ（Sr2(Ta,Nb)2O7）などの強誘電体材料からなっている膜厚1000Å〜2000Åの膜であり、たとえば、ゾル・ゲル法、スパッタ法、ＭＯＣＶＤ（金属・有機化学気相成長）法、レーザアブレーション法、パルスレーザ・デポジション法などによって、下部電極膜１４の表面に積層することができる。この強誘電体材料が積層された直後の状態では、強誘電体膜１５は、まだ結晶化されていない。
【００２２】
次に、図１(b)に示すように、ゲート構造部２０を作成するためのマスク膜１８が、上部電極膜１６上の表面にパターン形成される。このマスク膜１８は、たとえば、酸化シリコン、窒化チタンまたはアルミナなどのハードマスクからなっていることが好ましい。
このマスク膜１８を共通に用いて、ゲート構造部２０を構成するすべての膜（酸化シリコン膜１２は除く。）が、エッチングによりパターニングされる。すなわち、ドライエッチングにより、上部電極膜１６、強誘電体膜１５、下部電極膜１４、およびポリシリコン膜１３が順にエッチングされる。このエッチングは、たとえば、各層のエッチング時に用いるガスを切り換えることにより、ウエハ面内での均一性を確保しつつ、良好に行うことができる。たとえば、上部電極膜１６および下部電極膜１４のエッチング時には、塩素系のガスが用いられ、強誘電体膜１５のエッチング時には、フッ素系のガスを用い、ポリシリコン膜１３のエッチング時には、ＨＢｒ系のガスまたは塩素系およびフッ素系の混合ガスが用いられる。
【００２３】
このように、各層のエッチング時に使用するガスを切り換えることによって、ウエハ面内に複数個形成される複数のゲート構造部２０において均一なエッチング処理を行うことができる。なお、必要に応じて、１層または２層以上の膜のエッチング終了時に、残渣を取り除くことが好ましい。
ポリシリコン膜１３は、塩素系のガスでもエッチングすることができるけれども、塩素系のガスを用いると、上部電極膜１６や下部電極膜１４が同時にエッチングされることになるため、フッ素系のガス、またはフッ素系のガスおよび塩素系のガスの混合ガスを用いることが好ましい。また、ポリシリコン膜１３のエッチングには、ＨＢｒ系のガスを用いることがさらに好ましい。このＨＢｒ系のガスを用いたエッチングは、酸化シリコン膜１２に対するポリシリコン膜１３のエッチング選択比が大きいので、酸化シリコン膜１２を傷つけることなくポリシリコン膜１３をパターニングできる。
【００２４】
このようにして、マスク膜１８を共通に用いて、上部電極膜１６、強誘電体膜１５、下部電極膜１４、ポリシリコン膜１３を順にエッチングして、図１(b)に示すゲート構造部２０をシリコン基板１１上に形成することができる。このゲート構造部２０は、共通のマスク膜１８を用いて各層をパターニングしているがゆえに、複数のマスク間の余裕を考慮する必要がないので、極めて小面積に形成することができる。
【００２５】
次に、図１(c)に示すように、マスク膜１８を必要に応じて除去した後に、ゲート構造部２０に対して自己整合的に、たとえばＮ型不純物イオンが、シリコン基板１１に注入される。なお、図１(c)においては、シリコン基板１１の表層部分に注入されたＮ型不純物イオンを「×」印で示してある。
続いて、ランプアニール処理が行われる。これにより、図１(d)に示すように、シリコン基板１１の表層部に打ち込まれたＮ型不純物イオンが活性化されて、ゲート構造部２０を挟んで離隔している一対のＮ型不純物拡散層２１，２２が形成されることになる。このときに、強誘電体膜１５の結晶化のための加熱処理も同時に行われることになる。
【００２６】
ランプアニール工程における処理条件は、ゲート構造部２０のチャネル長Ｌ、すなわち一対のＮ型不純物拡散層２１，２２の間の距離と、強誘電体膜１５を構成する強誘電体材料の種類に応じて適切に定められる。たとえば、チャネル長Ｌが、０.１８μｍ程度の場合、すなわち、デザインルールが０.１８μｍ程度の場合であって、強誘電体膜１５の材料としてＳＴＮ（結晶化温度：９００〜１１００℃）を用いている場合には、約１０５０℃の温度でのランプアニールを約１秒〜数秒間行うことによって、シリコン基板１１に注入されたＮ型不純物を良好に活性化でき、かつ強誘電体膜１５の結晶化を良好に行える。０．１８μｍ程度の微細なゲート構造部２０が形成される場合には、一対のＮ型不純物拡散層２１，２２は、シャロージャンクションと呼ばれる浅い接合を形成することになり、上述のような、いわば瞬間的な熱処理によって、完全に活性化することができる。
【００２７】
強誘電体膜１５の材料としては、上述のとおり、ＰＺＴまたはＳＢＴが他に例示できるが、これらの材料の結晶化温度は、それぞれ、５５０〜８００℃および７５０〜９００℃程度である。ランプアニール時の温度および時間は、このような強誘電体材料の結晶化温度を考慮して定められればよいが、ランプアニール処理時にシリコン基板１１に加えられる温度が上述の結晶化温度よりも高い場合には、ランプアニール処理の時間を短くすることによって強誘電体膜１５に与えられる熱量を調整すれば、強誘電体膜１５を良好に結晶化できる。
【００２８】
ランプアニール工程における雰囲気について若干の説明を加える。一般に、半導体基板に注入された不純物イオンを活性化するための活性化アニール処理は、界面の酸化が生じないように窒素雰囲気中で行われるのが通常である。一方、強誘電体膜の結晶化のためのアニール処理では、強誘電体膜からの酸素の散逸を防止するために、酸素雰囲気中で加熱処理が行われるのが通常である。これは、強誘電体材料は、一般に酸化物からなっていて、酸素が散逸すればその特性が劣化するからである。
【００２９】
この実施形態では、ランプアニールは、酸素雰囲気中で行われる。これは、シリコン半導体基板１１の表面は、ランプアニール処理時には、酸化シリコン膜１２で覆われていて、シリコン基板１１の表面における酸化を特に考慮する必要がないからである。また、ランプアニールでは、加熱炉による加熱処理とは異なり、ごく短時間の加熱処理を行っているに過ぎないから、熱酸化を考慮する必要がないからである。
【００３０】
なお、酸化シリコン膜１２は、イオン注入時にダメージを受けるので、ランプアニール処理の後にウエットエッチングにより除去することとし、シリコン基板１１の表面の酸化によって、新たな酸化シリコン膜１９を形成することが好ましい。
【００３１】
以上のようにこの実施形態の強誘電体メモリ装置の製造方法によれば、ゲート構造部２０を構成する複数の薄膜が、上部電極膜１６および強誘電体膜１５を含めて共通のマスク膜１８を用いてパターニングされる。これにより、トランジスタ部とキャパシタ部とを別の製造工程において形成していた上述の従来技術（図５および図６）の場合とは異なり、ゲート構造部２０を極めて微細化することができる。これにより、強誘電体メモリ装置の高集積化を図ることができる。
【００３２】
そして、ゲート構造部２０に対して自己整合的にＮ型不純物イオンをインプランテーションし、これをランプアニールによって活性化することによって、一対のＮ型不純物拡散層２１，２２がゲート構造部２０を挟んで形成されるから、これによっても、トランジスタの形成面積を小さくできるので、強誘電体メモリ装置のさらなる高集積化を図ることができる。
また、この実施形態の方法では、強誘電体膜１５を結晶化してからシリコン基板１１に注入された不純物の活性化を行うのではなく、この不純物の活性化と強誘電体膜１５の結晶化とのための加熱処理を、共通のランプアニール工程において達成している。したがって、良好な特性の強誘電体膜１５を得ることができるので、記憶特性に優れた強誘電体メモリ装置を実現できる。しかも、強誘電体膜１５をマスク膜１８を用いてエッチングした後に、これを結晶化するようにしているので、強誘電体膜１５の端面１５ａにおける結晶性も良好である。したがって、強誘電体膜１５のエッジ部におけるリーク生じることもない。これによっても、記憶特性の向上を図ることができる。
【００３３】
また、シリコン基板１１に注入された不純物の活性化のための加熱処理と、強誘電体膜１５の結晶化のための加熱処理とが一工程において行われるので、工程が簡単になるうえ、シリコン基板１１に対する熱ダメージが少ない。これによっても、強誘電体メモリ装置の動作特性を向上できる。
この実施形態の方法によって作成された強誘電体メモリ装置においては、ゲート構造部２０を構成する各膜の端面が連続している点に特徴がある。上述の図５または図６を用いて説明した従来の製造方法では、強誘電体膜を含み、かつ段差のない端面（側面）を有するゲート構造部を持つことができない。すなわち、現在までに知られている強誘電体メモリ装置の製造方法では、上述の実施形態のように、連続した端面（側面）を有するゲート構造部２０を形成して、かつ、強誘電体膜１５の特性を良好に維持することができない。
【００３４】
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。
【００３５】
たとえば、上述の実施形態では、ゲート構造部２０を挟んで一対のＮ型不純物拡散層を形成する例について説明したけれども、ゲート構造部２０を挟んで、一対のＰ型不純物拡散層を形成してＰチャンネル型のトランジスタでメモリセルを構成した強誘電体メモリ装置を形成してもよい。この場合には、Ｐ型不純物イオンを図１(c)の工程においてシリコン基板１１に注入すればよい。
【００３６】
また、上述の実施形態では、ゲート構造部２０を構成する各膜のエッチング時にガスを切り換えることとしているが、ウエハ面内でのエッチング均一性が良好であれば、たとえば、塩素系またはＨＢｒ系のガスのみを用いて、ガスの切り換えを行うことなくゲート構造部２０を構成する全ての膜をエッチングしてもよい。
その他、特許請求の範囲に記載された技術的事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る強誘電体メモリ装置の製造工程を工程順に示す断面図である。
【図２】強誘電体メモリ装置の最も基本的な構造であるＭＦＳ型強誘電体メモリ素子の構造を示す図解的な断面図である。
【図３】ＭＦＩＳ型ゲート構造を有する強誘電体メモリ素子の構成を説明するための図解的な断面図である。
【図４】ＭＦＭＩＳ型ゲート構造を有する強誘電体メモリ素子の構成を説明するための図解的な断面図である。
【図５】 トランジスタ部とキャパシタ部とを別の位置に形成して実質的にＭＦＭＩＳ型の強誘電体メモリ素子を構成した従来の構造例を示す図解的な断面図である。
【図６】トランジスタ部上にキャパシタ部を積層してＭＦＭＩＳ型強誘電体メモリ素子を作成する場合の従来の構造例を示す図解的な断面図である。
【符号の説明】
１１ シリコン半導体基板
１２ 酸化シリコン膜
１３ ポリシリコン膜
１４ 下部電極膜
１５ 強誘電体膜
１６ 上部電極膜
１８ マスク膜
１９ 酸化シリコン膜
２０ ゲート構造部
２１ Ｎ型不純物拡散層
２２ Ｎ型不純物拡散層
Claims (3)
- 半導体基板上に酸化シリコンからなる絶縁膜を形成する工程と、
前記絶縁膜の上に第１導体膜を形成する工程と、
前記第１導体膜の上に強誘電体膜を形成する工程と、
前記強誘電体膜の上に第２導体膜を形成する工程と、
共通のマスク膜を用いたエッチングにより上記第１導体膜、上記強誘電体膜および上記第２導体膜をパターニングし、上記第１導体膜、上記強誘電体膜および上記第２導体膜を含むゲート構造部を形成する工程と、
上記半導体基板において上記ゲート構造部を挟んで離隔した一対の領域に、上記ゲート構造部に対して自己整合的に不純物を導入する工程と、
上記半導体基板の表面が上記絶縁膜で覆われている状態で、上記強誘電体膜および上記半導体基板に導入された不純物に対して、酸素雰囲気中で同時にアニールを行い、上記強誘電体膜を結晶化させるとともに、上記不純物を活性化させて上記一対の領域に不純物拡散層を形成するアニール工程とを含むことを特徴とする強誘電体メモリ装置の製造方法。 - 上記アニール工程がランプアニールにより行われることを特徴とする請求項１記載の強誘電体メモリ装置の製造方法。
- 上記強誘電体膜を構成する材料と上記一対の不純物拡散層間の距離とに基づいて、上記ランプアニールの時間および温度が定められることを特徴とする請求項２記載の強誘電体メモリ装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047782A JP4303389B2 (ja) | 2000-02-24 | 2000-02-24 | 強誘電体メモリ装置の製造方法 |
| US09/791,616 US6387762B2 (en) | 2000-02-24 | 2001-02-26 | Method of manufacturing ferroelectric memory device |
| US10/108,381 US20020098599A1 (en) | 2000-02-24 | 2002-03-29 | Method of manufacturing ferroelectric memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000047782A JP4303389B2 (ja) | 2000-02-24 | 2000-02-24 | 強誘電体メモリ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237390A JP2001237390A (ja) | 2001-08-31 |
| JP4303389B2 true JP4303389B2 (ja) | 2009-07-29 |
Family
ID=18569976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047782A Expired - Lifetime JP4303389B2 (ja) | 2000-02-24 | 2000-02-24 | 強誘電体メモリ装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6387762B2 (ja) |
| JP (1) | JP4303389B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW497218B (en) * | 2001-09-06 | 2002-08-01 | Ind Tech Res Inst | Method for manufacturing a single integrated device including multiple passive devices |
| US6673664B2 (en) * | 2001-10-16 | 2004-01-06 | Sharp Laboratories Of America, Inc. | Method of making a self-aligned ferroelectric memory transistor |
| JP4803845B2 (ja) * | 2002-08-20 | 2011-10-26 | 独立行政法人産業技術総合研究所 | 半導体強誘電体記憶デバイスの製造方法 |
| US6943039B2 (en) * | 2003-02-11 | 2005-09-13 | Applied Materials Inc. | Method of etching ferroelectric layers |
| JP2008078417A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US8564063B2 (en) | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| CN105047670B (zh) * | 2015-06-29 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | Sonos器件的制造方法 |
| CN105633169A (zh) * | 2016-03-04 | 2016-06-01 | 西安电子科技大学 | 基于InAs材料的铁电场效应晶体管及其制备方法 |
| CN105762178A (zh) * | 2016-03-04 | 2016-07-13 | 西安电子科技大学 | 基于GeSn材料的铁电场效应晶体管及其制备方法 |
| US10636471B2 (en) * | 2016-04-20 | 2020-04-28 | Micron Technology, Inc. | Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays |
| JP6751866B2 (ja) * | 2016-04-22 | 2020-09-09 | 国立研究開発法人産業技術総合研究所 | 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ |
| US10861862B1 (en) * | 2019-06-24 | 2020-12-08 | Wuxi Petabyte Technologies Co, Ltd. | Ferroelectric memory devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788265B2 (ja) * | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法，製造方法 |
| JP3264506B2 (ja) * | 1991-11-18 | 2002-03-11 | ローム株式会社 | 強誘電体不揮発性記憶装置 |
| JP3369827B2 (ja) * | 1995-01-30 | 2003-01-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| EP0810666B1 (en) * | 1996-05-30 | 2004-08-25 | Oki Electric Industry Co., Ltd. | Non-volatile semiconductor memory cell and method for production thereof |
| JPH10223845A (ja) * | 1996-12-05 | 1998-08-21 | Sanyo Electric Co Ltd | 誘電体素子の製造方法 |
| US6287637B1 (en) * | 1997-07-18 | 2001-09-11 | Ramtron International Corporation | Multi-layer approach for optimizing ferroelectric film performance |
| JP2000349245A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 誘電体キャパシタおよびメモリならびにそれらの製造方法 |
| JP4445091B2 (ja) * | 2000-04-07 | 2010-04-07 | 康夫 垂井 | 強誘電体記憶素子 |
-
2000
- 2000-02-24 JP JP2000047782A patent/JP4303389B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-26 US US09/791,616 patent/US6387762B2/en not_active Expired - Lifetime
-
2002
- 2002-03-29 US US10/108,381 patent/US20020098599A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US6387762B2 (en) | 2002-05-14 |
| US20020098599A1 (en) | 2002-07-25 |
| JP2001237390A (ja) | 2001-08-31 |
| US20010018221A1 (en) | 2001-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522211B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7667252B2 (en) | Semiconductor nonvolatile storage element and method of fabricating the same | |
| JP2002353416A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH05243562A (ja) | 電界効果トランジスタ、これに用いる誘電体積層構造およびこれらの製造方法 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JP4522088B2 (ja) | 半導体装置の製造方法 | |
| JP4303389B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP2004356464A (ja) | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ | |
| US6750501B2 (en) | Transistor type ferroelectric body nonvolatile storage element | |
| JP3623427B2 (ja) | 強誘電体容量を有する半導体装置の製造方法 | |
| JP2000223666A (ja) | 半導体メモリ素子の製造方法 | |
| JP5414077B2 (ja) | 半導体不揮発性記憶素子及びその製造方法 | |
| JP4657545B2 (ja) | 半導体装置の製造方法 | |
| JP3921401B2 (ja) | 容量素子の製造方法 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| KR100668851B1 (ko) | 모스펫 소자 제조방법 | |
| JP4433200B2 (ja) | 強誘電体キャパシタおよび半導体装置 | |
| JP3989414B2 (ja) | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 | |
| KR19990084635A (ko) | 강유전체 트랜지스터 메모리 소자 | |
| JP2012074479A (ja) | 半導体装置の製造方法 | |
| US6455329B1 (en) | Method for fabricating a capacitor in a semiconductor device | |
| JP4822547B2 (ja) | 強誘電体を有する電界効果トランジスタ型記憶素子及びその製造方法 | |
| JP3144405B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH1197647A (ja) | 容量及びその製造方法 | |
| JP4497493B2 (ja) | 強誘電体記憶素子および強誘電体記憶素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090416 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4303389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |