CN105762178A - 基于GeSn材料的铁电场效应晶体管及其制备方法 - Google Patents
基于GeSn材料的铁电场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN105762178A CN105762178A CN201610124039.3A CN201610124039A CN105762178A CN 105762178 A CN105762178 A CN 105762178A CN 201610124039 A CN201610124039 A CN 201610124039A CN 105762178 A CN105762178 A CN 105762178A
- Authority
- CN
- China
- Prior art keywords
- layer
- gesn
- field effect
- effect transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910005898 GeSn Inorganic materials 0.000 title claims abstract description 58
- 239000000463 material Substances 0.000 title claims abstract description 43
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 47
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 24
- 230000005611 electricity Effects 0.000 claims description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000002033 PVDF binder Substances 0.000 claims description 16
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 13
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000000603 solid-source molecular beam epitaxy Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000001994 activation Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 229910052718 tin Inorganic materials 0.000 description 23
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 9
- 230000037230 mobility Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000002041 carbon nanotube Substances 0.000 description 4
- 229910021393 carbon nanotube Inorganic materials 0.000 description 4
- CMIAIUZBKPLIOP-YZLZLFLDSA-N methyl (1r,4ar,4br,10ar)-7-(2-hydroperoxypropan-2-yl)-4a-methyl-2,3,4,4b,5,6,10,10a-octahydro-1h-phenanthrene-1-carboxylate Chemical compound C1=C(C(C)(C)OO)CC[C@@H]2[C@]3(C)CCC[C@@H](C(=O)OC)[C@H]3CC=C21 CMIAIUZBKPLIOP-YZLZLFLDSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 125000001309 chloro group Chemical group Cl* 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000013557 residual solvent Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Abstract
一种基于GeSn材料的铁电场效应晶体管及其制备方法，解决了现有铁电场效应晶体管导通电流小和亚阈摆幅较高的问题。该铁电场效应晶体管包括：衬底1、源极2、沟道3、漏极4、绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7、栅电极8；沟道3位于衬底1上方中央位置，源极2和漏极4位于在沟道3的两侧。绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7及栅电极8依次由下至上竖直分布在沟道3的上方。本发明在晶体管中引入GeSn材料作为晶体管的沟道材料，使得该晶体管在较低工作电压的情况下能获得较低的亚阈摆幅和较高的开关速度。
Description
技术领域
本发明属于电子技术领域，更进一步涉及微电子器件技术领域中的一种基于GeSn材料的铁电场效应晶体管及其制备方法。本发明可用于高性能、低功耗大规模集成电路。
背景技术
随着集成电路的发展，芯片特征尺寸不断缩小，单个芯片上集成度随之提高，由此带来的功耗问题也愈发严重。据ITRS数据显示，特征尺寸缩小到32nm节点时，功耗会是预计趋势的8倍，即随着特征尺寸的逐步缩小，传统MOS器件就功耗方面将不能满足性能需求。除此之外，MOSFET尺寸的减小面临室温下亚阈摆幅最小为60mv/decade的限制。基于GeSn材料的铁电场效应晶体管与传统MOSFET相比，不受该亚阈摆幅的限制，并且可以有效的降低功耗。但是现有硅基铁电栅介质场场效应晶体管导通电流小、亚阈摆幅较大，无法满足高性能大规模集成电路的应用。
JaesungJo等人在“NegativeCapacitanceFieldEffectTransistorwithHysteresis-FreeSub-60-mV/decadeSwitching”(EDL.2014)中公开发表了一种基于Si材料的采用PVDF铁电材料作为栅介质的MFIS场效应晶体管。该论文中的MFIS-FET结构在传统MOSFET结构的栅介质层上增加一层铁电材料(PVDF)，由于铁电材料产生的负电容效应，使得内部栅压放大，摆脱了传统MOSFET亚阈摆幅的限制，可达到48mV/decade。但是，该MFIS-FET结构仍然存在的不足之处是，其衬底采用的材料—硅的电子迁移率较低，导致晶体管的导通电流较小，亚阈摆幅进一步减小变得困难，因而无法提高晶体管的开关速度，不能满足高性能器件的应用要求。
湘潭大学在其申请的专利“一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管及其制备方法”(申请号：201410249488.1，公开号：104009091A)中公开了一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管。该晶体管单元结构为：底层为底电极层；中间层依次为铁电薄膜绝缘栅层和规整性碳纳米管条纹阵列沟道层，规整性碳纳米管条纹阵列沟道层上为顶层，顶层为晶体管源极和漏极。该晶体管实现了较大的导通电流和较大的开关比。但是仍然存在的不足之处是，该晶体管无法在增大晶体管导通电流的同时降低工作电压，导致晶体管的功耗较高，并且无法降低亚阈摆幅，提高晶体管的开关速度。
发明内容
本发明的目的在于针对上述Si基材料铁电场效应晶体管导通电流小、亚阈摆幅大、开关速度慢的缺点，提供一种基于GeSn材料的铁电场效应晶体管及其制备方法，以提高晶体管的开关速度，降低晶体管的功耗。
为了实现上述目的，本发明的具体思路是：根据材料特征研究表明，在与Si同属Ⅳ族材料的Ge中引入同为IV族的负带隙金属材料Sn，可以有效改善材料性质。随着GeSn合金中Sn组份的不断增加，可以使GeSn合金由间接带隙转变为直接带隙材料。GeSn材料与硅材料相比，具有更高的电子迁移率，在相同栅压的条件下可以提高晶体管沟道的导通电流，提升器件性能。
本发明基于GeSn材料的铁电场效应晶体管包括：衬底、源极、沟道、漏极、绝缘电介质薄膜、内部栅电极、铁电栅介质层、栅电极。沟道位于衬底上方中央位置，源极和漏极位于沟道的两侧。绝缘电介质薄膜、内部栅电极、铁电栅介质层及栅电极依次由下至上垂直分布在沟道的上方。源极、沟道、漏极均采用通式为Ge1-xSnx的IV族合金材料；其中，x表示GeSn中Sn的组份，Sn组份的范围为0＜x＜0.15。
本发明基于GeSn材料的铁电场效应晶体管的制备方法，包括如下步骤：
(1)外延生长GeSn层：
利用低温固源分子束外延工艺，在衬底(1)上外延生长一层GeSn层；
(2)光刻形成有源层：
利用光刻工艺，在GeSn层上形成源极层(2)、沟道(3)和漏极层(4)，其中沟道(3)位于GeSn层正中央，源极层(2)和漏极层(4)分别位于沟道(3)两侧；
(3)掺杂形成源极区、漏极区：
采用离子注入工艺，对源极层和漏极层进行离子注入，形成源极区(2)和漏极区(4)；
(4)激活：
在400℃条件下对源极区(2)和漏极区(4)热退火5min进行激活处理，得到源极(2)和漏极(4)；
(5)淀积HfO2层：
利用原子层淀积工艺，在步骤(1)生成的GeSn层上方淀积HfO2，形成绝缘电介质薄膜(5)；
(6)淀积内部栅电极：
利用磁控溅射工艺，在绝缘电介质薄膜(5)上淀积TiN，形成内部栅电极(6)；
(7)淀积铁电栅介质层：
利用旋涂工艺，在内部栅电极(6)上淀积一层PVDF，形成铁电栅介质层(7)；
(8)淀积栅电极：
利用磁控溅射工艺，在铁电栅介质层(7)上淀积TiN，形成栅电极(8)；
(9)刻蚀：
刻蚀源极(2)和漏极(4)上方的HfO2/TiN/PVDF/TiN，完成晶体管的制作。
本发明与现有技术相比具有如下优点：
第一，由于本发明晶体管的源极、沟道、漏极均采用通式为Ge1-xSnx的IV族合金材料，其具有更小的带隙和较高的电子迁移率，且可以通过控制Ge1-xSnx合金材料中Sn的组分来获得不同的迁移率，克服了现有技术中铁电场效应晶体管导通电流小的缺点，因而使得本发明基于GeSn材料的铁电场效应晶体管具有更高的导通电流，减小了器件延迟，可应用于高速度大规模集成电路领域中。
第二，由于本发明在晶体管内部栅电极上淀积了一层PVDF铁电材料，利用铁电材料的负电容效应，结合电子迁移率更高的沟道材料，克服了现有技术中铁电场效应晶体管亚阈摆幅较大的缺点，因而使得本发明基于GeSn材料的铁电场效应晶体管在较低工作电压的情况下，实现了更低的亚阈摆幅和更高的开关速度，成功降低了晶体管的功耗。
附图说明
图1为本发明晶体管的剖面图；
图2为本发明制作方法的流程图；
图3为本发明制作方法步骤对应的结果图。
具体实施方式
下面结合附图对本发明做进一步的说明。
参照附图1，本发明基于GeSn材料的铁电场效应晶体管，包括：衬底1、源极2、沟道3、漏极4、绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7、栅电极8。沟道3位于衬底1上方中央位置，源极2和漏极4位于在沟道3的两侧。绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7及栅电极8依次由下至上竖直分布在沟道3的上方。源极2、沟道3、漏极4均采用通式为Ge1-xSnx的IV族合金材料。其中，x表示GeSn中Sn的组份，Sn组份的范围为0＜x＜0.15。虽然GeSn合金中随着Sn组份的不断增加，GeSn合金会由间接带隙转变可以转变为直接带隙材料，电子迁移率也会随着增大。但是，由于Sn在Ge中固溶度较低，因而Sn组分难以实现大量掺杂，现今技术实现的最大掺杂Sn组份为0.15，Sn组分越高，实现技术难度越大，所以Sn组份的范围为0＜x＜0.15。
参照附图2，本发明基于GeSn材料的铁电场效应晶体管的制备方法如下。
步骤1.外延生长GeSn层。
利用低温固源分子束外延工艺，在衬底上外延生长一层GeSn层，GeSn层厚度为80nm，且GeSn合金材料中Sn的组分为0.065或0.1。
步骤2.光刻形成有源层。
利用光刻工艺，在GeSn层上形成源极层、沟道、漏极层，其中沟道位于GeSn层正中央，源极层和漏极层分别位于沟道两侧，所采用的光刻工艺是365nmI线光刻工艺。
步骤3.掺杂形成源极区、漏极区。
对源极层和漏极层进行离子注入，形成源极区和漏极区。形成P+型源极区和P+型漏极区需注入能量为20KeV、剂量为1018cm-3的BF2 +离子，形成N+型源极区和N+型漏极区需注入能量为30KeV、剂量为1019cm-3的P(31)+离子。
步骤4.激活。
在400℃条件下对源极区和漏极区热退火5min进行激活处理，得到源极和漏极；
步骤5.淀积HfO2层。
利用原子层淀积工艺，在温度为280℃，压强为15hPa的环境下，在步骤2形成的有源层上方淀积厚度为8nm的HfO2层，形成绝缘电介质薄膜。
步骤6.淀积内部栅电极。
利用磁控溅射工艺，设置溅射温度为300℃，在绝缘电介质薄膜上淀积厚度为120nm的TiN，形成内部栅电极。
步骤7.淀积铁电栅介质层。
利用旋涂工艺，在内部栅电极上淀积一层厚度为40nm的PVDF，形成铁电栅介质。
步骤8.淀积栅电极。
利用磁控溅射工艺，设置溅射温度为300℃，在铁电栅介质层上淀积一层厚度为80nm的TiN，形成栅电极。
步骤9.刻蚀。
刻蚀源极和漏极上方的HfO2/TiN/PVDF/TiN，完成晶体管的制作。
下面通过改变生长Ge1-xSnx材料层时，对Ge1-xSnx合金材料中的Sn组分为0＜x＜0.15范围内选取0.065和0.1两种不同值，并且改变源极区、漏极区的掺杂类型而获得不同性能的晶体管的三个实施例，对本发明的制备方法做进一步的描述。
实施例1：制作Ge0.935Sn0.065P型铁电场效应晶体。
步骤1.外延生长GeSn层。
利用低温固源分子束外延工艺，在无掺杂的Ge衬底上，用高纯Ge和Sn源在180℃条件下，外延生长80nmGe0.935Sn0.065层。图3(a)为外延生长Ge0.935Sn0.065层后的结果示意图。
步骤2.光刻形成有源层。
利用365nmI线光刻工艺，在GeSn层上形成源极层、沟道和漏极层，其中沟道位于GeSn层正中央，源极层和漏极层分别位于沟道两侧。图3(b)为形成源极层、沟道和漏极层后的结果示意图。
步骤3.掺杂形成源极区、漏极区。
在源极区和漏极区中注入能量为20KeV、剂量为1018cm-3的BF2 +离子，形成P+型源极区和P+型漏极区。图3(c)为形成P+型源极区和P+型漏极区后的结果示意图。
步骤4.淀积HfO2层。
利用原子层淀积工艺，在环境温度为280℃，压强为15hPa的条件下，在形成的有源层上生长厚度为8nm的HfO2。图3(d)为生长HfO2层后的结果示意图。
步骤5.淀积内部栅电极。
利用磁控溅射工艺，在温度为300℃，压强为0.32Pa，溅射功率为115W的条件下，在HfO2上生长120nm的TiN。图3(e)为淀积内部栅电极后的结果示意图。
步骤6.淀积铁电栅介质层。
利用旋涂工艺，以甲基乙基酮溶液为源制备40nm的PVDF铁电材料，并进行退火处理，去除界面残留溶剂及保证薄膜具有良好结晶特性。图3(f)为淀积铁电栅介质层后的结果示意图。
步骤7.淀积栅电极。
利用磁控溅射工艺，在温度为300℃，压强为0.32Pa，溅射功率为115W的条件下，在铁电栅介质层上生长80nm的TiN。图3(g)为淀积栅电极后的结果示意图。
步骤8.刻蚀。
利用刻蚀工艺，采用氯基原子团作为刻蚀剂，在光刻胶的掩蔽作用下，将源极层和漏极上方HfO2/TiN/PVDF/TiN部分刻蚀掉，完成器件的制作。图3(h)为器件制作完毕后的结果示意图。
实施案例2：制作Ge0.935Sn0.065N型铁电场效应晶体。
步骤一.外延生长GeSn层。
利用低温固源分子束外延工艺，在无掺杂的Ge衬底上，用高纯Ge和Sn源在180℃条件下，外延生长80nmGe0.935Sn0.065层。图3(a)为外延生长Ge0.935Sn0.065层后的结果示意图。
步骤二.光刻形成有源层。
利用365nmI线光刻工艺，在GeSn层上形成源极层、沟道和漏极层，其中沟道位于GeSn层正中央，源极层和漏极层分别位于沟道两侧。图3(b)为形成源极层、沟道和漏极层后的结果示意图。
步骤三.掺杂形成源极区、漏极区。
在源极区和漏极区中注入能量为30KeV、剂量为1019cm-3的P(31)+离子，形成N+型源极区和N+型漏极区。图3(c)为形成N+型源极区和N+型漏极区后的结果示意图。
步骤四.淀积HfO2层。
利用原子层淀积工艺，在环境温度为280℃，压强为15hPa的条件下，在形成的有源层上生长厚度为8nm的HfO2。图3(d)为生长HfO2层后的结果示意图。
步骤五.淀积内部栅电极。
利用磁控溅射工艺，在温度为300℃，压强为0.32Pa，溅射功率为115W的条件下，在HfO2上生长120nm的TiN。图3(e)为淀积内部栅电极后的结果示意图。
步骤六.淀积铁电栅介质层。
利用旋涂工艺，以甲基乙基酮溶液为源制备40nm的PVDF铁电材料，并进行退火处理，去除界面残留溶剂及保证薄膜具有良好结晶特性。图3(f)为淀积铁电栅介质层后的结果示意图。
步骤七.淀积栅电极。
利用磁控溅射工艺，在温度为300℃，压强为0.32Pa，溅射功率为115W的条件下，在铁电栅介质层上生长80nm的TiN。图3(g)为淀积栅电极后的结果示意图。
步骤八.刻蚀。
利用刻蚀工艺，采用氯基原子团作为刻蚀剂，在光刻胶的掩蔽作用下，将源极层和漏极上方HfO2/TiN/PVDF/TiN部分刻蚀掉，完成器件的制作。图3(h)为器件制作完毕后的结果示意图。
实施案例3：制作Ge0.9Sn0.1P型铁电场效应晶体。
步骤a.外延生长GeSn层。
利用低温固源分子束外延工艺，在无掺杂的Ge衬底上，用高纯Ge和Sn源在180℃条件下，外延生长80nmGe0.9Sn0.1层。图3(a)为外延生长Ge0.9Sn0.1层后的结果示意图。
步骤b.光刻形成有源层。
利用365nmI线光刻工艺，在GeSn层上形成源极层、沟道和漏极层，其中沟道位于GeSn层正中央，源极层和漏极层分别位于沟道两侧。图3(b)为形成源极层、沟道和漏极层后的结果示意图。
步骤c.掺杂形成源极区、漏极区。
在源极区和漏极区中注入能量为20KeV、剂量为1018cm-3的BF2 +离子，形成P+型源极区和P+型漏极区。图3(c)为形成P+型源极区和P+型漏极区后的结果示意图。
步骤d.淀积HfO2层。
利用原子层淀积工艺，在环境温度为280℃，压强为15hPa的条件下，在形成的有源层上生长厚度为8nm的HfO2。图3(d)为生长HfO2层后的结果示意图。
步骤e.淀积内部栅电极。
利用磁控溅射工艺，在温度为300℃，压强为0.32Pa，溅射功率为115W的条件下，在HfO2上生长120nm的TiN。图3(e)为淀积内部栅电极后的结果示意图。
步骤f.淀积铁电栅介质层。
利用旋涂工艺，以甲基乙基酮溶液为源制备40nm的PVDF铁电材料，并进行退火处理，去除界面残留溶剂及保证薄膜具有良好结晶特性。图3(f)为淀积铁电栅介质层后的结果示意图。
步骤g.淀积栅电极。
利用磁控溅射工艺，在温度为300℃，压强为0.32Pa，溅射功率为115W的条件下，在铁电栅介质层上生长80nm的TiN。图3(g)为淀积栅电极后的结果示意图。
步骤h.刻蚀。
利用刻蚀工艺，采用氯基原子团作为刻蚀剂，在光刻胶的掩蔽作用下，将源极层和漏极上方HfO2/TiN/PVDF/TiN部分刻蚀掉，完成器件的制作。图3(h)为器件制作完毕后的结果示意图。
Claims (10)
1.一种基于GeSn材料的铁电场效应晶体管，包括：衬底(1)、源极(2)、沟道(3)、漏极(4)、绝缘电介质薄膜(5)、内部栅电极(6)、铁电栅介质层(7)、栅电极(8)；所述的沟道(3)位于衬底(1)上方中央位置，源极(2)和漏极(4)分布在沟道(3)的两侧；所述的绝缘电介质薄膜(5)、内部栅电极(6)、铁电栅介质层(7)及栅电极(8)依次由下至上竖直分布在沟道(3)的上方；其特征在于：所述的源极(2)、沟道(3)、漏极(4)均采用通式为Ge1-xSnx的IV族合金材料；其中，x表示GeSn中Sn的组份，Sn组份的取值范围为0＜x＜0.15。
2.根据权利要求1所述的基于GeSn材料的铁电场效应晶体管，其特征在于，所述衬底(1)采用Ge材料。
3.一种基于GeSn材料的铁电场效应晶体管制作方法，包括如下步骤：
(1)外延生长GeSn层：
利用低温固源分子束外延工艺，在衬底(1)上外延生长一层GeSn层；
(2)光刻形成有源层：
利用光刻工艺，在GeSn层上形成源极层(2)、沟道(3)和漏极层(4)，其中沟道(3)位于GeSn层正中央，源极层(2)和漏极层(4)分别位于沟道(3)两侧；
(3)掺杂形成源极区、漏极区：
采用离子注入工艺，对源极层和漏极层进行离子注入，形成源极区(2)和漏极区(4)；
(4)激活：
在400℃条件下对源极区(2)和漏极区(4)热退火5min进行激活处理，得到源极(2)和漏极(4)；
(5)淀积HfO2层：
利用原子层淀积工艺，在步骤(1)生成的GeSn层上方淀积HfO2，形成绝缘电介质薄膜(5)；
(6)淀积内部栅电极：
利用磁控溅射工艺，在绝缘电介质薄膜(5)上淀积TiN，形成内部栅电极(6)；
(7)淀积铁电栅介质层：
利用旋涂工艺，在内部栅电极(6)上淀积一层PVDF，形成铁电栅介质层(7)；
(8)淀积栅电极：
利用磁控溅射工艺，在铁电栅介质层(7)上淀积TiN，形成栅电极(8)；
(9)刻蚀：
刻蚀源极(2)和漏极(4)上方的HfO2/TiN/PVDF/TiN，完成晶体管的制作。
4.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(1)中所述的衬底(1)上外延生长的GeSn层厚度为80nm，GeSn层中Sn的组分为0.065或0.1。
5.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(2)中所述的光刻工艺是采用365nmI线光刻工艺。
6.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(3)所述的离子注入工艺的条件为：在P+型源极区和P+型漏极区注入能量为20KeV、剂量为1018cm-3的BF2 +离子；在N+型源极区和N+型漏极区注入能量为30KeV、剂量为1019cm-3的P(31)+离子。
7.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(5)所述的原子层淀积工艺的温度为280℃；利用原子层淀积工艺淀积的HfO2层的厚度为8nm。
8.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(7)所述的内部栅电极(6)上淀积的PVDF层的厚度为40nm。
9.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(6)和步骤(8)中所述的磁控溅射工艺的温度为300℃。
10.根据权利要求3所述的基于GeSn材料的铁电场效应晶体管制作方法，其特征在于，步骤(6)和步骤(8)中所述的TiN的厚度分别为120nm和80nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610124039.3A CN105762178A (zh) | 2016-03-04 | 2016-03-04 | 基于GeSn材料的铁电场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610124039.3A CN105762178A (zh) | 2016-03-04 | 2016-03-04 | 基于GeSn材料的铁电场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105762178A true CN105762178A (zh) | 2016-07-13 |
Family
ID=56332523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610124039.3A Pending CN105762178A (zh) | 2016-03-04 | 2016-03-04 | 基于GeSn材料的铁电场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105762178A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611033A (zh) * | 2017-08-25 | 2018-01-19 | 深圳大学 | 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法 |
| CN107833886A (zh) * | 2016-08-25 | 2018-03-23 | 西安电子科技大学 | 应变GeSn CMOS器件及其制备方法 |
| CN112697843A (zh) * | 2020-12-08 | 2021-04-23 | 湘潭大学 | 基于负电容效应的碳基场效应晶体管传感器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045595A1 (en) * | 1997-09-15 | 2001-11-29 | Charles Thomas Black | Ferroelectric memory transistor with resistively coupled floating gate |
| US20020098599A1 (en) * | 2000-02-24 | 2002-07-25 | Hidemi Takasu | Method of manufacturing ferroelectric memory device |
| CN103311306A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 |
| CN103762242A (zh) * | 2014-02-19 | 2014-04-30 | 重庆大学 | 压应变GeSnp沟道金属氧化物半导体场效应晶体管 |
| CN104362094A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种调控铁磁性能的铁电场效应管的制备方法 |
| CN104362252A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法 |
-
2016
- 2016-03-04 CN CN201610124039.3A patent/CN105762178A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010045595A1 (en) * | 1997-09-15 | 2001-11-29 | Charles Thomas Black | Ferroelectric memory transistor with resistively coupled floating gate |
| US20020098599A1 (en) * | 2000-02-24 | 2002-07-25 | Hidemi Takasu | Method of manufacturing ferroelectric memory device |
| CN103311306A (zh) * | 2013-06-26 | 2013-09-18 | 重庆大学 | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 |
| CN103762242A (zh) * | 2014-02-19 | 2014-04-30 | 重庆大学 | 压应变GeSnp沟道金属氧化物半导体场效应晶体管 |
| CN104362094A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种调控铁磁性能的铁电场效应管的制备方法 |
| CN104362252A (zh) * | 2014-10-16 | 2015-02-18 | 中国科学院上海技术物理研究所 | 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833886A (zh) * | 2016-08-25 | 2018-03-23 | 西安电子科技大学 | 应变GeSn CMOS器件及其制备方法 |
| CN107611033A (zh) * | 2017-08-25 | 2018-01-19 | 深圳大学 | 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法 |
| CN112697843A (zh) * | 2020-12-08 | 2021-04-23 | 湘潭大学 | 基于负电容效应的碳基场效应晶体管传感器 |
| CN112697843B (zh) * | 2020-12-08 | 2023-10-03 | 湘潭大学 | 基于负电容效应的碳基场效应晶体管传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104766888A (zh) | 高介电常数栅介质复合沟道场效应晶体管及其制备方法 | |
| US8574958B2 (en) | Method for manufacturing a gate-control diode semiconductor memory device | |
| KR101602911B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
| CN105405893B (zh) | 一种平面分离双栅薄膜晶体管及其制备方法 | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| CN103811549A (zh) | 横向mosfet | |
| WO2013166927A1 (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| CN108807553B (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| CN105762178A (zh) | 基于GeSn材料的铁电场效应晶体管及其制备方法 | |
| CN102543723A (zh) | 一种栅控二极管半导体器件的制造方法 | |
| CN105633169A (zh) | 基于InAs材料的铁电场效应晶体管及其制备方法 | |
| US20120181585A1 (en) | Combined-source Mos Transistor with Comb-shaped Gate, and Method for Manufacturing the Same | |
| CN104867834A (zh) | 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103840005A (zh) | 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法 | |
| CN107342320B (zh) | 无结型隧穿场效应晶体管及制备方法 | |
| Chandan et al. | A fair comparison of the performance of charge plasma and electrostatic tunnel FETs for low-power high-frequency applications | |
| CN105576033A (zh) | 基于InAs材料的铁电隧穿场效应晶体管及其制备方法 | |
| CN103839829A (zh) | 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法 | |
| US11715744B2 (en) | Array substrate, preparation method thereof, and display panel | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
| CN103545375B (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| CN107658336B (zh) | N型隧穿场效应晶体管 | |
| CN109004058B (zh) | 一种具有光学栅极的锗沟道场效应晶体管器件及其制造方法 | |
| CN114530418B (zh) | 基于沟道掺杂调控的隧穿晶体管的三态反相器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160713 |
|
| RJ01 | Rejection of invention patent application after publication |