CN207233737U - 一种GeSn隧穿场效应晶体管 - Google Patents

一种GeSn隧穿场效应晶体管 Download PDF

Info

Publication number
CN207233737U
CN207233737U CN201721007640.0U CN201721007640U CN207233737U CN 207233737 U CN207233737 U CN 207233737U CN 201721007640 U CN201721007640 U CN 201721007640U CN 207233737 U CN207233737 U CN 207233737U
Authority
CN
China
Prior art keywords
gesn
tunneling field
layers
utility
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201721007640.0U
Other languages
English (en)
Inventor
张捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Cresun Innovation Technology Co Ltd
Original Assignee
Xian Cresun Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Cresun Innovation Technology Co Ltd filed Critical Xian Cresun Innovation Technology Co Ltd
Priority to CN201721007640.0U priority Critical patent/CN207233737U/zh
Application granted granted Critical
Publication of CN207233737U publication Critical patent/CN207233737U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本实用新型涉及一种GeSn隧穿场效应晶体管,该晶体管包括:衬底材料101、Ge层102、GeSn外延层103、栅介质层104、栅极层105、源区106以及漏区107;其中,所述Ge层102、所述GeSn外延层103、所述栅介质层104以及所述栅极层105依次设置于所述衬底材料101上;所述源区106和所述漏区107分别设置于所述N型GeSn外延层103两侧。本实用新型提供的GeSn隧穿场效应晶体管结构亚阈效应小,可以提高隧穿场效应晶体管器件的电流驱动。

Description

一种GeSn隧穿场效应晶体管
技术领域
本实用新型属半导体器件技术领域,特别涉及一种GeSn隧穿场效应晶体管。
背景技术
为满足新一代移动计算设备工作时间的要求,CMOS逻辑电路的功耗需要进一步减小。降低MOS晶体管的工作电压VDD可以有效降低CMOS逻辑电路的功耗,但是为确保电路能逻辑功能的可靠实现,MOS场效应晶体管的开/关态电流比必须足够高,因此要求构成逻辑电路的晶体管具有小的亚阈斜率。而受限于载流子的热扩散过程,MOS场效应晶体管的亚阈斜率S≥60mV/dec(室温)。另一方面,大的亚阈斜率也会导致晶体管开关过程中的动态功耗变大。为克服上述困难,人们提出了不受亚阈斜率S≥60mV/dec限制的、基于量子效应的隧穿场效应晶体管以替代传统MOS场效应晶体管。
隧穿场效应晶体管器件主要采用带隧穿效应作为控制电流的主要机制,利用栅电极控制器件隧穿结处电场、电势的分布,影响隧穿的发生,当满足隧穿条件时器件处于开启状态,当不满足隧穿条件时器件的电流迅速下降,器件处于关断状态,隧穿场效应晶体管器件的亚阈值斜率不受传统MOSFET器件室温下亚阂值摆幅极限值的限制,在理论上可以实现超陡峭的亚阈值斜率。但是由于隧穿晶体管的开态电流较小,使其电路性能不足,应用受限。
实用新型内容
为了提高现有隧穿场效应晶体管的性能,本实用新型提供了一种GeSn隧穿场效应晶体管;本实用新型要解决的技术问题通过以下技术方案实现:
本实用新型的实施例提供了一种GeSn隧穿场效应晶体管,包括:
衬底材料101;
Ge层102,设置于所述衬底材料101上表面;
GeSn外延层103,设置于所述Ge层102上表面;
栅介质层104,设置于所述GeSn外延层103上表面;
栅极层105,设置于所述栅介质层104上表面;
源区106和漏区107,分别设置于所述GeSn外延层103两侧。
在本实用新型的一个实施例中,所述衬底材料101为掺杂浓度为5×1018cm-3的P型单晶Si材料。
在本实用新型的一个实施例中,所述Ge层102厚度为200~300nm。
在本实用新型的一个实施例中,所述GeSn外延层103的厚度为146nm。
在本实用新型的一个实施例中,所述栅介质层104的厚度为0.7nm;所述栅极层105的厚度为0.7nm。
与现有技术相比,本实用新型提供的GeSn隧穿场效应晶体管较于传统MOS器件,该结构亚阈效应小,可以解决短沟效应;相对于传统Si材料,GeSn材料的载流子迁移率提高了数倍有效的提高隧穿场效应晶体管的开态电流了,而且通过对Sn组分的调节使间接带隙材料转化为直接带隙材料,增加载流子隧穿几率,从而提高了隧穿场效应晶体管器件的电流驱动。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
通过以下参考附图的详细说明,本实用新型的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本实用新型的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
图1为本实用新型实施例提供的一种GeSn隧穿场效应晶体管结构示意图;
图2a-图2k为本实用新型实施例的一种GeSn隧穿场效应晶体管制备方法示意图。
具体实施方式
下面结合具体实施例对本实用新型做进一步详细的描述,但本实用新型的实施方式不限于此。
实施例一
请参见图1,图1为本实用新型实施例提供的一种GeSn隧穿场效应晶体管结构示意图,其中,GeSn隧穿场效应晶体管包括:
衬底材料101;
Ge层102,设置于所述衬底材料101上表面;
GeSn外延层103,设置于所述Ge层102上表面;
栅介质层104,设置于所述GeSn外延层103上表面;
栅极层105,设置于所述栅介质层104上表面;
源区106和漏区107,分别设置于所述GeSn外延层103两侧。
优选地,所述衬底材料101为掺杂浓度为5×1018cm-3的P型单晶Si材料。
优选地,所述Ge层102厚度为200~300nm。
优选地,所述GeSn外延层103的厚度为146nm。
其中,所述GeSn外延层103的掺杂离子为BF2 +,掺杂浓度为8×1016cm-2
优选地,所述栅介质层104的厚度为0.7nm;所述栅极层105的厚度为0.7nm。
优选地,所述源区106的掺杂离子为BF2 +,掺杂浓度为1×1019cm-2;所述漏区107的掺杂离子为P+,掺杂浓度为2×1018cm-2
本实施例,采用窄禁带直接带隙材料GeSn外延层,解决了隧穿场效应晶体管的驱动电流较小问题,实现了晶体管超陡峭的亚阈值斜率的同时具有较高驱动电流的效果。
实施例二
请参照图2a-图2k,图2a-图2k为本实用新型实施例的一种GeSn隧穿场效应晶体管制备方法示意图,制备GeSn隧穿场效应晶体管包括如下步骤:
S101、衬底选取。选取掺杂浓度为5×1018cm-3的P型单晶硅(Si)衬底片(001)为初始材料001;
S102、Ge外延层生长。如图2a所示,在500℃~600℃温度下,采用CVD工艺在Si衬底材料001表面生长200~300nm P型掺杂的Ge外延层002;
S103、保护层的制备。如图2b所示,采用化学气相沉积(Chemical VaporDeposition,CVD)工艺在Ge外延层表面上生长100~150nm SiO2层003;
S104、Ge外延层的晶化及保护层刻蚀。将包括单晶Si衬底、Ge外延层及SiO2层的整个衬底材料加热至700℃,连续采用激光再晶化工艺晶化整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,自然冷却整个衬底材料,采用干法刻蚀工艺刻蚀SiO2层003,得到由直接外延的Ge材料002再晶化后形成的高质量Ge层材料004如图2c所示;
S105、i-GeSn外延层生长。如图2d所示:在H2氛围中将温度降到350℃以下,SnCl4和GeH4分别作为Sn和Ge源。GeH4/SnCl4气体流量比为6.14~6.18(由Ge/Sn组分决定,此处我们生长的是x=0.86的GexSn1-x的锗锡材料)。生长146nm厚的无掺杂的GeSn外延层005;
S106、GeSn外延层掺杂。如图2e所示,对GeSn外延层用离子注入的方式,注入8×1016cm-2的BF2 +,形成P型轻掺杂的GeSn外延层006。
S107、淀积绝缘层与导电层。如图2f所示,淀积等效氧化层厚度(EOT,equivalentoxide thickness)为0.7nm的高k栅介质层与栅极材料层007、008。
S108、栅叠层光刻。如图2g、图2h所示:
S1081、淀积形成第一层光刻胶009,掩膜曝光光刻出栅叠层区的图形。
S1082、分别刻蚀掉导电层与绝缘层,直到露出半导体。
S1083、去除第一层光刻胶009。
S109、源区定义。如图2i所示:
S1091、淀积形成第二层光刻胶010,光刻出源区的注入图形。
S1092、离子注入能量35keV,剂量为1×1019cm-2的BF2 +形成P型掺杂的源区011。
S1093、去除第二层光刻胶010。
S110、漏区定义。如图2j、图2k所示:
S1101、淀积形成第三层光刻胶012,光刻出源区的注入图形。
S1102、离子注入能量为8KeV,剂量为2×1018cm-2的P+形成N型掺杂的漏区013。
S1103、去除第三层光刻胶012
S111、源漏区的活化。源漏区在400℃的温度下快速退火5min激活杂质。
综上所述,本文中应用了具体个例对本实用新型一种GeSn隧穿场效应晶体管的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本实用新型及其核心思想;同时,对于本领域的一般技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制,本实用新型的保护范围应以所附的权利要求为准。

Claims (5)

1.一种GeSn隧穿场效应晶体管,其特征在于,包括:
衬底材料(101);
Ge层(102),设置于所述衬底材料(101)上表面;
GeSn外延层(103),设置于所述Ge层(102)上表面;
栅介质层(104),设置于所述GeSn外延层(103)上表面;
栅极层(105),设置于所述栅介质层(104)上表面;
源区(106)和漏区(107),分别设置于所述GeSn外延层(103)两侧。
2.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述衬底材料(101)为掺杂浓度为5×1018cm-3的P型单晶Si材料。
3.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述Ge层(102)厚度为200~300nm。
4.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述GeSn外延层(103)的厚度为146nm。
5.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述栅介质层(104)的厚度为0.7nm;所述栅极层(105)的厚度为0.7nm。
CN201721007640.0U 2017-08-11 2017-08-11 一种GeSn隧穿场效应晶体管 Expired - Fee Related CN207233737U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721007640.0U CN207233737U (zh) 2017-08-11 2017-08-11 一种GeSn隧穿场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721007640.0U CN207233737U (zh) 2017-08-11 2017-08-11 一种GeSn隧穿场效应晶体管

Publications (1)

Publication Number Publication Date
CN207233737U true CN207233737U (zh) 2018-04-13

Family

ID=61857920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721007640.0U Expired - Fee Related CN207233737U (zh) 2017-08-11 2017-08-11 一种GeSn隧穿场效应晶体管

Country Status (1)

Country Link
CN (1) CN207233737U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767027A (zh) * 2018-08-22 2018-11-06 广东省半导体产业技术研究院 一种光伏场效应晶体管结构的光敏器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767027A (zh) * 2018-08-22 2018-11-06 广东省半导体产业技术研究院 一种光伏场效应晶体管结构的光敏器件及其制作方法
CN108767027B (zh) * 2018-08-22 2023-07-14 广东省半导体产业技术研究院 一种光伏场效应晶体管结构的光敏器件及其制作方法

Similar Documents

Publication Publication Date Title
CN1332437C (zh) 新型场效应晶体管和制造方法
CN102983168B (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN102664192B (zh) 一种自适应复合机制隧穿场效应晶体管及其制备方法
US8710557B2 (en) MOS transistor having combined-source structure with low power consumption and method for fabricating the same
US8981421B2 (en) Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
CN103594496A (zh) 半导体器件及其制造方法
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
CN106504989B (zh) 隧穿场效应晶体管及其制造方法
US20120181585A1 (en) Combined-source Mos Transistor with Comb-shaped Gate, and Method for Manufacturing the Same
CN207233737U (zh) 一种GeSn隧穿场效应晶体管
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
CN102117833B (zh) 一种梳状栅复合源mos晶体管及其制作方法
US10516058B2 (en) Low temperature polysilicon thin film transistor and preparation method thereof
CN107658338A (zh) P型tfet器件
CN107658336B (zh) N型隧穿场效应晶体管
CN102117834A (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
WO2021227448A1 (zh) 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法
CN109461772B (zh) 一种基于石墨烯的隧穿晶体管、反相器及其制备方法
Park et al. A novel design of quasi-lightly doped drain poly-Si thin-film transistors for suppression of kink and gate-induced drain leakage current
CN207542249U (zh) 一种tfet器件
CN107658339A (zh) 基于LRC的直接带隙GeSnP型TFET器件及其制备方法
US20120223361A1 (en) Low-power consumption tunneling field-effect transistor with finger-shaped gate structure
US20240063256A1 (en) Semiconductor device and method for fabricating same
CN103367128A (zh) 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法
CN108493240B (zh) 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180413

Termination date: 20210811