CN207542249U - 一种tfet器件 - Google Patents
一种tfet器件 Download PDFInfo
- Publication number
- CN207542249U CN207542249U CN201721007871.1U CN201721007871U CN207542249U CN 207542249 U CN207542249 U CN 207542249U CN 201721007871 U CN201721007871 U CN 201721007871U CN 207542249 U CN207542249 U CN 207542249U
- Authority
- CN
- China
- Prior art keywords
- epitaxial layers
- gesn
- layers
- utility
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种TFET器件，包括：衬底材料101；Ge外延层102，设置于所述衬底材料101表面；GeSn外延层103，设置于所述Ge外延层102表面；栅介质层104，设置于所述GeSn外延层103表面；栅极材料层105，设置于所述栅介质层104表面；源区106和漏区107，分别设置于所述GeSn外延层103两侧。本实用新型提供的TFET器件利用Ge层和GeSn外延层，具有较高的驱动电流；本实用新型提供的TFET器件较于传统MOS器件，该结构亚阈效应小，可以有效地解决短沟效应；相对于传统Si材料，GeSn材料的载流子迁移率提高了数倍，从而提高了TFET器件的电流驱动与频率特性。
Description
技术领域
本实用新型涉及半导体器件技术领域，特别涉及一种TFET器件。
背景技术
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的发展基本上遵循摩尔定律，即：当价格不变时，约每隔18个月，集成电路单位面积上晶体管的数目便会增加一倍，性能也将提升一倍。摩尔定律提出后的半个世纪的时间里，集成电路一直沿着这条定律向前发展。这一定律揭示了信息技术进步的速度。然而，随着微电子技术的发展，常规的硅基CMOS晶体管按比例缩小已变得越来越困难。而且，现今利用MOSFET制造的大多数电子产品，出现以下主要问题：第一，由于 MOSFET沟道缩短导致漏电变大，即使关机或待机中也会不断消耗电力。第二，传统MOSFET受物理机制的限制，其亚阈值摆幅较高。
为了能将MOSFET器件应用在超低压低功耗领域，采用新型导通机制而获得超陡亚阈值斜率的器件结构和工艺制备方法已经成为小尺寸器件下大家关注的焦点。近些年来研究者们提出了一种可能的解决方案，就是采用隧穿场效应晶体管(TFET)。TFET不同于传统MOSFET，其源漏掺杂类型相反，利用栅极控制反向偏置的P-I-N结的带带隧穿实现导通，能突破传统 MOSFET亚阈值斜率60mV/dec的限制，并且其漏电流非常小。TFET具有低漏电流、低亚阈值斜率、低工作电压和低功耗等诸多优异特性，但由于受源结隧穿几率和隧穿面积的限制，TFET面临着开态电流小的问题，远远比不上传统MOSFET器件，极大限制了TFET器件的应用。
实用新型内容
因此，为解决现有技术存在的技术缺陷和不足，本实用新型提出一种 TFET器件。
具体地，本实用新型一个实施例提出的一种TFET器件，包括：
衬底材料101；
Ge外延层102，设置于所述衬底材料101表面；
GeSn外延层103，设置于所述Ge外延层102表面；
栅介质层104，设置于所述GeSn外延层103表面；
栅极材料层105，设置于所述栅介质层104表面；
源区106和漏区107，分别设置于所述GeSn外延层103两侧。
其中，所述衬底材料101为N型单晶硅。
在本实用新型的一个实施例中，所述N型单晶硅的掺杂浓度为5× 1018cm-3。
在本实用新型的一个实施例中，所述Ge外延层102的厚度为 200～300nm。
在本实用新型的一个实施例中，所述GeSn外延层103为N型掺杂，掺杂离子为P+离子，掺杂浓度为1×1015cm-2。
在本实用新型的一个实施例中，所述源区106的掺杂离子为P+离子，掺杂浓度为3×1019cm-2；所述漏区107的掺杂离子为BF2 +离子，掺杂浓度为5×1018cm-2。
与现有技术相比，本实用新型提供的TFET器件，较于传统MOS器件，该结构亚阈效应小，可以解决短沟效应；相对于传统Si材料，GeSn材料的载流子迁移率提高了数倍，而且通过对Sn组分的调节使间接带隙材料转化为直接带隙材料，增加载流子隧穿几率，从而提高了TFET器件的频率特性。
附图说明
下面将结合附图，对本实用新型的具体实施方式进行详细的说明。
通过以下参考附图的详细说明，本实用新型的其它方面和特征变得明显，但是应当知道，该附图仅仅为解释的目的设计，而不是作为本实用新型的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
图1为本实用新型实施例提供的一种TFET器件的示意图；
图2a-图2j为本实用新型实施例提供的一种TFET器件制备方法示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本实用新型实施例提供的一种TFET器件的示意图。包括：
衬底材料101；
Ge外延层102，设置于所述衬底材料101表面；
GeSn外延层103，设置于所述Ge外延层102表面；
栅介质层104，设置于所述GeSn外延层103表面；
栅极材料层105，设置于所述栅介质层104表面；
源区106和漏区107，分别设置于所述GeSn外延层103两侧。
其中，所述衬底材料101为N型单晶硅。
优选地，所述N型单晶硅的掺杂浓度为5×1018cm-3。
具体地，所述Ge外延层102为N型轻掺杂的Ge层，所述Ge层经过激光再晶化工艺处理后形成所述Ge外延层102。
其中，所述激光再晶化工艺为通过激光热处理，将所述Si衬底(101)上的所述Ge外延层熔化再结晶，其中，激光波长为808nm，激光光斑尺寸 10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s。
优选地，所述Ge外延层102的厚度为200～300nm。
具体地，所述GeSn外延层103为N型掺杂，掺杂离子为P+离子，掺杂浓度为1×1015cm-2。
其中，所述GeSn外延层103的厚度为146nm。
优选地，所述源区106的掺杂离子为P+离子，掺杂浓度为3×1019cm-2；所述漏区107的掺杂离子为BF2 +离子，掺杂浓度为5×1018cm-2。
实施例二
请参见图2a-图2j，图2a-图2j为本实用新型实施例提供的一种TFET 器件制备方法示意图。在上述实施例的基础上，本实施例将较为详细地对本实用新型的TFET器件制备流程进行介绍。包括：
S101、衬底材料选取。选取掺杂浓度为5×1018cm-3的N型单晶硅(Si) 为衬底材料001。
S102、Ge层生长。如图2a所示，在500℃～600℃温度下，利用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在所述衬底材料001表面生长厚度为200～300nm的N型轻掺杂Ge层002。
S103、保护层的制备。如图2b所示，利用CVD工艺在所述Ge层002 表面上淀积100～150nm SiO2层003。
S104、Ge外延层的制备及保护层刻蚀。如图2b所示,将包括所述衬底材料001、所述Ge层002及所述SiO2层003的整个衬底材料加热至700℃，连续利用激光再晶化工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为 25mm/s，自然冷却所述整个衬底材料，利用干法刻蚀工艺刻蚀所述SiO2层 003，得到由直接外延的Ge层002再晶化后形成的高质量Ge外延层004。
S105、GeSn外延层生长。如图2c所示，在H2氛围中将温度降到350℃以下，SnCl4和GeH4分别作为Sn和Ge源。GeH4/SnCl4气体流量比为 6.14～6.18(由Ge/Sn组分决定，此处我们生长的是x＝0.86的GexSn1-x的GeSn 材料)。生长厚度为146nm的无掺杂的GeSn外延层005。
S106、外延层掺杂。如图2d所示，对GeSn外延层用离子注入的方式，以20keV的能量注入1×1015cm-2的P+离子，形成N型掺杂的GeSn外延层 006。
S107、淀积绝缘层与导电层。如图2e所示，淀积等效氧化层厚度(EOT， equivalentoxide thickness)为0.7nm的高k栅介质层007与栅极材料层008。
S108、栅叠层光刻。如图2f-图2g所示：
S1081、淀积形成第一层光刻胶009，掩膜曝光，光刻出栅叠层区的图形。
S1082、分别刻蚀掉高k栅介质层007与栅极材料层008，直到露出N 型掺杂的GeSn外延层006。
S1083、去除第一层光刻胶009。
S109、源区定义。如图2h所示：
S1091、淀积形成第二层光刻胶010，光刻出源区的注入图形。
S1092、离子注入能量为8keV，剂量为3×1019cm-2的P+离子形成N 型掺杂的源区012。
S1093、去除第二层光刻胶010。
S110、漏区定义。如图2i-图2j所示：
S1101、淀积形成第三层光刻胶011，光刻出源区的注入图形。
S1102、离子注入能量为35keV，剂量为5×1018cm-2的BF2 +离子，形成P型掺杂的漏区013。
S1103、去除第三层光刻胶011。
S111、源区和漏区的活化。源区和漏区在400℃的温度下快速退火5min 激活杂质，形成TFET器件。
综上所述，本文中应用了具体个例对本实用新型实施例提供的一种 TFET器件的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制，本实用新型的保护范围应以所附的权利要求为准。
Claims (5)
1.一种TFET器件，其特征在于，包括：
衬底材料(101)；
Ge外延层(102)，设置于所述衬底材料(101)表面；
GeSn外延层(103)，设置于所述Ge外延层(102)表面；
栅介质层(104)，设置于所述GeSn外延层(103)表面；
栅极材料层(105)，设置于所述栅介质层(104)表面；
源区(106)和漏区(107)，分别设置于所述GeSn外延层(103)两侧。
2.根据权利要求1所述的器件，其特征在于，所述衬底材料(101)为N型单晶硅。
3.根据权利要求2所述的器件，其特征在于，所述N型单晶硅的掺杂浓度为5×1018cm-3。
4.根据权利要求1所述的器件，其特征在于，所述GeSn外延层(103)为N型掺杂，掺杂离子为P+离子，掺杂浓度为1×1015cm-2。
5.根据权利要求1所述的器件，其特征在于，所述源区(106)的掺杂离子为P+离子，掺杂浓度为3×1019cm-2；所述漏区(107)的掺杂离子为BF2 +离子，掺杂浓度为5×1018cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721007871.1U CN207542249U (zh) | 2017-08-11 | 2017-08-11 | 一种tfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721007871.1U CN207542249U (zh) | 2017-08-11 | 2017-08-11 | 一种tfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207542249U true CN207542249U (zh) | 2018-06-26 |
Family
ID=62608602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721007871.1U Expired - Fee Related CN207542249U (zh) | 2017-08-11 | 2017-08-11 | 一种tfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207542249U (zh) |
-
2017
- 2017-08-11 CN CN201721007871.1U patent/CN207542249U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7235822B2 (en) | Transistor with silicon and carbon layer in the channel region | |
| US7915107B2 (en) | Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys | |
| US20090184734A1 (en) | Method of Producing and Operating a Low Power Junction Field Effect Transistor | |
| WO2013170517A1 (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| US7964894B2 (en) | Integrated circuit system employing stress memorization transfer | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| JP2005516389A (ja) | 歪み半導体基板を用いてショットキまたはショットキのような接触を形成するソースおよび／またはドレインを有する電界効果トランジスタ | |
| WO2014082451A1 (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| US20100109045A1 (en) | Integrated circuit system employing stress-engineered layers | |
| JP2013191760A (ja) | 半導体装置 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN107658338A (zh) | P型tfet器件 | |
| CN207542249U (zh) | 一种tfet器件 | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
| Park et al. | A novel design of quasi-lightly doped drain poly-Si thin-film transistors for suppression of kink and gate-induced drain leakage current | |
| CN107658336A (zh) | N型隧穿场效应晶体管 | |
| CN111564498A (zh) | 一种隧穿晶体管的漏端负交叠区自对准制备方法 | |
| Liu et al. | Characterization of the ultrathin vertical channel CMOS technology | |
| CN107658339A (zh) | 基于LRC的直接带隙GeSnP型TFET器件及其制备方法 | |
| CN107611003A (zh) | 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 | |
| CN103367128A (zh) | 超陡倒掺杂沟道的形成方法、半导体器件及其制造方法 | |
| Mah et al. | Modelling of 14NM gate length La2O3-based n-type MOSFET | |
| CN107564958A (zh) | 基于LRC的GeSn隧穿场效应晶体管及其制备方法 | |
| JPS63237570A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180626 Termination date: 20210811 |