CN107658336A - N型隧穿场效应晶体管 - Google Patents

N型隧穿场效应晶体管 Download PDF

Info

Publication number
CN107658336A
CN107658336A CN201710686364.3A CN201710686364A CN107658336A CN 107658336 A CN107658336 A CN 107658336A CN 201710686364 A CN201710686364 A CN 201710686364A CN 107658336 A CN107658336 A CN 107658336A
Authority
CN
China
Prior art keywords
epitaxial layers
effect transistor
type
tunneling field
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710686364.3A
Other languages
English (en)
Other versions
CN107658336B (zh
Inventor
张捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Youbikang Technology Co ltd
Original Assignee
Xian Cresun Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Cresun Innovation Technology Co Ltd filed Critical Xian Cresun Innovation Technology Co Ltd
Priority to CN201710686364.3A priority Critical patent/CN107658336B/zh
Publication of CN107658336A publication Critical patent/CN107658336A/zh
Application granted granted Critical
Publication of CN107658336B publication Critical patent/CN107658336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种N型隧穿场效应晶体管,该晶体管包括:Si衬底101、Ge虚衬底102、N型GeSn外延层103、栅介质层104、栅极层105、源区106以及漏区107;其中,所述Ge虚衬底102、所述N型GeSn外延层103、所述栅介质层104以及所述栅极层105依次设置于所述Si衬底101上;所述源区106和所述漏区107分别设置于所述N型GeSn外延层103两侧。本发明提供的基于LRC工艺的GeSn隧穿晶体管,较于传统MOS器件,该结构亚阈效应小,可以有效解决短沟效应,从而提高了TFET器件的电流驱动与频率特性。

Description

N型隧穿场效应晶体管
技术领域
本发明属半导体器件技术领域,特别涉及一种N型隧穿场效应晶体管。
背景技术
随着半导体器件特征尺寸的不断减小,尤其是进入纳米尺寸之后,器件中的短沟效应等负面效应对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出,电路速度和功耗的矛盾也将愈加严重。
针对这一问题,目前已提出较为有效的办法是可以通过采用低亚阈值摆幅的新型器件隧穿场效应晶体管(Tunneling Field-Effect Transistor,TFET)取代传统的金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)来减小短沟道效应的影响。TFET器件主要采用带隧穿效应作为控制电流的主要机制,利用栅电极控制器件隧穿结处电场、电势的分布,影响隧穿的发生,当满足隧穿条件时器件处于开启状态,当不满足隧穿条件时器件的电流迅速下降,器件处于关断状态,TFET器件的亚阈值斜率不受传统MOSFET器件室温下亚阂值摆幅极限值的限制,在理论上可以实现超陡峭的亚阈值斜率。但是由于隧穿晶体管的开态电流较小,使其电路性能不足,应用受限。
发明内容
为了提高现有TFET的性能,本发明提供了一种N型隧穿场效应晶体管;本发明要解决的技术问题通过以下技术方案实现:
本发明的实施例提供了一种N型隧穿场效应晶体管,包括:Si衬底101、Ge虚衬底102、N型GeSn外延层103、栅介质层104、栅极层105、源区106以及漏区107;其中,所述Ge虚衬底102、所述N型GeSn外延层103、所述栅介质层104以及所述栅极层105依次设置于所述Si衬底101上;所述源区106和所述漏区107分别设置于所述N型GeSn外延层103两侧。
在本发明的一个实施例中,所述Ge虚衬底102为P型掺杂的Ge外延层,所述Ge外延层经过激光再晶化工艺处理后形成所述Ge虚衬底102。
在本发明的一个实施例中,所述激光再晶化工艺为通过激光热处理,将所述Si衬底(101)上的所述Ge外延层熔化再结晶,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s。
在本发明的一个实施例中,所述Ge外延层厚度为200~300nm。
在本发明的一个实施例中,所述N型GeSn外延层103的生长源为SnCl4和GeH4,所述SnCl4和所述GeH4气体流量比为6.14~6.18。
在本发明的一个实施例中,所述N型GeSn外延层103的厚度为146nm。
在本发明的一个实施例中,所述N型GeSn外延层103的掺杂离子为BF2 +,掺杂浓度为8×1016cm-2
在本发明的一个实施例中,所述栅介质层104的厚度为0.7nm;所述栅极层105的厚度为0.7nm。
在本发明的一个实施例中,所述源区106的掺杂离子为BF2 +,掺杂浓度为1×1019cm-2;所述漏区107的掺杂离子为P+,掺杂浓度为2×1018cm-2
与现有技术相比,本发明具有以下有益效果:
1)本发明提供的隧穿场效应晶体管采用经过激光再晶化工艺处理的Ge外延层和GeSn外延层,具有较高的驱动电流;
2)本发明采用经过激光再晶化工艺处理的Ge外延层,可有效降低Ge虚衬底的位错密度、表面粗糙度、界面缺陷,提升Ge虚衬底的质量,为高性能TFET的制备提供物质基础;
3)本发明提供隧穿场效应晶体管,较于传统MOS器件,该结构亚阈效应小,可以解决短沟效应;相对于传统Si材料,GeSn材料的载流子迁移率提高了数倍,而且通过对Sn组分的调节使间接带隙材料转化为直接带隙材料,增加载流子隧穿几率,从而提高了TFET器件的电流驱动与频率特性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
图1为本发明实施例提供的一种N型隧穿场效应晶体管结构示意图;
图2a-图2k为本发明实施例的一种N型隧穿场效应晶体管制备方法示意图;
图3为本发明实施例提供的一种LRC工艺方法示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种N型隧穿场效应晶体管结构示意图,其中,隧穿场效应晶体管包括:Si衬底101、Ge虚衬底102、N型GeSn外延层103、栅介质层104、栅极层105、源区106以及漏区107;其中,所述Ge虚衬底102、所述N型GeSn外延层103、所述栅介质层104以及所述栅极层105依次设置于所述Si衬底101上;所述源区106和所述漏区107分别设置于所述N型GeSn外延层103两侧。
其中,所述Ge虚衬底102为P型掺杂的Ge外延层;将所述Ge外延层经过激光再晶化工艺处理后形成所述Ge虚衬底102。
其中,所述激光再晶化工艺为通过激光热处理,将所述Si衬底(101)上的所述Ge外延层熔化再结晶,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s。
优选地,所述Ge外延层厚度为200~300nm。
优选地,所述N型GeSn外延层103的生长源为SnCl4和GeH4;所述SnCl4和所述GeH4气体流量比为6.14~6.18。
优选地,所述N型GeSn外延层103的厚度为146nm。
其中,所述N型GeSn外延层103的掺杂离子为BF2 +,掺杂浓度为8×1016cm-2
其中,所述栅介质层104的厚度为0.7nm;所述栅极层105的厚度为0.7nm。
优选地,所述源区106的掺杂离子为BF2 +,掺杂浓度为1×1019cm-2;所述漏区107的掺杂离子为P+,掺杂浓度为2×1018cm-2
本实施例,采用经激光再晶化工艺处理的Ge外延层和窄禁带直接带隙材料GeSn外延层,解决了隧穿场效应晶体管的驱动电流较小问题,实现了晶体管超陡峭的亚阈值斜率的同时具有较高驱动电流的效果。
实施例二
请参照图2a-图2k,图2a-图2k为本发明实施例的一种N型隧穿场效应晶体管制备方法示意图,该制备隧穿场效应晶体管包括如下步骤:
S101、衬底选取。选取掺杂浓度为5×1018cm-3的P型单晶硅(Si)衬底片(001)为初始材料001;
S102、Ge外延层生长。如图2a所示,在500℃~600℃温度下,采用CVD工艺在Si衬底材料001表面生长200~300nm P型掺杂的Ge外延层002;
S103、保护层的制备。如图2b所示,采用化学气相沉积(Chemical VaporDeposition,CVD)工艺在Ge外延层表面上生长100~150nm SiO2层003;
S104、Ge外延层的晶化及保护层刻蚀。将包括单晶Si衬底、Ge外延层及SiO2层的整个衬底材料加热至700℃,连续采用激光再晶化工艺晶化整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,自然冷却整个衬底材料,采用干法刻蚀工艺刻蚀SiO2层003,得到由直接外延的Ge材料002再晶化后形成的高质量Ge虚衬底材料004如图2c所示;
其中,请参照图3,图3为本发明实施例提供的一种LRC工艺方法示意图,激光再晶化(LRC)工艺是一种热致相变结晶的方法,通过激光热处理,使Si衬底上Ge外延层熔化再结晶,横向释放Ge外延层的位错缺陷,不仅可获得高质量的Ge外延层,还可以克服常规两步法工艺存在的问题。
S105、i-GeSn外延层生长。如图2d所示:在H2氛围中将温度降到350℃以下,SnCl4和GeH4分别作为Sn和Ge源。GeH4/SnCl4气体流量比为6.14~6.18(由Ge/Sn组分决定,此处我们生长的是x=0.86的GexSn1-x的锗锡材料)。生长厚度为146nm的无掺杂的GeSn外延层005;
S106、GeSn外延层掺杂。如图2e所示,对GeSn外延层用离子注入的方式,注入8×1016cm-2的BF2 +,形成P型轻掺杂的GeSn外延层006。
S107、淀积绝缘层与导电层。如图2f所示,淀积等效氧化层厚度(EOT,equivalentoxide thickness)为0.7nm的高k栅介质层与栅极材料层007、008。
S108、栅叠层光刻。如图2g、图2h所示:
S1081、淀积形成第一层光刻胶009,掩膜曝光光刻出栅叠层区的图形。
S1082、分别刻蚀掉导电层与绝缘层,直到露出半导体。
S1083、去除第一层光刻胶009。
S109、源区定义。如图2i所示:
S1091、淀积形成第二层光刻胶010,光刻出源区的注入图形。
S1092、离子注入能量35keV,剂量为1×1019cm-2的BF2 +形成P型掺杂的源区011。
S1093、去除第二层光刻胶010。
S110、漏区定义。如图2j、图2k所示:
S1101、淀积形成第三层光刻胶012,光刻出源区的注入图形。
S1102、离子注入能量为8KeV,剂量为2×1018cm-2的P+形成N型掺杂的漏区013。
S1103、去除第三层光刻胶012
S111、源漏区的活化。源漏区在400℃的温度下快速退火5min激活杂质。
综上所述,本文中应用了具体个例对本发明一种N型隧穿场效应晶体管的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。

Claims (9)

1.一种N型隧穿场效应晶体管,其特征在于,包括:Si衬底(101)、Ge虚衬底(102)、N型GeSn外延层(103)、栅介质层(104)、栅极层(105)、源区(106)以及漏区(107);其中,所述Ge虚衬底(102)、所述N型GeSn外延层(103)、所述栅介质层(104)以及所述栅极层(105)依次设置于所述Si衬底(101)上;所述源区(106)和所述漏区(107)分别设置于所述N型GeSn外延层(103)两侧。
2.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述Ge虚衬底(102)为P型掺杂的Ge外延层,所述Ge外延层经过激光再晶化工艺处理后形成所述Ge虚衬底(102)。
3.根据权利要求2所述的隧穿场效应晶体管,其特征在于,所述激光再晶化工艺为通过激光热处理,将所述Si衬底(101)上的所述Ge外延层熔化再结晶,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s。
4.根据权利要求2所述的隧穿场效应晶体管,其特征在于,所述Ge外延层厚度为200~300nm。
5.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述N型GeSn外延层(103)的生长源为SnCl4和GeH4,所述SnCl4和所述GeH4气体流量比为6.14~6.18。
6.根据权利要求1或5所述的隧穿场效应晶体管,其特征在于,所述N型GeSn外延层(103)的厚度为146nm。
7.根据权利要求1或5所述的隧穿场效应晶体管,其特征在于,所述N型GeSn外延层(103)的掺杂离子为BF2 +,掺杂浓度为8×1016cm-2
8.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述栅介质层(104)的厚度为0.7nm;所述栅极层(105)的厚度为0.7nm。
9.根据权利要求1所述的隧穿场效应晶体管,其特征在于,所述源区(106)的掺杂离子为BF2 +,掺杂浓度为1×1019cm-2;所述漏区(107)的掺杂离子为P+,掺杂浓度为2×1018cm-2
CN201710686364.3A 2017-08-11 2017-08-11 N型隧穿场效应晶体管 Active CN107658336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710686364.3A CN107658336B (zh) 2017-08-11 2017-08-11 N型隧穿场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710686364.3A CN107658336B (zh) 2017-08-11 2017-08-11 N型隧穿场效应晶体管

Publications (2)

Publication Number Publication Date
CN107658336A true CN107658336A (zh) 2018-02-02
CN107658336B CN107658336B (zh) 2021-04-30

Family

ID=61127983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710686364.3A Active CN107658336B (zh) 2017-08-11 2017-08-11 N型隧穿场效应晶体管

Country Status (1)

Country Link
CN (1) CN107658336B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192574A1 (zh) * 2019-03-22 2020-10-01 京东方科技集团股份有限公司 显示装置、显示基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594496A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件及其制造方法
CN104465657A (zh) * 2013-09-22 2015-03-25 中芯国际集成电路制造(上海)有限公司 互补tfet及其制造方法
CN104737295A (zh) * 2012-11-16 2015-06-24 英特尔公司 Cmos架构的隧穿场效应晶体管(tfet)以及制造n型和p型tfet的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594496A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件及其制造方法
CN104737295A (zh) * 2012-11-16 2015-06-24 英特尔公司 Cmos架构的隧穿场效应晶体管(tfet)以及制造n型和p型tfet的方法
CN104465657A (zh) * 2013-09-22 2015-03-25 中芯国际集成电路制造(上海)有限公司 互补tfet及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄志伟等: "激光退火改善Si上外延Ge晶体质量", 《第十一届全国硅基光电子材料及器件研讨会论文摘要集》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192574A1 (zh) * 2019-03-22 2020-10-01 京东方科技集团股份有限公司 显示装置、显示基板及其制造方法

Also Published As

Publication number Publication date
CN107658336B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
CN103594496B (zh) 半导体器件及其制造方法
CN102664192B (zh) 一种自适应复合机制隧穿场效应晶体管及其制备方法
WO2014082451A1 (zh) 带双扩散的条形栅隧穿场效应晶体管及其制备方法
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
CN104425591B (zh) 晶体管及其形成方法
KR20180041659A (ko) 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법
CN106504989B (zh) 隧穿场效应晶体管及其制造方法
JP2020535632A (ja) ソース領域またはドレイン領域あるいはその両方とチャネル領域との間の直列抵抗の低減
CN102364690B (zh) 一种隧穿场效应晶体管及其制备方法
CN207233737U (zh) 一种GeSn隧穿场效应晶体管
CN107658336A (zh) N型隧穿场效应晶体管
CN107658338A (zh) P型tfet器件
CN106558493A (zh) 鳍式场效应管的形成方法
CN104992972A (zh) 基于soi衬底的横向纳米线叉指结构晶体管及制备方法
CN102117833A (zh) 一种梳状栅复合源mos晶体管及其制作方法
WO2021227448A1 (zh) 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法
CN103839829A (zh) 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
WO2013063975A1 (zh) 隧穿场效应晶体管结构及其形成方法
Park et al. A novel design of quasi-lightly doped drain poly-Si thin-film transistors for suppression of kink and gate-induced drain leakage current
CN207542249U (zh) 一种tfet器件
CN107658339A (zh) 基于LRC的直接带隙GeSnP型TFET器件及其制备方法
CN106898642B (zh) 超陡平均亚阈值摆幅鳍式隧穿场效应晶体管及其制备方法
CN107611003A (zh) 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法
US20120223361A1 (en) Low-power consumption tunneling field-effect transistor with finger-shaped gate structure
CN107564958A (zh) 基于LRC的GeSn隧穿场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230426

Address after: 518000 room 801, block B, smart home, No. 76, Baohe Avenue, Baolong community, Baolong street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen youbikang Technology Co.,Ltd.

Address before: 710065 No. 7, No. 7 hi tech Road, Shaanxi high tech Zone, Xi'an, China (-A009).

Patentee before: XI'AN CREATION KEJI Co.,Ltd.