CN107611003A - 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 - Google Patents
基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 Download PDFInfo
- Publication number
- CN107611003A CN107611003A CN201710686362.4A CN201710686362A CN107611003A CN 107611003 A CN107611003 A CN 107611003A CN 201710686362 A CN201710686362 A CN 201710686362A CN 107611003 A CN107611003 A CN 107611003A
- Authority
- CN
- China
- Prior art keywords
- active areas
- type tfet
- type
- tfet
- gesn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法,该方法包括:在Si衬底表面连续生长Ge外延层和保护层;利用LRC工艺晶化Si衬底、Ge外延层、保护层,刻蚀保护层,形成Ge虚衬底材料;在Ge虚衬底材料表面生长GeSn层;在GeSn层制备隔离沟槽,形成P型TFET有源区和N型TFET有源区;制备栅极、源区、漏区;利用CVD工艺,在P型TFET有源区和N型TFET有源区淀积金属电极。本发明采用激光再晶化(Laser Re‑Crystallization,简称LRC)工艺可有效降低Ge虚衬底的位错密度、表面粗糙度、界面缺陷,提升Ge虚衬底的质量。同时,利用直接带隙GeSn材料制备互补型TFET器件,可以克服隧穿晶体管的开态电流较小,电路性能不足的缺点。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法。
背景技术
半导体行业是现代科技的象征,伴随着近几十年现代科技行业日新月异的进步,以集成电路为主的半导体行业市场规模也不断增长,现在已经成为了全球经济的重要支柱行业之一。随着半导体器件特征尺寸的不断减小,尤其是进入纳米尺寸之后,器件中的短沟效应等负面效应对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出,电路速度和功耗的矛盾也将愈加严重。
针对这一问题,目前已提出较为有效的办法是可以通过采用低亚阈值摆幅的新型器件隧穿场效应晶体管取代传统的MOSFET来减小短沟道效应的影响。隧穿场效应晶体管(tunneling field effect transistor,TFET)是一种PIN结构的晶体管,它基于载流子的量子隧穿效应工作,并且可以通过器件优化,使得隧穿晶体管的亚阈值摆幅在室温里降到60mV/dec以下。利用互补型TFET代替传统CMOS,可以进一步缩小电路尺寸,降低电压,减小功耗。
但是由于隧穿晶体管的开态电流较小,使其电路性能不足,限制了隧穿晶体管的应用。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法。
具体地,本发明一个实施例提出的一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法,包括:
选取Si衬底;
在所述Si衬底表面连续生长Ge外延层和保护层;
利用LRC工艺晶化所述Si衬底、所述Ge外延层、所述保护层,刻蚀所述保护层,形成Ge虚衬底材料;
在所述Ge虚衬底材料表面生长GeSn层;
在所述GeSn层制备隔离沟槽,隔离形成P型TFET有源区和N型TFET有源区;
在所述P型TFET有源区和所述N型TFET有源区制备栅极;
在所述P型TFET有源区和所述N型TFET有源区分别制备源区、漏区;
利用CVD工艺,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极,形成所述基于LRC的直接带隙GeSn互补型TFET器件。
在本发明的一个实施例中,在所述Si衬底表面连续生长Ge外延层和保护层,包括:
利用CVD工艺,在所述Si衬底表面生长200~300nm厚度的N型掺杂的Ge外延层;
利用CVD工艺,在所述Ge外延层表面生长100~150nm厚度的SiO2层。
在本发明的一个实施例中,利用LRC工艺晶化所述Si衬底、所述Ge外延层、所述保护层,刻蚀所述保护层,形成Ge虚衬底材料,包括:
将所述Si衬底、所述Ge外延层、所述保护层形成的整个衬底材料加热至700℃,利用LRC工艺晶化所述整个衬底材料,其中,所述LRC工艺中激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s;
自然冷却所述整个衬底材料。
在本发明的一个实施例中,在所述Ge虚衬底材料表面生长GeSn层,包括:
在H2氛围中350℃温度以下,利用SnCl4和GeH4分别作为Sn源和Ge源,GeH4/SnCl4气体流量比为6.14~6.18,在所述Ge虚衬底材料表面生长140~160nm厚度的N型掺杂GeSn层。
在本发明的一个实施例中,在所述P型TFET有源区和所述N型TFET有源区制备栅极之前,还包括:
在所述隔离沟槽、所述P型TFET有源区和所述N型TFET有源区上淀积第一光刻胶,光刻所述N型TFET有源区;
利用离子注入工艺,在所述N型TFET有源区进行P型掺杂,形成P阱;
去除所述第一光刻胶。
在本发明的一个实施例中,在所述P型TFET有源区和所述N型TFET有源区制备栅极,包括:
在所述P型TFET有源区和所述N型TFET有源区上连续淀积高K栅介质层、栅极材料层和氮化硅保护层,形成栅层叠区;
在所述氮化硅保护层表面淀积第二光刻胶,光刻出所述栅层叠区图形,选择性刻蚀所述栅层叠区,显现出所述P型TFET有源区和所述N型TFET有源区;
去除所述第二光刻胶和所述氮化硅保护层形成所述P型TFET有源区的栅极和所述N型TFET有源区的栅极。
在本发明的一个实施例中,在所述P型TFET有源区和所述N型TFET有源区分别制备源区、漏区,包括:
在所述P型TFET有源区,离子注入剂量为5×1018cm-2的BF2+形成P型掺杂的漏区;
在所述N型TFET有源区,离子注入剂量为1×1019cm-2的BF2+形成P型掺杂的源区;
在所述P型TFET有源区,离子注入剂量为3×1019cm-2的P+形成N型掺杂的源区;
在所述N型TFET有源区,离子注入剂量为2×1018cm-2的P+形成N型掺杂的漏区。
在本发明的一个实施例中,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极之前,还包括:
在所述P型TFET有源区的栅极两侧和所述N型TFET有源区的栅极两侧形成侧墙。
在本发明的一个实施例中,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极,包括:
利用CVD工艺,在所述P型TFET有源区和所述N型TFET有源区淀积20~30nm厚度的BPSG形成介质层;
利用刻蚀工艺,在所述介质层刻蚀接触孔;
在所述接触孔处淀积接触金属,形成金属电极;
在所述接触金属和所述介质层淀积钝化层。
本发明又一个实施例提出的一种基于LRC的直接带隙GeSn互补型TFET器件,包括:Si衬底、Ge虚衬底、GeSn层、高K栅介质层、栅极材料层、侧墙和金属电极;其中,所述直接带隙GeSn互补型TFET器件由权利要求1~9任一项所述的方法制备形成。
上述实施例,本发明采用激光再晶化(Laser Re-Crystallization,简称LRC)工艺,即一种热致相变结晶的方法,通过连续激光热处理,使Si衬底上Ge外延层熔化再结晶,横向释放Ge外延层的位错缺陷,不仅可获得高质量的Ge外延层,还可以克服常规两步法工艺存在的问题,为高质量直接带隙窄禁带GeSn材料的生长提供了必要基础,从而成为直接带隙GeSn互补型TFET器件制备的有利技术条件。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法的示意图;
图2为本发明实施例提供的一种激光辅助再晶化工艺的示意图;
图3a-图3y为本发明实施例提供的一种基于LRC的直接带隙GeSn互补型TFET器件的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1,图1为本发明实施例提供的一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法的示意图。该方法包括如下步骤:
步骤a、选取Si衬底;
步骤b、在所述Si衬底表面连续生长Ge外延层和保护层;
步骤c、利用LRC工艺晶化所述Si衬底、所述Ge外延层、所述保护层,刻蚀所述保护层,形成Ge虚衬底材料;
步骤d、在所述Ge虚衬底材料表面生长GeSn层;
步骤e、在所述GeSn层制备隔离沟槽,隔离形成P型TFET有源区和N型TFET有源区;
步骤f、在所述P型TFET有源区和所述N型TFET有源区制备栅极;
步骤g、在所述P型TFET有源区和所述N型TFET有源区分别制备源区、漏区;
步骤h、利用CVD工艺,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极,形成所述基于LRC的直接带隙GeSn互补型TFET器件。
其中,步骤b可以包括:
利用CVD工艺,在所述Si衬底表面生长200~300nm厚度的N型掺杂的Ge外延层;
利用CVD工艺,在所述Ge外延层表面生长100~150nm厚度的SiO2层。
其中,步骤c可以包括:
步骤c1、将所述Si衬底、所述Ge外延层、所述保护层形成的整个衬底材料加热至700℃,利用LRC工艺晶化所述整个衬底材料,其中,所述LRC工艺中激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s;
步骤c2、自然冷却所述整个衬底材料。
其中,步骤d可以包括:
在H2氛围中350℃温度以下,利用SnCl4和GeH4分别作为Sn源和Ge源,GeH4/SnCl4气体流量比为6.14~6.18,在所述Ge虚衬底材料表面生长140~160nm厚度的N型掺杂GeSn层。
其中,步骤f之前,还可以包括:
在所述隔离沟槽、所述P型TFET有源区和所述N型TFET有源区上淀积第一光刻胶,光刻所述N型TFET有源区;
利用离子注入工艺,在所述N型TFET有源区进行P型掺杂,形成P阱;
去除所述第一光刻胶。
其中,步骤f可以包括:
在所述P型TFET有源区和所述N型TFET有源区上连续淀积高K栅介质层、栅极材料层和氮化硅保护层,形成栅层叠区;
在所述氮化硅保护层表面淀积第二光刻胶,光刻出所述栅层叠
区图形,选择性刻蚀所述栅层叠区,显现出所述P型TFET有源区和所述N型TFET有源区;
去除所述第二光刻胶和所述氮化硅保护层形成所述P型TFET有源区的栅极和所述N型TFET有源区的栅极。
其中,步骤g可以包括:
在所述P型TFET有源区,离子注入剂量为5×1018cm-2的BF2+形成P型掺杂的漏区;
在所述N型TFET有源区,离子注入剂量为1×1019cm-2的BF2+形成P型掺杂的源区;
在所述P型TFET有源区,离子注入剂量为3×1019cm-2的P+形成N型掺杂的源区;
在所述N型TFET有源区,离子注入剂量为2×1018cm-2的P+形成N型掺杂的漏区。
其中,步骤h之前,还可以包括:
在所述P型TFET有源区的栅极两侧和所述N型TFET有源区的栅极两侧形成侧墙。
其中,步骤h可以包括:
利用CVD工艺,在所述P型TFET有源区和所述N型TFET有源区淀积20~30nm厚度的BPSG形成介质层;
利用刻蚀工艺,在所述介质层刻蚀接触孔;
在所述接触孔处淀积接触金属,形成金属电极;
在所述接触金属和所述介质层淀积钝化层。
请参见图2,图2为本发明实施例提供的一种激光辅助再晶化工艺的示意图。先用CVD工艺形成Ge外延层,再用连续激光辅助晶化Ge外延层,可有效降低Ge虚衬底的位错密度、表面粗糙度、界面缺陷,提升Ge虚衬底的质量从而得到更高质量的GeSn外延层。
本发明的有益效果具体为:
1、本发明采用的激光再晶化工艺,具有Ge外延层晶体质量高,工艺步骤简单,工艺周期短,热预算低等优点;
2、本发明通过连续激光再晶化工艺辅助晶化Ge外延层,可有效降低Ge虚衬底的位错密度、表面粗糙度、界面缺陷,提升Ge虚衬底的质量从而得到更高质量的GeSn外延层,为高性能TFET的制备提供物质基础;
3、本发明提供基于LRC工艺的直接带隙GeSn互补型TFET器件,较于传统CMOS器件,该结构亚阈效应小,可以解决短沟效应;相对于传统Si材料,GeSn材料的载流子迁移率提高了数倍,而且通过对Sn组分的调节使间接带隙材料转化为直接带隙材料,增加载流子隧穿几率,从而提高了TFET器件的电流驱动与频率特性。
另外,需要强调说明的是,本发明的激光再晶化(Laser Re-Crystallization,简称LRC)工艺与激光退火(laser annealing)工艺有显著区别。激光退火工艺,属于热退火工艺范畴。其采用激光作为热源,仅对半导体进行加热处理,未产生相变过程。而本发明激光再晶化工艺处理过程中,半导体材料会发生两次相变--熔融液化而后再固相结晶。因而,此二者工艺在本质上有显著的区别。
实施例二
请参见图3a-图3y为本发明实施例提供的一种本发明实施例提供的一种基于LRC的直接带隙GeSn互补型TFET器件的工艺示意图。在上述实施例的基础上,本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括:
S101、衬底选取。如图a所示,选取掺杂浓度为5×1018cm-3的N型单晶硅(Si)衬底片(001)为初始材料001;
S102、Ge外延层生长。如图b所示,在500℃~600℃温度下,利用CVD工艺在所述Si衬底材料001表面生长200~300nm N型轻掺杂的Ge外延层002;
S103、保护层的制备。如图3b所示,利用CVD工艺在Ge外延层002表面上淀积100~150nm SiO2层003;
S104、Ge外延层的晶化及保护层刻蚀。如图3c-3d所示,将包括Si衬底材料001、Ge外延层002及SiO2层003的整个衬底材料加热至700℃,连续采用激光再晶化工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,自然冷却所述整个衬底材料,利用干法刻蚀工艺刻蚀SiO2层003,得到由直接外延的Ge材料002再晶化后形成的高质量Ge虚衬底材料004;
S105、GeSn层生长。如图3e所示,在H2氛围中将温度降到350℃以下,SnCl4和GeH4分别作为Sn和Ge源。GeH4/SnCl4气体流量比为6.14~6.18(由Ge/Sn组分决定,此处我们生长的是x=0.86的GexSn1-x的GeSn材料)。生长140~160nm厚的N型轻掺杂的GeSn区域005。其中GeSn区域005的厚度还可以选择146nm。
S106、浅槽隔离。如图3f所示,GeSn区域005制备浅槽隔离结构,形成的是沟槽隔离006;
S107、P阱形成。如图3g-3h所示:
S1071、在GeSn区域005、沟槽隔离006表面淀积一层光刻胶101,掩膜曝光光刻出P阱区域;
S1072、用离子注入的方法在P阱区域内形成P阱201作为N型隧穿晶体管的基底区域;
S1073、去除光刻胶101;
S1074、退火。在600~1000℃的H2环境中加热,以修复离子注入造成的Si表面晶体损伤。
S108、淀积绝缘层与导电层。如图3i所示,淀积等效氧化层厚度(EOT,equivalentoxide thickness)为1nm的高k栅介质层007、栅极材料层008与氮化硅保护层009。
其中,较薄的栅介质厚度保证了栅电极对隧穿结的控制能力,同时应用高k介质,显著提高该器件的驱动电流,亚阈值摆幅等电学特性。
S109、栅层叠区光刻。如图3j-3l所示:
S1091、淀积光刻胶102,掩膜曝光光刻出栅层叠区的图形;
S1092、分别刻蚀掉高k栅介质层007、栅极材料层008与氮化硅保护层009,直到露出GeSn区域005,形成N型TFET与P型TFET的栅极;
S1093、去除光刻胶102和氮化硅保护层009;
S110、源漏区定义。如图3m-3t所示:
S1101、淀积光刻胶103;光刻出P型TFET源区的注入图形;离子注入剂量为3×1019cm-2的P+,形成N型掺杂的源区202;去除光刻胶103;
S1102、淀积光刻胶104;光刻出N型TFET漏区的注入图形;离子注入剂量为2×1018cm-2的P+形成N型掺杂的漏区203;去除光刻胶104;
S1103、淀积形成光刻胶105;光刻出P型TFET漏区的注入图形;离子注入剂量为5×1018cm-2的BF2+形成P型掺杂的漏区204;去除光刻胶105;
S1104、淀积形成光刻胶106;光刻出N型TFET源区的注入图形;离子注入剂量为1×1019cm-2的BF2+形成P型掺杂的源区205;去除光刻胶106。
S111、源漏区的活化。源漏区在400℃的温度下快速退火5min激活杂质。
S112、侧墙的形成。如图3u-3v所述,淀积一层二氧化硅薄膜010,再淀积光刻胶107,经过刻蚀形成N型TFET栅极侧墙207与P型TFET的栅极侧墙208,去除光刻胶107与氮化硅薄膜010。
S113、淀积金属电极:
S1131、淀积介质层。如图3w所示,利用CVD工艺淀积20~30nm的BPSG形成介质层011,以防止移动离子扩散到栅极而损害器件性能。
S1132、刻蚀接触孔。用硝酸和氢氟酸刻蚀BPSG形成源漏接触孔;
S1133、形成接触电极。如图3x所示:蒸发淀积10~20nm的接触金属012,并选择刻蚀去指定区域接触金属,利用化学机械抛光(CMP)进行平坦化处理。
S1134、钝化。如图3y所示:利用CVD工艺淀积20~30nm的氮化硅013,用于钝化电介质。
综上所述,本文中应用了具体个例对本发明本发明实施例提供的一种基于LRC的直接带隙GeSn互补型TFET器件及其制备方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种基于LRC的直接带隙GeSn互补型TFET器件的制备方法,其特征在于,包括:
选取Si衬底;
在所述Si衬底表面连续生长Ge外延层和保护层;
利用LRC工艺晶化所述Si衬底、所述Ge外延层、所述保护层,刻蚀所述保护层,形成Ge虚衬底材料;
在所述Ge虚衬底材料表面生长GeSn层;
在所述GeSn层制备隔离沟槽,隔离形成P型TFET有源区和N型TFET有源区;
在所述P型TFET有源区和所述N型TFET有源区分别制备栅极;
在所述P型TFET有源区和所述N型TFET有源区分别制备源区、漏区;
利用CVD工艺,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极,形成所述基于LRC的直接带隙GeSn互补型TFET器件。
2.根据权利要求1所述的方法,其特征在于,在所述Si衬底表面连续生长Ge外延层和保护层,包括:
利用CVD工艺,在所述Si衬底表面生长200~300nm厚度的N型掺杂的Ge外延层;
利用CVD工艺,在所述Ge外延层表面生长100~150nm厚度的SiO2层。
3.根据权利要求1所述的方法,其特征在于,利用LRC工艺晶化所述Si衬底、所述Ge外延层、所述保护层,刻蚀所述保护层,形成Ge虚衬底材料,包括:
将所述Si衬底、所述Ge外延层、所述保护层形成的整个衬底材料加热至700℃,利用LRC工艺晶化所述整个衬底材料,其中,所述LRC工艺中激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s;
自然冷却所述整个衬底材料。
4.根据权利要求1所述的方法,其特征在于,在所述Ge虚衬底材料表面生长GeSn外延层,包括:
在H2氛围中350℃温度以下,利用SnCl4和GeH4分别作为Sn源和Ge源,GeH4/SnCl4气体流量比为6.14~6.18,在所述Ge虚衬底材料表面生长140~160nm厚度的N型掺杂GeSn层。
5.根据权利要求1所述的方法,其特征在于,在所述P型TFET有源区和所述N型TFET有源区制备栅极之前,还包括:
在所述隔离沟槽、所述P型TFET有源区和所述N型TFET有源区上淀积第一光刻胶,光刻所述N型TFET有源区;
利用离子注入工艺,在所述N型TFET有源区进行P型掺杂,形成P阱;
去除所述第一光刻胶。
6.根据权利要求1所述的方法,其特征在于,在所述P型TFET有源区和所述N型TFET有源区制备栅极,包括:
在所述P型TFET有源区和所述N型TFET有源区上连续淀积高K栅介质层、栅极材料层和氮化硅保护层,形成栅层叠区;
在所述氮化硅保护层表面淀积第二光刻胶,光刻出所述栅层叠区图形,选择性刻蚀所述栅层叠区,显现出所述P型TFET有源区和所述N型TFET有源区;
去除所述第二光刻胶和所述氮化硅保护层形成所述P型TFET有源区的栅极和所述N型TFET有源区的栅极。
7.根据权利要求1所述的方法,其特征在于,在所述P型TFET有源区和所述N型TFET有源区分别制备源区、漏区,包括:
在所述P型TFET有源区,离子注入剂量为5×1018cm-2的BF2+形成P型掺杂的漏区;
在所述N型TFET有源区,离子注入剂量为1×1019cm-2的BF2+形成P型掺杂的源区;
在所述P型TFET有源区,离子注入剂量为3×1019cm-2的P+形成N型掺杂的源区;
在所述N型TFET有源区,离子注入剂量为2×1018cm-2的P+形成N型掺杂的漏区。
8.根据权利要求1所述的方法,其特征在于,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极之前,还包括:
在所述P型TFET有源区的栅极两侧和所述N型TFET有源区的栅极两侧形成侧墙。
9.根据权利要求1所述的方法,其特征在于,在所述P型TFET有源区和所述N型TFET有源区淀积金属电极,包括:
利用CVD工艺,在所述P型TFET有源区和所述N型TFET有源区淀积20~30nm厚度的BPSG形成介质层;
利用刻蚀工艺,在所述介质层刻蚀接触孔;
在所述接触孔处淀积接触金属,形成金属电极;
在所述接触金属和所述介质层淀积钝化层。
10.一种基于LRC的直接带隙GeSn互补型TFET器件,其特征在于,包括:Si衬底、Ge虚衬底、GeSn层、高K栅介质层、栅极材料层、侧墙和金属电极;其中,所述直接带隙GeSn互补型TFET器件由权利要求1~9任一项所述的方法制备形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710686362.4A CN107611003A (zh) | 2017-08-11 | 2017-08-11 | 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710686362.4A CN107611003A (zh) | 2017-08-11 | 2017-08-11 | 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107611003A true CN107611003A (zh) | 2018-01-19 |
Family
ID=61065075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710686362.4A Pending CN107611003A (zh) | 2017-08-11 | 2017-08-11 | 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107611003A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113506802A (zh) * | 2021-06-28 | 2021-10-15 | 西安电子科技大学芜湖研究院 | 一种直接带隙GeSn CMOS器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85103942A (zh) * | 1985-05-16 | 1986-12-24 | 中国科学院上海冶金所 | 绝缘层上多晶硅的激光加热再结晶方法 |
CN102810555A (zh) * | 2012-08-14 | 2012-12-05 | 北京大学 | 一种锗锡隧穿场效应晶体管及其制备方法 |
CN104465657A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 互补tfet及其制造方法 |
CN105206509A (zh) * | 2009-11-30 | 2015-12-30 | 应用材料公司 | 在半导体应用上的结晶处理 |
-
2017
- 2017-08-11 CN CN201710686362.4A patent/CN107611003A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85103942A (zh) * | 1985-05-16 | 1986-12-24 | 中国科学院上海冶金所 | 绝缘层上多晶硅的激光加热再结晶方法 |
CN105206509A (zh) * | 2009-11-30 | 2015-12-30 | 应用材料公司 | 在半导体应用上的结晶处理 |
CN102810555A (zh) * | 2012-08-14 | 2012-12-05 | 北京大学 | 一种锗锡隧穿场效应晶体管及其制备方法 |
CN104465657A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 互补tfet及其制造方法 |
Non-Patent Citations (3)
Title |
---|
SUYOG GUPTA ET AL: "Hole Mobility Enhancement in Compressively Strained Ge0.93Sn0.07 pMOSFETs", 《IEEE ELECTRON DEVICE LETTERS》 * |
黄志伟等: "激光退火改善Si上外延Ge晶体质量", 《第十一届全国硅基光电子材料及器件研讨会论文摘要集》 * |
黄汉尧,李乃平: "《半导体器件工艺原理》", 31 October 1985, 上海科学技术出版社 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113506802A (zh) * | 2021-06-28 | 2021-10-15 | 西安电子科技大学芜湖研究院 | 一种直接带隙GeSn CMOS器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1977387B (zh) | 高迁移率三栅器件及其制造方法 | |
CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
JP2015522942A (ja) | 階段接合を有するトンネル・トランジスタを製作する方法 | |
US8828812B2 (en) | Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof | |
US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
WO2014079218A1 (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
CN104425591B (zh) | 晶体管及其形成方法 | |
CN104347692B (zh) | 抑制输出非线性开启的隧穿场效应晶体管及其制备方法 | |
CN104810405B (zh) | 一种隧穿场效应晶体管及制备方法 | |
CN104752213A (zh) | 半导体结构的形成方法 | |
CN106558493B (zh) | 鳍式场效应管的形成方法 | |
CN105336793A (zh) | 半导体器件及其形成方法 | |
CN107611003A (zh) | 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法 | |
CN108807179A (zh) | 半导体结构及其形成方法 | |
CN104347508B (zh) | 半导体结构及其形成方法 | |
WO2021227448A1 (zh) | 一种隧穿场效应晶体管的漏端负交叠区自对准制备方法 | |
CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
CN107658338A (zh) | P型tfet器件 | |
CN109478562A (zh) | 隧穿场效应晶体管及其制造方法 | |
CN114512405A (zh) | 减小FinFET器件寄生电容的方法 | |
CN107611123A (zh) | 直接带隙GeSn互补型TFET | |
US10879131B2 (en) | Semiconductor structure and manufacturing method for the same | |
CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
CN107658339A (zh) | 基于LRC的直接带隙GeSnP型TFET器件及其制备方法 | |
CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |