JPH10223845A - 誘電体素子の製造方法 - Google Patents

誘電体素子の製造方法

Info

Publication number
JPH10223845A
JPH10223845A JP9174934A JP17493497A JPH10223845A JP H10223845 A JPH10223845 A JP H10223845A JP 9174934 A JP9174934 A JP 9174934A JP 17493497 A JP17493497 A JP 17493497A JP H10223845 A JPH10223845 A JP H10223845A
Authority
JP
Japan
Prior art keywords
film
amorphous
dielectric
conductive film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9174934A
Other languages
English (en)
Inventor
Mitsuaki Harada
光昭 原田
Satoru Ogasawara
悟 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9174934A priority Critical patent/JPH10223845A/ja
Publication of JPH10223845A publication Critical patent/JPH10223845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 簡単な工程で良質の誘電体素子を得ること。 【解決手段】 基板1上に多結晶構造の下部電極3を形
成し、この下部電極3の上にPZTからなる非晶質強誘
電体薄膜4と導電性酸化物からなる非晶質上部電極4と
を順次形成し、各膜を一度にパターニングした後、酸素
雰囲気中で熱処理することにより、非晶質強誘電体薄膜
4を多結晶強誘電体薄膜7に、非晶質上部電極5を多結
晶上部電極8にそれぞれ結晶化させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば、金属酸化
物誘電体材料からなる誘電体膜に電極としての導電膜を
接触させた構造を有する誘電体素子の製造方法に関す
る。
【0002】
【従来の技術】従来より、半導体メモリデバイスの更な
る高集積化を実現するために、キャパシタの電荷蓄積層
として、例えば、チタン酸ストロンチウム(SrTiO
3)やチタン酸ストロンチウムバリウム(BaXSr1-X
TiO3(0<x<1))のような高誘電体薄膜やPZT膜
のような強誘電体薄膜を用いることにより、より多くの
電荷量を蓄積する技術が良く知られている。これら高誘
電体薄膜や強誘電体薄膜は、多結晶膜であり、その多く
はペロブスカイト型結晶構造を有し、非晶質膜であるS
iO2膜やSiON膜と比べて、高い比誘電率を有して
いる。
【0003】特に、電荷蓄積層として強誘電体材料を用
いたものは、強誘電体の分極反転、残留分極作用を利用
して、不揮発性のメモリを構成することができる。これ
ら高容量のキャパシタは、上述した高誘電体薄膜や強誘
電体薄膜の両面又は片面に電極を接触させた構造を有す
る誘電体素子を利用して形成される。このような誘電体
素子は、図12に示すように、基板51の上にシリコン
酸化膜52を介して、下部電極53、強誘電体薄膜5
4、上部電極55を順次堆積し、レジスト56をパター
ニングした後(図12a)、レジスト56をマスクとし
て、下部電極53、強誘電体薄膜54、上部電極55を
一度にドライエッチング加工することにより形成される
(図12b)。
【0004】例えば、特開平6−349783号公報で
は、強誘電体薄膜54としてPZT膜を、下部電極53
及び上部電極55としてRuO2を用い、ドライエッチ
ングとして反応性イオンエッチング法を用いている。と
ころが、この技術では多結晶である強誘電体薄膜をエッ
チングするために、多結晶膜の結晶粒界の影響を受け
て、加工精度が悪くなったり、強誘電体薄膜自身が損傷
したりする問題があった。
【0005】そこで、斯かる問題を解決するものとし
て、まず、非晶質状態の強誘電体薄膜を形成し、これを
フォトリソグラフィー技術及びドライエッチング技術を
利用してパターニングした後、熱処理して結晶化する技
術が、特開平6−350050号公報に記載されてい
る。
【0006】
【発明が解決しようとする課題】従来例にあっては、非
晶質状態の強誘電体薄膜をパターニングし、結晶化した
後に、上部電極を形成するものであるので、上部電極を
加工するためのフォトリソグラフィー工程及びエッチン
グ工程を新たに必要とし、プロセス工程数が増加して、
スループットが低下する問題がある。
【0007】また、上部電極を加工するためのエッチン
グ時に、既に結晶化している強誘電体薄膜を損傷させて
しまう可能性がある。本発明はこのような問題点に鑑
み、簡単な工程で良質の誘電体素子を提供することを目
的とする。
【0008】
【課題を解決するための手段】請求項1の誘電体素子の
製造方法は、基板上の非晶質誘電体膜をこの膜に接する
第1の導電膜と共に一度にパターニングするものであ
る。また、請求項2の誘電体素子の製造方法は、基板上
の非晶質誘電体膜及び非晶質状態の第1の導電膜を一度
にパターニングした後、これらの膜を結晶化するもので
ある。
【0009】また、請求項3の誘電体素子の製造方法
は、基板上に非晶質誘電体膜を形成する工程と、この非
晶質誘電体膜の上に非晶質状態の第1の導電膜を形成す
る工程と、前記非晶質誘電体膜及び非晶質状態の第1の
導電膜を一度にパターニングする工程と、パターニング
された非晶質誘電体膜及び非晶質状態の第1の導電膜を
結晶化する工程と、を含むものである。
【0010】また、請求項4の誘電体素子の製造方法
は、基板上に非晶質誘電体膜を形成する工程と、この非
晶質誘電体膜の上に第1の導電膜を形成する工程と、前
記非晶質誘電体膜及び導電膜の上にマスクを形成する工
程と、前記マスクで覆われた個所以外の前記第1の導電
膜を非晶質化する工程と、前記マスクを用いて、非晶質
誘電体膜及び第1の導電膜を一度にエッチングする工程
と、残った非晶質誘電体膜を結晶化する工程と、を含む
ものである。
【0011】また、請求項5の誘電体素子の製造方法
は、基板上に誘電体膜を形成する工程と、この誘電体膜
の上に第1の導電膜を形成する工程と、前記誘電体膜及
び第1の導電膜の上にマスクを形成する工程と、前記マ
スクで覆われた個所以外の前記誘電体膜及び第1の導電
膜を非晶質化する工程と、前記マスクを用いて、誘電体
膜及び第1の導電膜を一度にエッチングする工程と、を
含むものである。
【0012】また、請求項6の誘電体素子の製造方法
は、前記非晶質誘電体膜として、金属酸化物誘電体材料
を用いたものである。また、請求項7の誘電体素子の製
造方法は、前記結晶性の誘電体膜が、ペロブスカイト型
結晶構造を有するものである。また、請求項8の誘電体
素子の製造方法は、基板と誘電体膜との間に結晶性の第
2の導電膜を形成する工程を含むものである。
【0013】また、請求項9の誘電体素子の製造方法
は、前記第2の導電膜として、貴金属元素又は導電性酸
化物からなる結晶材料を用いたものである。また、請求
項10の誘電体素子の製造方法は、前記第1の導電膜と
して、貴金属元素又は導電性酸化物からなる結晶材料を
用いたものである。また、請求項11の誘電体素子の製
造方法は、結晶性の誘電体膜にイオンを注入することに
より非晶質状態の誘電体膜を形成するものである。
【0014】また、請求項12の誘電体素子の製造方法
は、結晶性の第1の導電膜にイオンを注入することによ
り非晶質状態の膜を形成するものである。また、請求項
13の誘電体素子の製造方法は、前記非晶質導電膜を結
晶化する工程は、酸素雰囲気中で熱処理することにより
行うものである。また、請求項14の誘電体素子の製造
方法は、前記非晶質導電膜として、金属酸化物材料を用
いたものである。
【0015】すなわち、請求項1の発明にあっては、非
晶質誘電体膜及びこの膜に接する第1の導電膜を一度に
パターニングするので、プロセス工程数を大幅に削減で
きる。また、請求項2及び請求項3の発明にあっては、
非晶質誘電体膜及び非晶質導電膜を一度にパターニング
し、一度に結晶化するので、プロセス工程数を大幅に削
減できる。
【0016】更には、誘電体膜の上の導電膜として、当
初非晶質状態のものを用い、その後に結晶化するので、
当初から結晶状態のものを用いるよりも、パターニング
時に結晶粒界の影響を受けないので加工精度が良い。ま
た、請求項4の発明にあっては、非晶質誘電体膜及び導
電膜を一度にエッチングするので、プロセス工程数を大
幅に削減できる。
【0017】更には、エッチング時に、エッチングする
個所を非晶質化しているので、エッチング時に結晶粒界
の影響を受けにくく加工精度が良い。更には、非晶質誘
電体膜の結晶化の際、導電膜の結晶を受け継いで、非晶
質誘電体膜の結晶化が促進される。また、請求項5の発
明にあっては、誘電体膜及び導電膜を一度にエッチング
するので、プロセス工程数を大幅に削減できる。
【0018】更には、エッチング時に、エッチングする
個所を非晶質化しているので、エッチング時に結晶粒界
の影響を受けにくく加工精度が良い。また、請求項6〜
8の発明にあっては、ペロブスカイト型構造などの誘電
体膜の結晶化は、一般に下地膜の影響を強く受けるが、
非晶質誘電体膜の下の第2の導電膜として、結晶材料を
用いることにより、この結晶を受け継いで、非晶質誘電
体膜の結晶化が促進される。
【0019】また、請求項9又は10の発明にあって
は、導電膜として、貴金属系材料又は導電性酸化物材料
からなる結晶材料を用いるので、これらは耐酸化性が強
く、例えば、酸素雰囲気中で熱処理した後でも良好な導
電性を維持することができる。また、請求項11又は1
2の発明にあっては、簡単な工程で膜の非晶質化を実現
することができる。
【0020】また、請求項13又は14の発明にあって
は、非晶質誘電体膜及び非晶質導電膜を結晶化するため
に、酸素雰囲気中で熱処理すると、非晶質導電膜の材質
によっては、酸化されて抵抗がきわめて高くなることが
あるが、非晶質導電膜として、金属酸化物材料を用いる
ことにより、このような酸化による問題は生じない。
【0021】
【発明の実施の形態】
(第1実施形態)本発明を具体化した第1の実施形態を
図面に基づいて説明する。図1及び図2は本第1実施形
態における誘電体素子の製造プロセスを順次示す断面図
であり、以下、この図に基づいて説明する。
【0022】工程1(図1a参照):単結晶シリコン基
板1の表面に、適宜な膜厚(例えば1000Å)のシリ
コン酸化膜2を形成する。このシリコン酸化膜2の形成
にはどのような方法(熱酸化法、CVD法、PVD法)
を用いても良い。更に、シリコン酸化膜2の上に、例え
ばスパッタ法を用いて、下部電極3を形成する。この下
部電極3の材料としては、Au,Ag,Pt,Ru,R
h,Pb,Os,Ir,Ti,Ta,TiNなどの金
属、金属化合物若しくはこれらの合金又はRuO2,R
hO2,OsO2,IrO2,ReO2,ReO3,Mo
2,WO2,SrRuO3,Pb2Ru23-X,Bi2
27-Xなどの導電性酸化物若しくはこれらの合金を用
いる。これらは全て多結晶構造を有する。
【0023】工程2(図1b参照):下部電極3の上
に、膜厚2500Åの非晶質強誘電体薄膜4を形成す
る。この強誘電体薄膜4としては、PZT即ちPb(Z
XTi 1-X)O3やチタン酸鉛(PbTiO3)などを用
いる。更には、PZTにランタン(La)をドーピング
したPLZTを用いてもよいし、ランタンに代えて、カ
ルシウム(Ca)、バリウム(Ba)、マグネシウム
(Mg)、ナイオビウム(Nb)、ストロンチウム(S
r)などをドーピングしたものを用いても良い。非晶質
の強誘電体薄膜4の形成は、反応性スパッタ法やゾルゲ
ル法などを用いる。例えば、反応性スパッタ法であれ
ば、基板温度を室温〜200℃に調節して膜を堆積させ
ることにより、堆積された膜が非晶質状態となり、ゾル
ゲル法であれば、ゾル溶液を塗布した後に、120〜2
00℃の熱処理を行うことにより、非晶質状態の膜を得
ることができる。
【0024】工程3(図1c参照):非晶質強誘電体薄
膜4の上に、非晶質導電性酸化物薄膜(RuO2,Rh
2,OsO2,IrO2,ReO2,ReO3,MoO2
WO2,SrRuO3,Pb2Ru23-X,Bi2Ru2
7-Xなど)又はこれらの合金からなる上部電極5を形成
する。非晶質の導電性酸化物薄膜は、上記非晶質強誘電
体薄膜4の形成と同様の手法で得ることができる。すな
わち、反応性スパッタ法やゾルゲル法などを用い、例え
ば、反応性スパッタ法であれば、基板温度を室温〜20
0℃に調節して膜を堆積させることにより、堆積された
膜が非晶質状態となり、ゾルゲル法であれば、ゾル溶液
を塗布した後に、120〜200℃の熱処理を行うこと
により、非晶質状態の膜を得ることができる。
【0025】工程4(図2a参照):上部電極5の上
に、膜厚1.5μmのフォトレジストパターン6を形成
する。 工程5(図2b参照):レジストパターン6をマスクと
して、上部電極5、非晶質強誘電体薄膜4及び下部電極
3を順次反応性イオンエッチング法によりドライエッチ
ングする。この時使用するガスは、各膜において共通の
ガスを用いても良いし、各膜に応じて最適な種類のガス
を選定しても良い。例えば、上部電極5として非晶質R
uO2膜、強誘電体薄膜4として非晶質PZT膜、下部
電極3として多結晶RuO2膜を用いた場合には、エッ
チングガスとしてCCl22ガスを用いることにより、
各膜を全てエッチングすることができる。また、RuO
2に対してはCF4+O2ガス、PZTに対してはCCl4
ガスというように適宜エッチングガスを使い分けても良
い。
【0026】工程6(図2c参照):オゾンアッシャー
などによりレジストパターン6を除去した後、電気炉を
用い、酸素雰囲気中で600〜700℃の熱処理を行う
ことにより、非晶質の強誘電体薄膜4と上部電極5とを
結晶化させ、多結晶強誘電体薄膜7と多結晶上部電極8
とに変質させる。このとき、非晶質強誘電体膜4は、下
部電極3の結晶を受け継いで、その結晶化が促進され
る。
【0027】この結晶化により、強誘電体薄膜7は、ペ
ロブスカイト型の結晶構造となって強誘電性を示すよう
になり、上部電極8は、その導電性がきわめて良好にな
る。以上の工程により、基板1上に、多結晶の下部電極
3、多結晶の強誘電体薄膜7及び多結晶の上部電極5か
らなる誘電体素子9を得ることができる。 (第2実施形態)本発明の第2の実施形態を図面に基づ
いて説明する。但し、上記第1実施形態と同等の構成に
は同じ符号を用い、その詳細な説明を省略する。
【0028】図3〜図5は本第2実施形態における誘電
体素子の製造プロセスを順次示す断面図であり、以下、
この図に基づいて説明する。 工程21(図3a参照):単結晶シリコン基板1の表面
に、シリコン酸化膜2及び下部電極3を形成する。 工程22(図3b参照):下部電極3の上に、膜厚25
00Åの強誘電体薄膜11を形成する。この強誘電体薄
膜11としては、PZT即ちPb(ZrXTi 1-X)O3
やチタン酸鉛(PbTiO3)などを用いる。更には、
PZTにランタン(La)をドーピングしたPLZTを
用いてもよいし、ランタンに代えて、カルシウム(C
a)、バリウム(Ba)、マグネシウム(Mg)、ナイ
オビウム(Nb)、ストロンチウム(Sr)などをドー
ピングしたものを用いても良い。結晶性の強誘電体薄膜
11の形成は、反応性スパッタ法やゾルゲル法などを用
いる。例えば、反応性スパッタ法であれば、基板温度を
600〜700℃に調節して膜を堆積させる。また、ゾ
ルゲル法であれば、ゾル溶液を塗布した後に、600〜
700℃の熱処理を行うことにより、結晶状態の膜を得
ることができる。この結果、強誘電体薄膜11は、ペロ
ブスカイト型の結晶構造となって強誘電性を示すように
なる。
【0029】工程23(図3c参照):強誘電体薄膜1
1の上に、導電性酸化物薄膜(RuO2,RhO2,Os
2,IrO2,ReO2,ReO3,MoO2,WO2,S
rRuO3,Pb2Ru23-X,Bi2Ru27-Xなど)
又はこれらの合金からなる上部電極12を形成する。結
晶性の導電性酸化物薄膜12の形成は、反応性スパッタ
法やゾルゲル法などを用いて形成することができ、その
温度条件等は強誘電体薄膜11の形成と同様である。
【0030】工程24(図4a参照):イオン注入法を
用い、上部電極12及び強誘電体薄膜11に対し、ドー
ズ量;5×1015atoms/cm2、加速エネルギー;180K
eVの条件で、アルゴン(Ar)イオンを注入する。これ
により、結晶中の原子が格子点からはじき飛ばされて欠
陥を形成するため、上部電極12及び強誘電体薄膜11
がそれぞれ非晶質の上部電極12a及び非晶質強誘電体
薄膜11aに変質する。
【0031】工程25(図4b参照):上部電極12a
の上に、膜厚1.5μmのフォトレジストパターン6を
形成する。 工程26(図4c参照):レジストパターン6をマスク
として、上部電極12a、非晶質強誘電体薄膜11a及
び下部電極3を順次反応性イオンエッチング法によりド
ライエッチングする。この時の条件は、上記第1実施形
態における工程5と同様である。
【0032】工程27(図5a参照):オゾンアッシャ
ーなどによりレジストパターン6を除去した後、電気炉
を用い、酸素雰囲気中で600〜700℃の熱処理を行
うことにより、非晶質の強誘電体薄膜11aと上部電極
12aとを結晶化させ、多結晶強誘電体薄膜13と多結
晶上部電極14とに変質させる。この結晶化により、強
誘電体薄膜13は、ペロブスカイト型の結晶構造となっ
て強誘電性を示すようになり、上部電極14は、その導
電性がきわめて良好になる。
【0033】以上の工程により、基板1上に、多結晶の
下部電極3、多結晶の強誘電体薄膜13及び多結晶の上
部電極14からなる誘電体素子9を得ることができる。 (第3実施形態)本発明の第3の実施形態を図面に基づ
いて説明する。但し、上記第1実施形態又は第2実施形
態と同等の構成には同じ符号を用い、その詳細な説明を
省略する。
【0034】図6〜図8は本第3実施形態における誘電
体素子の製造プロセスを順次示す断面図であり、以下、
この図に基づいて説明する。 工程31(図6a参照):単結晶シリコン基板1の表面
に、シリコン酸化膜2及び下部電極3を形成する。 工程32(図6b参照):下部電極3の上に、非晶質強
誘電体薄膜4を形成する。
【0035】工程33(図6c参照):強誘電体薄膜1
1の上に、結晶性の導電性酸化物薄膜又はこれらの合金
からなる上部電極12を形成する。 工程34(図7a参照):上部電極12の上に、膜厚
1.5μmのフォトレジストパターン6を形成する。 工程35(図7b参照):イオン注入法を用い、上部電
極12に対し、ドーズ量;5×1015atoms/cm2、加速
エネルギー;60KeVの条件で、アルゴンイオンを注入
する。
【0036】これにより、マスク6で覆われていない個
所の上部電極12が非晶質化する(以下、非晶質上部電
極領域12aという)。 工程36(図7c参照):レジストパターン6をマスク
として、非晶質上部電極領域12a、非晶質強誘電体薄
膜4及び下部電極3を順次反応性イオンエッチング法に
よりドライエッチングする。この時の条件は、上記第1
実施形態における工程5と同様である。
【0037】このとき、エッチングされる非晶質上部電
極12a及び非晶質強誘電体薄膜4は、非晶質状態であ
るため結晶粒界の影響をうけにくく、高いエッチング精
度で加工することができる。 工程37(図8a参照):オゾンアッシャーなどにより
レジストパターン6を除去した後、電気炉を用い、酸素
雰囲気中で600〜700℃の熱処理を行うことによ
り、非晶質強誘電体薄膜4を結晶化させ、多結晶強誘電
体薄膜7に変質させる。このとき、非晶質強誘電体膜4
は、下部電極3の結晶を受け継ぐと共に上部電極12か
らの結晶を受け継ぎ、その結晶化が上記第1及び第2実
施形態よりも更に促進される。
【0038】この結晶化により、強誘電体薄膜7は、ペ
ロブスカイト型の結晶構造となって強誘電性を示すよう
になる。尚、上部電極12は、もともと結晶構造である
ため、その導電性は良好である。以上の工程により、基
板1上に、多結晶の下部電極3、多結晶の強誘電体薄膜
7及び上部電極12からなる誘電体素子9を得ることが
できる。 (第4実施形態)本発明の第4の実施形態を図面に基づ
いて説明する。但し、上記第1実施形態〜第3実施形態
と同等の構成には同じ符号を用い、その詳細な説明を省
略する。
【0039】図9〜図11は本第4実施形態における誘
電体素子の製造プロセスを順次示す断面図であり、以
下、この図に基づいて説明する。 工程41(図9a参照):単結晶シリコン基板1の表面
に、シリコン酸化膜2及び下部電極3を形成する。 工程42(図9b参照):下部電極3の上に、結晶性の
強誘電体薄膜11を形成する。
【0040】工程43(図9c参照):強誘電体薄膜1
1の上に、結晶性の導電性酸化物薄膜又はこれらの合金
からなる上部電極12を形成する。 工程44(図10a参照):上部電極12の上に、膜厚
1.5μmのフォトレジストパターン6を形成する。 工程45(図10b参照):イオン注入法を用い、上部
電極12及び強誘電性薄膜11に対し、ドーズ量;5×
1015atoms/cm2、加速エネルギー;180KeVの条件
で、アルゴンイオンを注入する。
【0041】これにより、マスク6で覆われていない個
所の上部電極12及び強誘電体薄膜11がそれぞれ非晶
質化する(以下、この非晶質化した個所を、非晶質上部
電極領域12a及び非晶質強誘電体薄膜領域11aとい
う)。 工程46(図10c参照):レジストパターン6をマス
クとして、非晶質上部電極領域12a、非晶質強誘電体
薄膜領域11a及び下部電極3を順次反応性イオンエッ
チング法によりドライエッチングする。この時の条件
は、上記第1実施形態における工程5と同様である。
【0042】このとき、エッチングされる非晶質上部電
極領域12a及び非晶質強誘電体薄膜領域11aは、非
晶質状態であるため結晶粒界の影響をうけにくく、第3
実施形態と同様、高いエッチング精度で加工することが
できる。 工程47(図11a参照):オゾンアッシャーなどによ
りレジストパターン6を除去した後、エッチングにより
受けたダメージを回復する目的で、酸素雰囲気中で60
0〜700℃の熱処理を行う。
【0043】以上の工程により、基板1上に、多結晶の
下部電極3、多結晶の強誘電体薄膜11及び上部電極1
2からなる誘電体素子9を得ることができる。尚、上記
実施形態は、以下のように変更してもよく、その場合に
も同等の作用効果を得ることができる。 1)下部電極3として、貴金属系材料(Au,Ag,P
t,Ru,Rh,Pb,Os,Irなど)又は導電性酸
化物材料(RuO2,RhO2,OsO2,IrO2,Re
2,ReO3,MoO2,WO2,SrRuO3,Pb2
23-X,Bi2Ru27-Xなど)を用いることによ
り、酸素雰囲気中での熱処理にも十分に耐え、電極とし
ての良好な特性を維持することができる。特に、白金族
材料(Pt,Ru,Rh,Pb,Os,Irなど)又は
導電性酸化物材料は、耐熱性にも優れており高温による
処理でも安定した特性を維持することができる。
【0044】2)強誘電体薄膜に代えて、チタン酸スト
ロンチウム(SrTiO3)やチタン酸ストロンチウム
バリウム(BaXSr1-XTiO3(0<x<1))のような
高誘電体薄膜を用いても同等の作用効果を得ることがで
きる。 3)第2〜第4実施形態において、膜を非晶質化するた
めのイオンとして、アルゴンイオンに代えて、Pb,Z
r,Ti,O,Pt,Irなどの膜を構成するイオンや
Kr,Xeなどの他の不活性ガスイオンを用いてもよ
い。中でも質量の重いXe,Pt,Pbがより非晶質化
に適している。
【0045】4)第1〜第3実施形態において、電気炉
による熱処理に代えて、RTA(rapid thermal anneal
ing)法を用い、酸素雰囲気中で700℃、20秒の処
理を行う。 5)シリコン酸化膜2及び下部電極3の一方又は双方を
省略する。
【0046】
【発明の効果】本発明にあっては、簡単な工程で良質の
誘電体素子を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図2】本発明の第1実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図3】本発明の第2実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図4】本発明の第2実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図5】本発明の第2実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図6】本発明の第3実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図7】本発明の第3実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図8】本発明の第3実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図9】本発明の第4実施形態における誘電体素子の製
造プロセスを順次示す断面図。
【図10】本発明の第4実施形態における誘電体素子の
製造プロセスを順次示す断面図。
【図11】本発明の第4実施形態における誘電体素子の
製造プロセスを順次示す断面図。
【図12】従来例における誘電体素子の製造プロセスを
順次示す断面図。
【符号の説明】
1 単結晶シリコン基板 2 シリコン酸化膜(絶縁膜) 3 下部電極(第2の導電膜) 4 非晶質強誘電体薄膜 5 非晶質上部電極(非晶質状態の第1の導電膜) 6 フォトレジストパターン 7,11 多結晶強誘電体薄膜 11a 非晶質強誘電体薄膜 8,12 上部電極(第1の導電膜) 12a 非晶質の上部電極 9 誘電体素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8247 29/788 29/792

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板上の非晶質誘電体膜をこの膜に接す
    る第1の導電膜と共に一度にパターニングすることを特
    徴とした誘電体素子の製造方法。
  2. 【請求項2】 基板上の非晶質誘電体膜及び非晶質状態
    の第1の導電膜を一度にパターニングした後、これらの
    膜を結晶化することを特徴とした誘電体素子の製造方
    法。
  3. 【請求項3】 基板上に非晶質誘電体膜を形成する工程
    と、 この非晶質誘電体膜の上に非晶質状態の第1の導電膜を
    形成する工程と、 前記非晶質誘電体膜及び非晶質状態の第1の導電膜を一
    度にパターニングする工程と、 パターニングされた非晶質誘電体膜及び非晶質状態の第
    1の導電膜を結晶化する工程と、を含むことを特徴とし
    た誘電体素子の製造方法。
  4. 【請求項4】 基板上に非晶質誘電体膜を形成する工程
    と、 この非晶質誘電体膜の上に第1の導電膜を形成する工程
    と、 前記非晶質誘電体膜及び導電膜の上にマスクを形成する
    工程と、 前記マスクで覆われた個所以外の前記第1の導電膜を非
    晶質化する工程と、 前記マスクを用いて、非晶質誘電体膜及び第1の導電膜
    を一度にエッチングする工程と、 残った非晶質誘電体膜を結晶化する工程と、を含むこと
    を特徴とした誘電体素子の製造方法。
  5. 【請求項5】 基板上に誘電体膜を形成する工程と、 この誘電体膜の上に第1の導電膜を形成する工程と、 前記誘電体膜及び第1の導電膜の上にマスクを形成する
    工程と、 前記マスクで覆われた個所以外の前記誘電体膜及び第1
    の導電膜を非晶質化する工程と、 前記マスクを用いて、誘電体膜及び第1の導電膜を一度
    にエッチングする工程と、を含むことを特徴とした誘電
    体素子の製造方法。
  6. 【請求項6】 前記非晶質誘電体膜として、金属酸化物
    誘電体材料を用いたことを特徴とする請求項1乃至4の
    いずれか1項に記載の誘電体素子の製造方法。
  7. 【請求項7】 前記結晶性の誘電体膜が、ペロブスカイ
    ト型結晶構造を有することを特徴とした請求項1乃至5
    のいずれか1項に記載の誘電体素子の製造方法。
  8. 【請求項8】 基板と誘電体膜との間に結晶性の第2の
    導電膜を形成する工程を含むことを特徴とした請求項6
    又は7に記載の誘電体素子の製造方法。
  9. 【請求項9】 前記第2の導電膜として、貴金属元素又
    は導電性酸化物からなる結晶材料を用いたことを特徴と
    する請求項8に記載の誘電体素子の製造方法。
  10. 【請求項10】 前記第1の導電膜として、貴金属元素
    又は導電性酸化物からなる結晶材料を用いたことを特徴
    とする請求項4又は5に記載の誘電体素子の製造方法。
  11. 【請求項11】 結晶性の誘電体膜にイオンを注入する
    ことにより非晶質状態の誘電体膜を形成することを特徴
    とした請求項1乃至5のいずれか1項に記載の誘電体素
    子の製造方法。
  12. 【請求項12】 結晶性の第1の導電膜にイオンを注入
    することにより非晶質状態の膜を形成することを特徴と
    した請求項1乃至5のいずれか1項に記載の誘電体素子
    の製造方法。
  13. 【請求項13】 前記非晶質導電膜を結晶化する工程
    は、酸素雰囲気中で熱処理することにより行うことを特
    徴とした請求項2又は3に記載の誘電体素子の製造方
    法。
  14. 【請求項14】 前記非晶質導電膜として、金属酸化物
    材料を用いたことを特徴とする請求項13に記載の誘電
    体素子の製造方法。
JP9174934A 1996-12-05 1997-06-30 誘電体素子の製造方法 Pending JPH10223845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9174934A JPH10223845A (ja) 1996-12-05 1997-06-30 誘電体素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-325536 1996-12-05
JP32553696 1996-12-05
JP9174934A JPH10223845A (ja) 1996-12-05 1997-06-30 誘電体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH10223845A true JPH10223845A (ja) 1998-08-21

Family

ID=26496371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9174934A Pending JPH10223845A (ja) 1996-12-05 1997-06-30 誘電体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH10223845A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028584A1 (de) * 1998-11-06 2000-05-18 Infineon Technologies Ag Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
US6387762B2 (en) * 2000-02-24 2002-05-14 Rohm Co., Ltd Method of manufacturing ferroelectric memory device
US6586348B2 (en) 1998-11-06 2003-07-01 Infineon Technologies Ag Method for preventing etching-induced damage to a metal oxide film by patterning the film after a nucleation anneal but while still amorphous and then thermally annealing to crystallize

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028584A1 (de) * 1998-11-06 2000-05-18 Infineon Technologies Ag Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
US6586348B2 (en) 1998-11-06 2003-07-01 Infineon Technologies Ag Method for preventing etching-induced damage to a metal oxide film by patterning the film after a nucleation anneal but while still amorphous and then thermally annealing to crystallize
US6387762B2 (en) * 2000-02-24 2002-05-14 Rohm Co., Ltd Method of manufacturing ferroelectric memory device

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
KR100516630B1 (ko) 층형상초격자재료 및 abo₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
US5191510A (en) Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
KR100753574B1 (ko) 강유전성 메모리 집적 회로용 고품질 pzt막의 제조 방법
JP3319994B2 (ja) 半導体記憶素子
JP3103916B2 (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
KR19980703182A (ko) 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH09232532A (ja) 強誘電体メモリの製造方法
US6403441B1 (en) Method for fabricating storage capacitor using high dielectric constant material
JP3867283B2 (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JPH08335676A (ja) 複合酸化物の結晶性薄膜の製造方法
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
JPH10223845A (ja) 誘電体素子の製造方法
JP3294214B2 (ja) 薄膜キャパシタ
US6455328B2 (en) Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JP2000355760A (ja) スパッタターゲット、バリア膜および電子部品
JP3127086B2 (ja) 半導体メモリ素子
JPH11330389A (ja) 誘電体メモリの製造方法
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor
JP3400218B2 (ja) 誘電体キャパシタ
JP2001028426A (ja) 半導体装置およびその製造方法
JP2003243628A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330