JP3264506B2 - 強誘電体不揮発性記憶装置 - Google Patents
強誘電体不揮発性記憶装置Info
- Publication number
- JP3264506B2 JP3264506B2 JP30168091A JP30168091A JP3264506B2 JP 3264506 B2 JP3264506 B2 JP 3264506B2 JP 30168091 A JP30168091 A JP 30168091A JP 30168091 A JP30168091 A JP 30168091A JP 3264506 B2 JP3264506 B2 JP 3264506B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- information
- film
- memory cell
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910052697 platinum Inorganic materials 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 32
- 229910052710 silicon Inorganic materials 0.000 description 32
- 239000010703 silicon Substances 0.000 description 32
- 230000005684 electric field Effects 0.000 description 14
- 230000010287 polarization Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910002367 SrTiO Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000013642 negative control Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体不揮発性記憶
装置に関するものである。
装置に関するものである。
【０００２】
【従来の技術】不揮発性記憶装置としてフローティング
ゲートタイプ、ＭＮＯＳタイプがよく知られている。今
日、強誘電体物質の特徴の一つである残留分極を利用し
た不揮発性記憶装置が報告されている（米国特許：第3,
832,700号）。この強誘電体不揮発性記憶装置は、情報
の書込及び消去において動作が高速であるという特徴を
有する。
ゲートタイプ、ＭＮＯＳタイプがよく知られている。今
日、強誘電体物質の特徴の一つである残留分極を利用し
た不揮発性記憶装置が報告されている（米国特許：第3,
832,700号）。この強誘電体不揮発性記憶装置は、情報
の書込及び消去において動作が高速であるという特徴を
有する。
【０００３】この強誘電体不揮発性記憶装置のメモリセ
ル１の構成断面略図を図４に示す。ｐ形シリコン基板10
内にｎ+形ドレイン層６及びｎ+形ソース層８が設けられ
る。ｐ形シリコン基板10上に強誘電体膜４が設けられ
る。さらに、強誘電体膜４上に制御電極であるアルミニ
ウム等の金属導電体２が設けられている。なお、ｐ形シ
リコン基板10のうち、ｎ+形ドレイン層６とｎ+形ソース
層８に挟まれた部分12を以下チャンネル領域と呼ぶ。
ル１の構成断面略図を図４に示す。ｐ形シリコン基板10
内にｎ+形ドレイン層６及びｎ+形ソース層８が設けられ
る。ｐ形シリコン基板10上に強誘電体膜４が設けられ
る。さらに、強誘電体膜４上に制御電極であるアルミニ
ウム等の金属導電体２が設けられている。なお、ｐ形シ
リコン基板10のうち、ｎ+形ドレイン層６とｎ+形ソース
層８に挟まれた部分12を以下チャンネル領域と呼ぶ。
【０００４】上記のメモリセル１では、情報”１”の書
込み及び消去を電気的に行うことができる。従って、メ
モリセル１は、情報”１”を記憶した状態と、情報”
０”を記憶した状態（情報”１”を消去した状態）との
二通りを有する。この異なった状態が、情報の記憶手段
に利用される。
込み及び消去を電気的に行うことができる。従って、メ
モリセル１は、情報”１”を記憶した状態と、情報”
０”を記憶した状態（情報”１”を消去した状態）との
二通りを有する。この異なった状態が、情報の記憶手段
に利用される。
【０００５】強誘電体膜４のヒステリシスループを図５
に示す。図５において、縦軸は分極Ｐを示し、横軸は電
界Ｅを示す。上記のメモリセル１に対する情報の書込お
よび消去の原理を図５のＥ−Ｐヒステリシスループを参
照して説明する。
に示す。図５において、縦軸は分極Ｐを示し、横軸は電
界Ｅを示す。上記のメモリセル１に対する情報の書込お
よび消去の原理を図５のＥ−Ｐヒステリシスループを参
照して説明する。
【０００６】メモリセル１に情報”１”を書込む場合、
基板10に接地電位を与え、かつ制御電極２に抗電圧より
十分大きなプログラミング電圧を印加する。抗電圧と
は、強誘電体物質の残留分極を取り除くのに必要な電界
Ｅｃを得る為の電圧をいう。この時、制御電極２と基板
10間に発生する電界によって、強誘電体膜４は発生した
電界の方向とほぼ同じ方向に分極する（図５のＰ１）。
プログラミング電圧が遮断されても、分極状態はほぼそ
のままの状態である（図５のＱ１）。この状態が、メモ
リセル１が情報”１”を記憶した状態である。この情
報”１”を記憶したメモリセル１の強誘電体膜４は、制
御電極側がマイナスに、シリコン基板側がプラスに誘電
している。この為、チャンネル領域12は通電状態にあ
る。
基板10に接地電位を与え、かつ制御電極２に抗電圧より
十分大きなプログラミング電圧を印加する。抗電圧と
は、強誘電体物質の残留分極を取り除くのに必要な電界
Ｅｃを得る為の電圧をいう。この時、制御電極２と基板
10間に発生する電界によって、強誘電体膜４は発生した
電界の方向とほぼ同じ方向に分極する（図５のＰ１）。
プログラミング電圧が遮断されても、分極状態はほぼそ
のままの状態である（図５のＱ１）。この状態が、メモ
リセル１が情報”１”を記憶した状態である。この情
報”１”を記憶したメモリセル１の強誘電体膜４は、制
御電極側がマイナスに、シリコン基板側がプラスに誘電
している。この為、チャンネル領域12は通電状態にあ
る。
【０００７】一方、メモリセル１から情報”１”を消去
する（情報”０”を記憶させる）場合、書込時とは反対
に、制御電極２に接地電位を与え、かつ基板10に抗電圧
より十分大きなプログラミング電圧を印加する。この
時、制御電極２と基板10間に書込時とは反対方向の電界
が発生する。従って、この電界効果によって強誘電体膜
４の分極状態が反転する（図５のＲ１）。プログラミン
グ電圧が遮断されても、分極状態はほぼそのままの状態
である（図５のＳ１）。この状態が、メモリセル１が情
報”０”を記憶した状態である。この情報”０”を記憶
した（情報”１”が消去された）メモリセル１の強誘電
体膜４は、制御電極側がプラスに、シリコン基板側がマ
イナスに誘電している。この為、チャンネル領域12は通
電状態にない。
する（情報”０”を記憶させる）場合、書込時とは反対
に、制御電極２に接地電位を与え、かつ基板10に抗電圧
より十分大きなプログラミング電圧を印加する。この
時、制御電極２と基板10間に書込時とは反対方向の電界
が発生する。従って、この電界効果によって強誘電体膜
４の分極状態が反転する（図５のＲ１）。プログラミン
グ電圧が遮断されても、分極状態はほぼそのままの状態
である（図５のＳ１）。この状態が、メモリセル１が情
報”０”を記憶した状態である。この情報”０”を記憶
した（情報”１”が消去された）メモリセル１の強誘電
体膜４は、制御電極側がプラスに、シリコン基板側がマ
イナスに誘電している。この為、チャンネル領域12は通
電状態にない。
【０００８】次に、メモリセル１からの情報の読み出し
について説明する。メモリセル１の制御電極２に抗電圧
より小さい電圧を印加し、かつソース層８とドレイン層
６間にある一定の電圧を印加した時にチャンネル領域12
を電流が流れるかどうかで、情報”１”が記憶されてい
るか、情報”０”が記憶されているかが判断される。情
報”１”を記憶するメモリセル１のチャンネル領域12は
通電状態にある。従って、チャンネル領域12には電流が
流れる。一方、情報”０”を記憶するメモリセル１のチ
ャンネル領域12は通電状態にない。従って、チャンネル
領域12には電流が流れない。
について説明する。メモリセル１の制御電極２に抗電圧
より小さい電圧を印加し、かつソース層８とドレイン層
６間にある一定の電圧を印加した時にチャンネル領域12
を電流が流れるかどうかで、情報”１”が記憶されてい
るか、情報”０”が記憶されているかが判断される。情
報”１”を記憶するメモリセル１のチャンネル領域12は
通電状態にある。従って、チャンネル領域12には電流が
流れる。一方、情報”０”を記憶するメモリセル１のチ
ャンネル領域12は通電状態にない。従って、チャンネル
領域12には電流が流れない。
【０００９】上記の様にして、メモリセル１は記憶装置
として利用される。
として利用される。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
メモリセル１を利用した強誘電体記憶装置には以下の様
な問題点があった。
メモリセル１を利用した強誘電体記憶装置には以下の様
な問題点があった。
【００１１】シリコン領域上に直接強誘電体膜を形成す
る場合に、シリコン領域と強誘電体膜の界面が問題とな
っていた。特に、強誘電体形成時にシリコン界面が酸化
されてしまう。この様なシリコン酸化膜は、誘電率が低
い為コントロールゲートからプログラミング電圧をかけ
た場合強誘電体膜にかかる電圧が相対的に低かった。そ
の為、プログラミング電圧の低電圧化には限界があっ
た。
る場合に、シリコン領域と強誘電体膜の界面が問題とな
っていた。特に、強誘電体形成時にシリコン界面が酸化
されてしまう。この様なシリコン酸化膜は、誘電率が低
い為コントロールゲートからプログラミング電圧をかけ
た場合強誘電体膜にかかる電圧が相対的に低かった。そ
の為、プログラミング電圧の低電圧化には限界があっ
た。
【００１２】また、シリコン表面と強誘電体膜が直接接
するように製造される為、製造工程中に強誘電体膜の成
分（金属成分等）がシリコン領域内に拡散していた。す
なわち、不純物の拡散等でクリーンなシリコン界面を得
ることが出来なかった。この場合も、このメモリセルを
利用した記憶装置が正確に作動しないことがあり、問題
となっていた。
するように製造される為、製造工程中に強誘電体膜の成
分（金属成分等）がシリコン領域内に拡散していた。す
なわち、不純物の拡散等でクリーンなシリコン界面を得
ることが出来なかった。この場合も、このメモリセルを
利用した記憶装置が正確に作動しないことがあり、問題
となっていた。
【００１３】よって、本発明に係る強誘電体不揮発性記
憶装置は、上記の様な問題点を解決し、低電圧で正確に
作動する強誘電体不揮発性記憶装置を提供することを目
的とする。
憶装置は、上記の様な問題点を解決し、低電圧で正確に
作動する強誘電体不揮発性記憶装置を提供することを目
的とする。
【００１４】
【課題を解決するための手段】この発明に係る強誘電体
不揮発性記憶装置は、半導体基板に設けられた第一導電
型の半導体領域と、前記半導体領域内に形成された第二
導電型の少なくとも一対の拡散領域と、前記半導体領域
上に形成された強誘電体材料からなる強誘電体膜と、前
記強誘電体膜上に形成された制御電極とを備える強誘電
体不揮発性記憶装置において、前記半導体領域と前記強
誘電体膜との間に絶縁膜を設けたことを特徴としてい
る。
不揮発性記憶装置は、半導体基板に設けられた第一導電
型の半導体領域と、前記半導体領域内に形成された第二
導電型の少なくとも一対の拡散領域と、前記半導体領域
上に形成された強誘電体材料からなる強誘電体膜と、前
記強誘電体膜上に形成された制御電極とを備える強誘電
体不揮発性記憶装置において、前記半導体領域と前記強
誘電体膜との間に絶縁膜を設けたことを特徴としてい
る。
【００１５】この発明に係る強誘電体不揮発性記憶装置
は、半導体基板に設けられた第一導電型の半導体領域
と、前記半導体領域内に形成された第二導電型の少なく
とも一対の拡散領域と、前記半導体領域上の前記一対の
拡散領域の間に形成された強誘電体材料から成る強誘電
体膜と、前記強誘電体膜上に形成された制御電極と、を
備える強誘電体不揮発性記憶装置において、絶縁膜およ
び導電体層を前記半導体領域と前記強誘電体膜との間に
設け、前記絶縁膜を前記半導体領域上面に位置させ、か
つ前記強誘電体膜の下面に白金層を、前記絶縁膜の上面
にポリシリコン層を位置させ、前記導電体層が当該二層
を備えるようにしたことを特徴としている。
は、半導体基板に設けられた第一導電型の半導体領域
と、前記半導体領域内に形成された第二導電型の少なく
とも一対の拡散領域と、前記半導体領域上の前記一対の
拡散領域の間に形成された強誘電体材料から成る強誘電
体膜と、前記強誘電体膜上に形成された制御電極と、を
備える強誘電体不揮発性記憶装置において、絶縁膜およ
び導電体層を前記半導体領域と前記強誘電体膜との間に
設け、前記絶縁膜を前記半導体領域上面に位置させ、か
つ前記強誘電体膜の下面に白金層を、前記絶縁膜の上面
にポリシリコン層を位置させ、前記導電体層が当該二層
を備えるようにしたことを特徴としている。
【００１６】この発明に係る強誘電体不揮発性記憶装置
は、前記絶縁膜として高誘電体膜を使用することを特徴
としている。
は、前記絶縁膜として高誘電体膜を使用することを特徴
としている。
【００１７】
【作用】この発明に係る強誘電体不揮発性記憶装置で
は、前記絶縁膜は、製造工程中に強誘電体膜の成分（例
えば金属部分）がシリコン領域へ拡散することを防ぐ。
また、前記制御電極と前記基板間に情報の書込及び消去
の為に必要なプログラミング電圧を印加した場合に、前
記シリコン領域上面と前記絶縁膜との界面は、情報の書
込及び消去に必要な電界を損わない。
は、前記絶縁膜は、製造工程中に強誘電体膜の成分（例
えば金属部分）がシリコン領域へ拡散することを防ぐ。
また、前記制御電極と前記基板間に情報の書込及び消去
の為に必要なプログラミング電圧を印加した場合に、前
記シリコン領域上面と前記絶縁膜との界面は、情報の書
込及び消去に必要な電界を損わない。
【００１８】この発明に係る強誘電体不揮発性記憶装置
では、前記絶縁膜は、製造工程中に強誘電体膜の成分
（例えば金属部分）がシリコン領域へ拡散することを防
ぐ。また、前記制御電極と前記基板間に情報の書込及び
消去の為に必要な電圧を印加した場合に、前記シリコン
領域上面と前記絶縁膜との界面は、情報の書込及び消去
に必要な電界を損なわない。
では、前記絶縁膜は、製造工程中に強誘電体膜の成分
（例えば金属部分）がシリコン領域へ拡散することを防
ぐ。また、前記制御電極と前記基板間に情報の書込及び
消去の為に必要な電圧を印加した場合に、前記シリコン
領域上面と前記絶縁膜との界面は、情報の書込及び消去
に必要な電界を損なわない。
【００１９】また、前記導電体層は、自発分極において
優れた配向性を強誘電体膜にもたせることが出来る。
優れた配向性を強誘電体膜にもたせることが出来る。
【００２０】この発明に係る強誘電体不揮発性記憶装置
では、前記絶縁膜として使用された前記高誘電体膜は、
前記制御電極と前記基板間にある一定のプログラミング
電圧が印加された場合の強誘電体膜にかかる分圧比を増
大させる。
では、前記絶縁膜として使用された前記高誘電体膜は、
前記制御電極と前記基板間にある一定のプログラミング
電圧が印加された場合の強誘電体膜にかかる分圧比を増
大させる。
【００２１】
【実施例】本発明の一実施例による強誘電体不揮発性記
憶装置について以下に説明する。強誘電体不揮発性記憶
装置のメモリセル３の断面構成略図を図１に示す。
憶装置について以下に説明する。強誘電体不揮発性記憶
装置のメモリセル３の断面構成略図を図１に示す。
【００２２】基板内に設けられた第一導電型の半導体領
域であるｐ形シリコンウエル14内に第二導電型の一対の
拡散領域であるｎ+形ドレイン層24及びｎ+形ソース層26
が設けられる。ｐ形シリコンウエル14の上面には高い誘
電率を有するSrTiO3から成る高誘電体膜22が設けられ
る。高誘電体膜22の上面には導電体膜である白金層20が
設けられる。白金層20の上面には強誘電体材料であるPb
TiO3からなる強誘電体膜18が設けられる。さらに、強誘
電体膜18の上面には制御電極である白金層16が設けられ
ている。なお、ｐ形シリコンウエル14のうち、ｎ+形ド
レイン層24とｎ+形ソース層26に挟まれた部分28を以下
チャンネル領域と呼ぶ。
域であるｐ形シリコンウエル14内に第二導電型の一対の
拡散領域であるｎ+形ドレイン層24及びｎ+形ソース層26
が設けられる。ｐ形シリコンウエル14の上面には高い誘
電率を有するSrTiO3から成る高誘電体膜22が設けられ
る。高誘電体膜22の上面には導電体膜である白金層20が
設けられる。白金層20の上面には強誘電体材料であるPb
TiO3からなる強誘電体膜18が設けられる。さらに、強誘
電体膜18の上面には制御電極である白金層16が設けられ
ている。なお、ｐ形シリコンウエル14のうち、ｎ+形ド
レイン層24とｎ+形ソース層26に挟まれた部分28を以下
チャンネル領域と呼ぶ。
【００２３】上記のメモリセル３では、情報”１”の書
込み及び消去を電気的に行うことができる。従って、メ
モリセル３は、情報”１”を記憶した状態と、情報”
０”を記憶した状態（情報”１”を消去した状態）との
二通りを有する。この異なった状態が、情報の記憶手段
に利用される。
込み及び消去を電気的に行うことができる。従って、メ
モリセル３は、情報”１”を記憶した状態と、情報”
０”を記憶した状態（情報”１”を消去した状態）との
二通りを有する。この異なった状態が、情報の記憶手段
に利用される。
【００２４】強誘電体膜18のヒステリシスループを図２
に示す。図２において、縦軸は分極Ｐを示し、横軸は電
界Ｅを示す。上記のメモリセル３に対する情報の書込お
よび消去の原理を図２のＥ−Ｐヒステリシスループを参
照して説明する。
に示す。図２において、縦軸は分極Ｐを示し、横軸は電
界Ｅを示す。上記のメモリセル３に対する情報の書込お
よび消去の原理を図２のＥ−Ｐヒステリシスループを参
照して説明する。
【００２５】メモリセル３に情報”１”を書込む場合、
シリコンウエル14に接地電位を与え、かつ制御電極16に
抗電圧より十分大きなプログラミング電圧を印加する。
この時、制御電極16とシリコンウエル14間に発生する電
界によって、強誘電体膜18は発生した電界の方向とほぼ
同じ方向に分極する（図２のＰ３）。プログラミング電
圧が遮断されても、分極状態はほぼそのままの状態であ
る（図２のＱ３）。この状態が、メモリセル３が情報”
１”を記憶した状態である。この情報”１”を記憶した
メモリセル３の強誘電体膜18は、制御電極側がマイナス
に、シリコン基板側がプラスに誘電している。この為、
チャンネル領域28は通電状態にある。
シリコンウエル14に接地電位を与え、かつ制御電極16に
抗電圧より十分大きなプログラミング電圧を印加する。
この時、制御電極16とシリコンウエル14間に発生する電
界によって、強誘電体膜18は発生した電界の方向とほぼ
同じ方向に分極する（図２のＰ３）。プログラミング電
圧が遮断されても、分極状態はほぼそのままの状態であ
る（図２のＱ３）。この状態が、メモリセル３が情報”
１”を記憶した状態である。この情報”１”を記憶した
メモリセル３の強誘電体膜18は、制御電極側がマイナス
に、シリコン基板側がプラスに誘電している。この為、
チャンネル領域28は通電状態にある。
【００２６】一方、メモリセル３から情報”１”を消去
する（情報”０”を記憶させる）場合、書込時とは反対
に、制御電極16に接地電位を与え、かつシリコンウエル
14に抗電圧より十分大きなプログラミング電圧を印加す
る。抗電圧とは、強誘電体物質の残留分極を取り除くの
に必要な電界Ｅｃを得る為の電圧をいう。この時、制御
電極16と基板10間に書込時とは反対方向の電界が発生す
る。従って、この電界効果によって強誘電体膜18の分極
方向が反転する（図２のＲ３）。プログラミング電圧が
遮断されても、分極状態はほぼそのままの状態である
（図２のＳ３）。この状態が、メモリセル３が情報”
０”を記憶した状態である。この情報”０”を記憶した
（情報”１”が消去された）メモリセル３の強誘電体膜
18は、制御電極側がプラスに、シリコン基板側がマイナ
スに誘電している。この為、チャンネル領域28は通電状
態にない。
する（情報”０”を記憶させる）場合、書込時とは反対
に、制御電極16に接地電位を与え、かつシリコンウエル
14に抗電圧より十分大きなプログラミング電圧を印加す
る。抗電圧とは、強誘電体物質の残留分極を取り除くの
に必要な電界Ｅｃを得る為の電圧をいう。この時、制御
電極16と基板10間に書込時とは反対方向の電界が発生す
る。従って、この電界効果によって強誘電体膜18の分極
方向が反転する（図２のＲ３）。プログラミング電圧が
遮断されても、分極状態はほぼそのままの状態である
（図２のＳ３）。この状態が、メモリセル３が情報”
０”を記憶した状態である。この情報”０”を記憶した
（情報”１”が消去された）メモリセル３の強誘電体膜
18は、制御電極側がプラスに、シリコン基板側がマイナ
スに誘電している。この為、チャンネル領域28は通電状
態にない。
【００２７】次に、メモリセル３からの情報の読み出し
について説明する。メモリセル３の制御電極16に抗電圧
より小さい電圧を印加し、かつソース層26とドレイン層
24間にある一定の電圧を印加した時にチャンネル領域28
を電流が流れるかどうかで、情報”１”が記憶されてい
るか、情報”０”が記憶されているかが判断される。情
報”１”を記憶するメモリセル３のチャンネル領域28は
通電状態にある。従って、チャンネル領域28には電流が
流れる。一方、情報”０”を記憶するメモリセル３のチ
ャンネル領域28は通電状態にない。従って、チャンネル
領域28には電流が流れない。
について説明する。メモリセル３の制御電極16に抗電圧
より小さい電圧を印加し、かつソース層26とドレイン層
24間にある一定の電圧を印加した時にチャンネル領域28
を電流が流れるかどうかで、情報”１”が記憶されてい
るか、情報”０”が記憶されているかが判断される。情
報”１”を記憶するメモリセル３のチャンネル領域28は
通電状態にある。従って、チャンネル領域28には電流が
流れる。一方、情報”０”を記憶するメモリセル３のチ
ャンネル領域28は通電状態にない。従って、チャンネル
領域28には電流が流れない。
【００２８】上記の様にして、メモリセル３は記憶装置
として利用される。
として利用される。
【００２９】次に、強誘電体不揮発性記憶装置のメモリ
セル３部の製造方法について図３に基づいて説明する。
セル３部の製造方法について図３に基づいて説明する。
【００３０】ｎ形シリコン基板30内にｐ形シリコンウエ
ル14が設けられ、フィールド酸化膜32によって仕切られ
る（図５Ａ）。ｐ形シリコンウエル14の上面に、ＣＶＤ
法によりSrTiO3から成る高誘電体膜22、白金層20を順に
それぞれ堆積させる。さらに、白金層20の上面に、PbTi
O3から成る強誘電体膜18を高周波スパッタリング法によ
り形成した後、熱処理を数時間行う。高周波スパッタリ
ング法は以下の条件で行うとよい。ターゲット半径は80
mm、ターゲット基板スペースは35mm、ターゲットＲＰ電
圧は1.6kV、スパッタリングパワーは150W、スパッタリ
ングガスは９対１の割合で混合されたＡｒとＯ2の混合
ガス、ガス圧は２×１０-2トル、基板温度は300から500
℃、スパッタリング率は3nm／分とする。この時、ター
ゲットに鉛（10wt％でかつ、か焼（calcination）した
もの）補償を行う必要がある。また、基板温度について
は、スパッタリング時は300℃に保ち、その後熱処理中
は500℃にすると良い。さらに、強誘電体膜18上面にＣ
ＶＤ法により白金層16を堆積させる（図３Ｂ）。次に、
レジストをマスクにしてエッチングすることにより高誘
電体膜22、白金層20、強誘電体膜18、白金層16を成形す
る（図３Ｃ）。次に、白金層16をマスクにして、ヒ素ま
たはリンをイオン注入および熱拡散させて、ｎ+形ドレ
イン層24およびｎ+形ソース層26を形成する（図１参
照）。この場合、クリーンな界面を有するシリコンウエ
ル14と配向性に優れた強誘電体膜18を得ることが出来
る。
ル14が設けられ、フィールド酸化膜32によって仕切られ
る（図５Ａ）。ｐ形シリコンウエル14の上面に、ＣＶＤ
法によりSrTiO3から成る高誘電体膜22、白金層20を順に
それぞれ堆積させる。さらに、白金層20の上面に、PbTi
O3から成る強誘電体膜18を高周波スパッタリング法によ
り形成した後、熱処理を数時間行う。高周波スパッタリ
ング法は以下の条件で行うとよい。ターゲット半径は80
mm、ターゲット基板スペースは35mm、ターゲットＲＰ電
圧は1.6kV、スパッタリングパワーは150W、スパッタリ
ングガスは９対１の割合で混合されたＡｒとＯ2の混合
ガス、ガス圧は２×１０-2トル、基板温度は300から500
℃、スパッタリング率は3nm／分とする。この時、ター
ゲットに鉛（10wt％でかつ、か焼（calcination）した
もの）補償を行う必要がある。また、基板温度について
は、スパッタリング時は300℃に保ち、その後熱処理中
は500℃にすると良い。さらに、強誘電体膜18上面にＣ
ＶＤ法により白金層16を堆積させる（図３Ｂ）。次に、
レジストをマスクにしてエッチングすることにより高誘
電体膜22、白金層20、強誘電体膜18、白金層16を成形す
る（図３Ｃ）。次に、白金層16をマスクにして、ヒ素ま
たはリンをイオン注入および熱拡散させて、ｎ+形ドレ
イン層24およびｎ+形ソース層26を形成する（図１参
照）。この場合、クリーンな界面を有するシリコンウエ
ル14と配向性に優れた強誘電体膜18を得ることが出来
る。
【００３１】なお、上記の実施例では、強誘電性物質と
してPbTiO3を使用したが、チタン酸バリウム、チタン酸
ビスマス、ジルコン酸チタン酸鉛、ＰＬＺＴ等の強誘電
性を示す物質であれば、他の物質を用てもよい。
してPbTiO3を使用したが、チタン酸バリウム、チタン酸
ビスマス、ジルコン酸チタン酸鉛、ＰＬＺＴ等の強誘電
性を示す物質であれば、他の物質を用てもよい。
【００３２】なお、上記の実施例では、導電体層として
白金層を使用したが、配向性に優れた強誘電体膜を形成
することが出来る導電体物質であれば、他の物質を用い
てもよい。また、白金層の下面にポリシリコン等の導電
体層を設け二層構造としてもよい。
白金層を使用したが、配向性に優れた強誘電体膜を形成
することが出来る導電体物質であれば、他の物質を用い
てもよい。また、白金層の下面にポリシリコン等の導電
体層を設け二層構造としてもよい。
【００３３】なお、上記の実施例では、誘電率の高い物
質としてSrTiO3を使用したが、誘電率の高い物質であれ
ば、他の物質を用てもよい。
質としてSrTiO3を使用したが、誘電率の高い物質であれ
ば、他の物質を用てもよい。
【００３４】なお、上記実施例では、第一導電型をｐ型
とし第二導電型をｎ型としたが、第一導電型をｎ型と
し、第二導電型をｐ型としてもよい。
とし第二導電型をｎ型としたが、第一導電型をｎ型と
し、第二導電型をｐ型としてもよい。
【００３５】
【発明の効果】この発明に係る強誘電体不揮発性記憶装
置では、前記絶縁膜は、製造工程中に強誘電体膜の成分
（例えば金属部分）がシリコン領域へ拡散することを防
ぎ、また、前記制御電極と前記基板間に情報の書込及び
消去の為に必要なプログラミング電圧を印加した場合
に、前記シリコン領域上面と前記絶縁膜との界面は情報
の書込及び消去に必要な電界を損わない。
置では、前記絶縁膜は、製造工程中に強誘電体膜の成分
（例えば金属部分）がシリコン領域へ拡散することを防
ぎ、また、前記制御電極と前記基板間に情報の書込及び
消去の為に必要なプログラミング電圧を印加した場合
に、前記シリコン領域上面と前記絶縁膜との界面は情報
の書込及び消去に必要な電界を損わない。
【００３６】従って、強誘電体膜を利用したメモリセル
として正確に作動させることが出来る。
として正確に作動させることが出来る。
【００３７】この発明に係る強誘電体不揮発性記憶装置
では、前記絶縁膜は製造工程中に強誘電体膜の成分（例
えば金属部分）がシリコン領域へ拡散することを防ぎ、
また、前記制御電極と前記基板間に情報の書込及び消去
の為に必要なプログラミング電圧を印加した場合に、前
記シリコン領域上面と前記絶縁膜との界面は情報の書込
及び消去に必要な電界を損わない。さらに、前記導電体
層により自発分極において優れた配向性を強誘電体膜に
持たせることが出来る。
では、前記絶縁膜は製造工程中に強誘電体膜の成分（例
えば金属部分）がシリコン領域へ拡散することを防ぎ、
また、前記制御電極と前記基板間に情報の書込及び消去
の為に必要なプログラミング電圧を印加した場合に、前
記シリコン領域上面と前記絶縁膜との界面は情報の書込
及び消去に必要な電界を損わない。さらに、前記導電体
層により自発分極において優れた配向性を強誘電体膜に
持たせることが出来る。
【００３８】従って、強誘電体膜を利用したメモリセル
として正確に作動させることが出来る。
として正確に作動させることが出来る。
【００３９】この発明に係る強誘電体不揮発性記憶装置
は、前記絶縁膜として前記高誘電体膜を使用しているか
ら、前記制御電極にある一定のプログラミング電圧が印
加された場合の強誘電体膜にかかる分圧比を増大させ
る。
は、前記絶縁膜として前記高誘電体膜を使用しているか
ら、前記制御電極にある一定のプログラミング電圧が印
加された場合の強誘電体膜にかかる分圧比を増大させ
る。
【００４０】従って、情報の書込及び消去の為のプログ
ラミング電圧を低電圧に抑えることが出来る。
ラミング電圧を低電圧に抑えることが出来る。
【図１】本発明の一実施例によるメモリセル３の断面構
成略図である。
成略図である。
【図２】メモリセル３の強誘電体膜のＥ−Ｐヒステリシ
スループを示す図である。
スループを示す図である。
【図３】メモリセル３の製造工程を示す図である。
【図４】従来のメモリセル１の断面構成略図である。
【図５】メモリセル１の強誘電体膜のＥ−Ｐヒステリシ
スループを示す図である。
スループを示す図である。
14・・・ｐ形シリコンウエル 16・・・白金層 18・・・PbTiO3から成る強誘電体膜 20・・・白金層 22・・・SrTiO3から成る高誘電体膜 24・・・ｎ+形ドレイン層 26・・・ｎ+形ソース層
フロントページの続き (56)参考文献 特開 昭52−42381（ＪＰ，Ａ) 特開 平２−208978（ＪＰ，Ａ) 特開 平２−290079（ＪＰ，Ａ) 特開 昭55−128873（ＪＰ，Ａ) 特開 昭60−113474（ＪＰ，Ａ) 特開 昭57−172772（ＪＰ，Ａ) 特開 昭49−131646（ＪＰ，Ａ) 国際公開91／13465（ＷＯ，Ａ１)
Claims (2)
- 【請求項１】半導体基板に設けられた第一導電型の半導
体領域と、 前記半導体領域内に形成された第二導電型の少なくとも
一対の拡散領域と、 前記半導体領域上の前記一対の拡散領域の間に形成され
た強誘電体材料から成る強誘電体膜と、 前記強誘電体膜上に形成された制御電極と、 を備える強誘電体不揮発性記憶装置において、 絶縁膜および導電体層を前記半導体領域と前記強誘電体
膜との間に設け、前記絶縁膜を前記半導体領域上面に位
置させ、かつ前記強誘電体膜の下面に白金層を、前記絶
縁膜の上面にポリシリコン層を位置させ、前記導電体層
が当該二層を備えるようにしたことを特徴とする強誘電
体不揮発性記憶装置。 - 【請求項２】請求項１に係る強誘電体不揮発性記憶装置
において、 前記絶縁膜として高誘電体膜を使用することを特徴とす
る強誘電体不揮発性記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30168091A JP3264506B2 (ja) | 1991-11-18 | 1991-11-18 | 強誘電体不揮発性記憶装置 |
| US07/948,682 US5365094A (en) | 1991-11-18 | 1992-11-12 | Semiconductor device including ferroelectric nonvolatile memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30168091A JP3264506B2 (ja) | 1991-11-18 | 1991-11-18 | 強誘電体不揮発性記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058794A Division JP3507038B2 (ja) | 2001-03-02 | 2001-03-02 | 強誘電体不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145077A JPH05145077A (ja) | 1993-06-11 |
| JP3264506B2 true JP3264506B2 (ja) | 2002-03-11 |
Family
ID=17899843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30168091A Expired - Fee Related JP3264506B2 (ja) | 1991-11-18 | 1991-11-18 | 強誘電体不揮発性記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5365094A (ja) |
| JP (1) | JP3264506B2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315608A (ja) * | 1992-05-13 | 1993-11-26 | Tadahiro Omi | 半導体装置 |
| US6373743B1 (en) | 1999-08-30 | 2002-04-16 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
| US5453347A (en) * | 1992-11-02 | 1995-09-26 | Radiant Technologies | Method for constructing ferroelectric capacitors on integrated circuit substrates |
| JP3710507B2 (ja) * | 1994-01-18 | 2005-10-26 | ローム株式会社 | 不揮発性メモリ |
| JPH08222648A (ja) * | 1995-02-14 | 1996-08-30 | Canon Inc | 記憶装置 |
| US5578846A (en) * | 1995-03-17 | 1996-11-26 | Evans, Jr.; Joseph T. | Static ferroelectric memory transistor having improved data retention |
| JP3279453B2 (ja) * | 1995-03-20 | 2002-04-30 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ |
| KR0141160B1 (ko) * | 1995-03-22 | 1998-06-01 | 김광호 | 강유전체 메모리 장치 및 그 제조방법 |
| CA2225681C (en) * | 1995-06-28 | 2001-09-11 | Bell Communications Research, Inc. | Barrier layer for ferroelectric capacitor integrated on silicon |
| JP3457106B2 (ja) * | 1995-10-13 | 2003-10-14 | ローム株式会社 | スイッチング用半導体素子、プログラム可能な機能装置およびプログラム可能な機能装置の動作方法 |
| JPH09205181A (ja) * | 1996-01-26 | 1997-08-05 | Nec Corp | 半導体装置 |
| US6225655B1 (en) * | 1996-10-25 | 2001-05-01 | Texas Instruments Incorporated | Ferroelectric transistors using thin film semiconductor gate electrodes |
| US5942776A (en) * | 1997-03-07 | 1999-08-24 | Sharp Laboratories Of America, Inc. | Shallow junction ferroelectric memory cell and method of making the same |
| US5962884A (en) * | 1997-03-07 | 1999-10-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric memory cell with asymmetrical ferroelectric polarization and method of making the same |
| US5731608A (en) * | 1997-03-07 | 1998-03-24 | Sharp Microelectronics Technology, Inc. | One transistor ferroelectric memory cell and method of making the same |
| US6018171A (en) * | 1997-03-07 | 2000-01-25 | Sharp Laboratories Of America, Inc. | Shallow junction ferroelectric memory cell having a laterally extending p-n junction and method of making the same |
| US5932904A (en) * | 1997-03-07 | 1999-08-03 | Sharp Laboratories Of America, Inc. | Two transistor ferroelectric memory cell |
| US6048738A (en) * | 1997-03-07 | 2000-04-11 | Sharp Laboratories Of America, Inc. | Method of making ferroelectric memory cell for VLSI RAM array |
| KR100218275B1 (ko) * | 1997-05-09 | 1999-09-01 | 윤종용 | 벌크형 1트랜지스터 구조의 강유전체 메모리소자 |
| JP3190011B2 (ja) * | 1997-05-23 | 2001-07-16 | ローム株式会社 | 強誘電体記憶素子およびその製造方法 |
| JPH1168105A (ja) * | 1997-08-26 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置 |
| US6069381A (en) * | 1997-09-15 | 2000-05-30 | International Business Machines Corporation | Ferroelectric memory transistor with resistively coupled floating gate |
| US5907762A (en) * | 1997-12-04 | 1999-05-25 | Sharp Microelectronics Technology, Inc. | Method of manufacture of single transistor ferroelectric memory cell using chemical-mechanical polishing |
| JP3532747B2 (ja) * | 1997-12-09 | 2004-05-31 | 富士通株式会社 | 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ |
| DE19840824C1 (de) * | 1998-09-07 | 1999-10-21 | Siemens Ag | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
| US6339238B1 (en) | 1998-10-13 | 2002-01-15 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
| US6441414B1 (en) * | 1998-10-13 | 2002-08-27 | Symetrix Corporation | Ferroelectric field effect transistor, memory utilizing same, and method of operating same |
| US6197668B1 (en) * | 1998-11-06 | 2001-03-06 | Advanced Micro Devices, Inc. | Ferroelectric-enhanced tantalum pentoxide for dielectric material applications in CMOS devices |
| JP3425100B2 (ja) * | 1999-03-08 | 2003-07-07 | 松下電器産業株式会社 | フィールドプログラマブルゲートアレイおよびその製造方法 |
| US20050094457A1 (en) * | 1999-06-10 | 2005-05-05 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| US6370056B1 (en) | 2000-03-10 | 2002-04-09 | Symetrix Corporation | Ferroelectric memory and method of operating same |
| DE19926766A1 (de) * | 1999-06-11 | 2000-12-21 | Infineon Technologies Ag | Ferroelektrischer Transistor und Verfahren zu dessen Betrieb |
| JP2001102465A (ja) | 1999-09-30 | 2001-04-13 | Rohm Co Ltd | 不揮発性メモリ |
| US6525357B1 (en) * | 1999-10-20 | 2003-02-25 | Agilent Technologies, Inc. | Barrier layers ferroelectric memory devices |
| JP4303389B2 (ja) * | 2000-02-24 | 2009-07-29 | ローム株式会社 | 強誘電体メモリ装置の製造方法 |
| JP2004519864A (ja) * | 2000-08-24 | 2004-07-02 | コバ・テクノロジーズ・インコーポレイテッド | シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル |
| US6385120B1 (en) * | 2000-12-22 | 2002-05-07 | Texas Instruments Incorporated | Power-off state storage apparatus and method |
| US20020164850A1 (en) | 2001-03-02 | 2002-11-07 | Gnadinger Alfred P. | Single transistor rare earth manganite ferroelectric nonvolatile memory cell |
| DE10212926A1 (de) * | 2002-03-22 | 2003-10-16 | Infineon Technologies Ag | Halbleiterspeicherzelle und Halbleiterspeichereinrichtung |
| US6825517B2 (en) * | 2002-08-28 | 2004-11-30 | Cova Technologies, Inc. | Ferroelectric transistor with enhanced data retention |
| US6888736B2 (en) | 2002-09-19 | 2005-05-03 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US6714435B1 (en) | 2002-09-19 | 2004-03-30 | Cova Technologies, Inc. | Ferroelectric transistor for storing two data bits |
| US7297602B2 (en) * | 2003-09-09 | 2007-11-20 | Sharp Laboratories Of America, Inc. | Conductive metal oxide gate ferroelectric memory transistor |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
| US7102191B2 (en) * | 2004-03-24 | 2006-09-05 | Micron Technologies, Inc. | Memory device with high dielectric constant gate dielectrics and metal floating gates |
| US7378286B2 (en) * | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
| US20060220090A1 (en) * | 2005-03-23 | 2006-10-05 | Intel Corporation | Semiconductor device with a high-k gate dielectric and a metal gate electrode |
| EP2198878A1 (en) | 2008-12-18 | 2010-06-23 | University Of Miami | Polypeptide bombesin antagonists |
| US9299799B2 (en) * | 2014-06-10 | 2016-03-29 | International Business Machines Corporation | Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure |
| CN116782658A (zh) * | 2022-03-07 | 2023-09-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888630A (en) * | 1988-03-21 | 1989-12-19 | Texas Instruments Incorporated | Floating-gate transistor with a non-linear intergate dielectric |
| KR950000156B1 (ko) * | 1989-02-08 | 1995-01-10 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 |
| US5218512A (en) * | 1991-08-16 | 1993-06-08 | Rohm Co., Ltd. | Ferroelectric device |
-
1991
- 1991-11-18 JP JP30168091A patent/JP3264506B2/ja not_active Expired - Fee Related
-
1992
- 1992-11-12 US US07/948,682 patent/US5365094A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5365094A (en) | 1994-11-15 |
| JPH05145077A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264506B2 (ja) | 強誘電体不揮発性記憶装置 | |
| US7297602B2 (en) | Conductive metal oxide gate ferroelectric memory transistor | |
| US7573083B2 (en) | Transistor type ferroelectric memory and method of manufacturing the same | |
| KR100258751B1 (ko) | 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 | |
| WO2001024265A1 (fr) | Memoire non volatile | |
| KR20180111304A (ko) | 강유전성 메모리 장치 | |
| KR20190008047A (ko) | 강유전성 메모리 소자 | |
| JPH0437170A (ja) | 半導体装置の製造方法 | |
| JP4445091B2 (ja) | 強誘電体記憶素子 | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| JP3507038B2 (ja) | 強誘電体不揮発性記憶装置 | |
| EP1168454B1 (en) | Nonvolatile semiconductor memory | |
| JP2565137B2 (ja) | 半導体装置及びその製造方法 | |
| JP3442097B2 (ja) | 強誘電体薄膜および強誘電体半導体装置 | |
| JP3169406B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3849105B2 (ja) | 強誘電体メモリの製造方法 | |
| JP3403507B2 (ja) | 強誘電体記憶素子およびその製造方法 | |
| JPH113976A (ja) | 誘電体素子、強誘電体メモリおよびその動作方法 | |
| JP2002043310A (ja) | 強誘電体膜の形成方法、および半導体装置の製造方法 | |
| JP3095271B2 (ja) | 薄膜電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置 | |
| JP4459335B2 (ja) | 強誘電体トランジスタ型不揮発性記憶素子とその製造方法 | |
| JPH10256495A (ja) | 不揮発性半導体記憶装置 | |
| JP2000036569A (ja) | 半導体記憶装置の構造 | |
| JPH09232517A (ja) | 誘電体素子及び誘電体素子の製造方法 | |
| JP2007184350A (ja) | 半導体記憶装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |