JP3442097B2 - 強誘電体薄膜および強誘電体半導体装置 - Google Patents
強誘電体薄膜および強誘電体半導体装置Info
- Publication number
- JP3442097B2 JP3442097B2 JP31042692A JP31042692A JP3442097B2 JP 3442097 B2 JP3442097 B2 JP 3442097B2 JP 31042692 A JP31042692 A JP 31042692A JP 31042692 A JP31042692 A JP 31042692A JP 3442097 B2 JP3442097 B2 JP 3442097B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ferroelectric
- ferroelectric thin
- bismuth
- perovskite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Inorganic Insulating Materials (AREA)
- Insulating Bodies (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体薄膜および強
誘電体半導体装置に関し、特にリークを減少させること
により絶縁性を高めた強誘電体薄膜およびそのような強
誘電体薄膜を用いた強誘電体半導体装置に関するもので
ある。
誘電体半導体装置に関し、特にリークを減少させること
により絶縁性を高めた強誘電体薄膜およびそのような強
誘電体薄膜を用いた強誘電体半導体装置に関するもので
ある。
【０００２】
【従来の技術】永久双極子モーメントに基づく自発分極
を有する誘電体のうち、電界を加えることにより分極方
向を反転させることが可能なものを強誘電体と呼ぶ。強
誘電体の中でも、結晶内のイオンが平衡位置から変位す
ることによって自発分極を生じ、ＡＢＯ3の化学式を持
つものはペロブスカイト形強誘電体と呼ばれている。ペ
ロブスカイト形強誘電体であるＰＺＴはＰｂＺｒＯ3−
ＰｂＴｉＯ3の二成分系固溶体磁器で、ＰＺＴを用いた
強誘電体薄膜は絶縁膜として半導体装置である強誘電体
メモリや強誘電体キャパシタ等に利用されている。
を有する誘電体のうち、電界を加えることにより分極方
向を反転させることが可能なものを強誘電体と呼ぶ。強
誘電体の中でも、結晶内のイオンが平衡位置から変位す
ることによって自発分極を生じ、ＡＢＯ3の化学式を持
つものはペロブスカイト形強誘電体と呼ばれている。ペ
ロブスカイト形強誘電体であるＰＺＴはＰｂＺｒＯ3−
ＰｂＴｉＯ3の二成分系固溶体磁器で、ＰＺＴを用いた
強誘電体薄膜は絶縁膜として半導体装置である強誘電体
メモリや強誘電体キャパシタ等に利用されている。
【０００３】従来のＰＺＴ薄膜の電気的特性を、図６の
ヒステリシスループに基づいて説明する。図７は電気的
特性を測定する際に使用したサンプルの断面構成略図で
ある。シリコン基板２上にシリコン酸化膜４が熱酸化に
より形成されている。シリコン酸化膜４の上面には、チ
タンと白金の合金からなる下部電極６が設けられてい
る。下部電極６の上面には、ＰＺＴ薄膜８が設けられて
いる。ＰＺＴ薄膜８の上面には、白金からなる上部電極
１０がスパッタリングにより設けられている。
ヒステリシスループに基づいて説明する。図７は電気的
特性を測定する際に使用したサンプルの断面構成略図で
ある。シリコン基板２上にシリコン酸化膜４が熱酸化に
より形成されている。シリコン酸化膜４の上面には、チ
タンと白金の合金からなる下部電極６が設けられてい
る。下部電極６の上面には、ＰＺＴ薄膜８が設けられて
いる。ＰＺＴ薄膜８の上面には、白金からなる上部電極
１０がスパッタリングにより設けられている。
【０００４】図６において、縦軸は分極Ｐを示し、横軸
は電界Ｅを示す。抗電圧よりも大きな電圧を印加するこ
とにより、ＰＺＴ薄膜１０は与えられた電界の方向とほ
ぼ同じ方向に分極する（図６Ｐ１）。電圧が遮断されて
も、分極状態はほぼそのまま維持される（図６Ｑ１）。
残留分極を除去する場合は、反対方向に電界を与える必
要があり、逆方向に電圧が印加される。これにより、分
極状態が反転する（図６Ｒ１）。電圧が遮断されても、
反転状態はほぼそのまま維持される（図６Ｓ１）。分極
の反転は電界Ｅｃ2及び−Ｅｃ2を分岐点として生じてい
る。
は電界Ｅを示す。抗電圧よりも大きな電圧を印加するこ
とにより、ＰＺＴ薄膜１０は与えられた電界の方向とほ
ぼ同じ方向に分極する（図６Ｐ１）。電圧が遮断されて
も、分極状態はほぼそのまま維持される（図６Ｑ１）。
残留分極を除去する場合は、反対方向に電界を与える必
要があり、逆方向に電圧が印加される。これにより、分
極状態が反転する（図６Ｒ１）。電圧が遮断されても、
反転状態はほぼそのまま維持される（図６Ｓ１）。分極
の反転は電界Ｅｃ2及び−Ｅｃ2を分岐点として生じてい
る。
【０００５】このように、ＰＺＴ薄膜１０を用いて半導
体装置を作製すると上記のような電気的特性が認められ
るため、ＰＺＴ薄膜１０は強誘電体メモリや強誘電体キ
ャパシタ等の絶縁部材として重要になっている。
体装置を作製すると上記のような電気的特性が認められ
るため、ＰＺＴ薄膜１０は強誘電体メモリや強誘電体キ
ャパシタ等の絶縁部材として重要になっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の強誘電体薄膜には次のような問題があっ
た。
ような従来の強誘電体薄膜には次のような問題があっ
た。
【０００７】ＰＺＴ強誘電体薄膜は絶縁性に優れるもの
の、絶縁性は決して確実なものではなく、強誘電体薄膜
から徐々に電荷がリークする現象が認められている。そ
のため、ＰＺＴ強誘電体薄膜を絶縁膜に用いたメモリで
は、ＰＺＴ強誘電体薄膜の不十分な絶縁作用により、本
来はメモリ内に保持され続けるべき電荷がリークしてし
まいメモリデータの損傷をまねいていた。すなわち、メ
モリデータを長期間にわたって保持することができず、
メモリの信頼性が低下していた。
の、絶縁性は決して確実なものではなく、強誘電体薄膜
から徐々に電荷がリークする現象が認められている。そ
のため、ＰＺＴ強誘電体薄膜を絶縁膜に用いたメモリで
は、ＰＺＴ強誘電体薄膜の不十分な絶縁作用により、本
来はメモリ内に保持され続けるべき電荷がリークしてし
まいメモリデータの損傷をまねいていた。すなわち、メ
モリデータを長期間にわたって保持することができず、
メモリの信頼性が低下していた。
【０００８】さらに、ＰＺＴ強誘電体薄膜を絶縁膜とし
たメモリに電荷をチャージする際には、リークによる減
少分を予め考慮してやや多めに電荷を与えておく必要が
ある。このため、強誘電体メモリへの書き込みを行う場
合には高い電圧が必要になるが、このような高電圧は消
費電力の増加をまねくとともに、素子を小型化しにくい
という問題にも結びついていた。
たメモリに電荷をチャージする際には、リークによる減
少分を予め考慮してやや多めに電荷を与えておく必要が
ある。このため、強誘電体メモリへの書き込みを行う場
合には高い電圧が必要になるが、このような高電圧は消
費電力の増加をまねくとともに、素子を小型化しにくい
という問題にも結びついていた。
【０００９】さらに、上記の強誘電体薄膜を絶縁膜とし
てキャパシタを作製した場合も、本来は保持され続ける
べき電荷がリークによって失われるため装置の信頼性が
低下し、また、高い充電電圧を必要とすることから消費
電力の増加をまねいていた。この発明は、上記のような
問題点を解決し、リークが少なくて、優れた絶縁性を有
する強誘電体薄膜を提供することを目的とする。
てキャパシタを作製した場合も、本来は保持され続ける
べき電荷がリークによって失われるため装置の信頼性が
低下し、また、高い充電電圧を必要とすることから消費
電力の増加をまねいていた。この発明は、上記のような
問題点を解決し、リークが少なくて、優れた絶縁性を有
する強誘電体薄膜を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明にかかるペロブス
カイト形強誘電体薄膜においては、ビスマスを添加した
ペロブスカイト型強誘電体薄膜であって、前記ペロブス
カイト型強誘電体薄膜は、前記ビスマスの無添加ペロブ
スカイト型強誘電体薄膜に比べて小さな電圧で分極を反
転させることができるようにビスマスを添加したことを
特徴とする。
カイト形強誘電体薄膜においては、ビスマスを添加した
ペロブスカイト型強誘電体薄膜であって、前記ペロブス
カイト型強誘電体薄膜は、前記ビスマスの無添加ペロブ
スカイト型強誘電体薄膜に比べて小さな電圧で分極を反
転させることができるようにビスマスを添加したことを
特徴とする。
【００１１】本発明にかかる強誘電体メモリにおいて
は、ドレインとの間にチャネル形成領域を形成するよう
に設けられたソース、チャネル形成領域を覆う強誘電体
薄膜、強誘電体薄膜上に設けられ、強誘電体薄膜を分極
させるための制御電極、を備えた強誘電体メモリにおい
て、前記強誘電体薄膜は、ビスマスを添加したペロブス
カイト型強誘電体薄膜であって、前記ビスマスの無添加
ペロブスカイト型強誘電体薄膜に比べて小さな電圧で分
極を反転させることができるようにビスマスを添加した
ことを特徴とする。
は、ドレインとの間にチャネル形成領域を形成するよう
に設けられたソース、チャネル形成領域を覆う強誘電体
薄膜、強誘電体薄膜上に設けられ、強誘電体薄膜を分極
させるための制御電極、を備えた強誘電体メモリにおい
て、前記強誘電体薄膜は、ビスマスを添加したペロブス
カイト型強誘電体薄膜であって、前記ビスマスの無添加
ペロブスカイト型強誘電体薄膜に比べて小さな電圧で分
極を反転させることができるようにビスマスを添加した
ことを特徴とする。
【００１２】本発明にかかる強誘電体メモリにおいて
は、第一の電極、第一の電極と対抗するように設けられ
た第二の電極、第一の電極と第二の電極との間に設けら
れた強誘電体薄膜、を備えた強誘電体キャパシタにおい
て、前記強誘電体薄膜は、ビスマスを添加したペロブス
カイト型強誘電体薄膜であって、前記ビスマスの無添加
ペロブスカイト型強誘電体薄膜に比べて小さな電圧で分
極を反転させることができるようにビスマスを添加した
ことを特徴とする。
は、第一の電極、第一の電極と対抗するように設けられ
た第二の電極、第一の電極と第二の電極との間に設けら
れた強誘電体薄膜、を備えた強誘電体キャパシタにおい
て、前記強誘電体薄膜は、ビスマスを添加したペロブス
カイト型強誘電体薄膜であって、前記ビスマスの無添加
ペロブスカイト型強誘電体薄膜に比べて小さな電圧で分
極を反転させることができるようにビスマスを添加した
ことを特徴とする。
【００１３】
【作用】本発明にかかるペロブスカイト形強誘電体薄膜
においては、ビスマスが添加されているため、強誘電体
薄膜からの電荷のリークが抑制され、優れた絶縁性が確
保される。また、当該ペロブスカイト型強誘電体薄膜
は、ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させることができる。
においては、ビスマスが添加されているため、強誘電体
薄膜からの電荷のリークが抑制され、優れた絶縁性が確
保される。また、当該ペロブスカイト型強誘電体薄膜
は、ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させることができる。
【００１４】本発明にかかる強誘電体メモリにおいて
は、強誘電体薄膜は、ビスマスを添加したペロブスカイ
ト型強誘電体薄膜であるため、強誘電体薄膜からの電荷
のリークが抑制され、優れた絶縁性が確保される。した
がって、メモリデータが長期間にわたって保持される。
また、当該ペロブスカイト型強誘電体薄膜は、ビスマス
の無添加ペロブスカイト型強誘電体薄膜に比べて小さな
電圧で分極を反転させることができる。
は、強誘電体薄膜は、ビスマスを添加したペロブスカイ
ト型強誘電体薄膜であるため、強誘電体薄膜からの電荷
のリークが抑制され、優れた絶縁性が確保される。した
がって、メモリデータが長期間にわたって保持される。
また、当該ペロブスカイト型強誘電体薄膜は、ビスマス
の無添加ペロブスカイト型強誘電体薄膜に比べて小さな
電圧で分極を反転させることができる。
【００１５】本発明にかかる強誘電体キャパシタにおい
ては、強誘電体薄膜は、ビスマスを添加したペロブスカ
イト型強誘電体薄膜であるため、強誘電体薄膜からの電
荷のリークが抑制され、優れた絶縁性が確保される。し
たがって、電荷が長期間にわたって保持される。また、
当該ペロブスカイト型強誘電体薄膜は、ビスマスの無添
加ペロブスカイト型強誘電体薄膜に比べて小さな電圧で
分極を反転させることができる。
ては、強誘電体薄膜は、ビスマスを添加したペロブスカ
イト型強誘電体薄膜であるため、強誘電体薄膜からの電
荷のリークが抑制され、優れた絶縁性が確保される。し
たがって、電荷が長期間にわたって保持される。また、
当該ペロブスカイト型強誘電体薄膜は、ビスマスの無添
加ペロブスカイト型強誘電体薄膜に比べて小さな電圧で
分極を反転させることができる。
【００１６】
【実施例】本発明の実施例に係る強誘電体薄膜について
説明する。厚さ２ミクロンのＰＺＴの薄膜にビスマスが
熱拡散、スパッタリング、またはイオンインプランテー
ションにより添加されている。
説明する。厚さ２ミクロンのＰＺＴの薄膜にビスマスが
熱拡散、スパッタリング、またはイオンインプランテー
ションにより添加されている。
【００１７】ＰＺＴ薄膜に物質（元素）を添加する方法
について具体的に説明する。ＰＺＴ薄膜の上にＥＢ蒸着
あるいはスパッタリング等により形成されたビスマス層
が重層されている。この状態でこれらの薄膜を加熱する
と、ビスマス層中のビスマスが熱作用によりＰＺＴ薄膜
に拡散される（熱拡散）。なお、ビスマス層はＰＺＴ薄
膜の下面に重層しても良く、また、ＰＺＴ薄膜の上面お
よび下面に重層しても良い。
について具体的に説明する。ＰＺＴ薄膜の上にＥＢ蒸着
あるいはスパッタリング等により形成されたビスマス層
が重層されている。この状態でこれらの薄膜を加熱する
と、ビスマス層中のビスマスが熱作用によりＰＺＴ薄膜
に拡散される（熱拡散）。なお、ビスマス層はＰＺＴ薄
膜の下面に重層しても良く、また、ＰＺＴ薄膜の上面お
よび下面に重層しても良い。
【００１８】また、熱拡散によるのでなく、物質を添加
したＰＺＴ材料をスパッタリングすることにより、物質
を含むＰＺＴ薄膜を成膜することも可能である。すなわ
ち、ＰｂＯ、ＴｉＯ2、ＺｒＯ2、Ｂｉ2Ｏ5を焼結させて
ターゲットを作成する。次に、これらをスパッタリング
し、ビスマスを含むＰＺＴ薄膜を成膜する。
したＰＺＴ材料をスパッタリングすることにより、物質
を含むＰＺＴ薄膜を成膜することも可能である。すなわ
ち、ＰｂＯ、ＴｉＯ2、ＺｒＯ2、Ｂｉ2Ｏ5を焼結させて
ターゲットを作成する。次に、これらをスパッタリング
し、ビスマスを含むＰＺＴ薄膜を成膜する。
【００１９】さらに、イオンインプランテーションによ
りイオンを添加することも可能である。この場合は、イ
オン化したビスマスを所定の加速電圧の下にＰＺＴ薄膜
に打込む。
りイオンを添加することも可能である。この場合は、イ
オン化したビスマスを所定の加速電圧の下にＰＺＴ薄膜
に打込む。
【００２０】次に、ビスマス添加ＰＺＴ薄膜の電気的特
性を、図１のヒステリシスループに基づいて説明する。
図２は電気的特性を測定する際に使用したサンプルの断
面構成略図である。シリコン基板２上にシリコン酸化膜
４が熱酸化により形成されている。シリコン酸化膜４の
上面には、チタンと白金の合金からなる下部電極６が設
けられている。下部電極６の上面には、ビスマス添加Ｐ
ＺＴ薄膜８が設けられている。ビスマス添加ＰＺＴ薄膜
８の上面には、白金からなる上部電極１０がスパッタリ
ングにより設けられている。
性を、図１のヒステリシスループに基づいて説明する。
図２は電気的特性を測定する際に使用したサンプルの断
面構成略図である。シリコン基板２上にシリコン酸化膜
４が熱酸化により形成されている。シリコン酸化膜４の
上面には、チタンと白金の合金からなる下部電極６が設
けられている。下部電極６の上面には、ビスマス添加Ｐ
ＺＴ薄膜８が設けられている。ビスマス添加ＰＺＴ薄膜
８の上面には、白金からなる上部電極１０がスパッタリ
ングにより設けられている。
【００２１】ヒステリシスループＨ１は、図３に示すソ
ーヤー・タワー回路（Ｓａｗｙｅｒ−Ｔｏｗｅｒ回路）
に上記のサンプル２０を接続して測定し得られたもので
ある。図１から明らかなように、ビスマス添加ＰＺＴ薄
膜では分極の反転は電界Ｅｃ1及び−Ｅｃ1を分岐点とし
て生じ、ビスマス無添加のＰＺＴ薄膜におけるヒステリ
シスループＨ２に比べ抗電界が減少していることが分
る。強誘電体物質の残留分極を取り除くのに必要な電界
を得るための電圧（抗電圧）は電界の大きさに比例する
ため、ビスマス添加ＰＺＴ薄膜はビスマス無添加ＰＺＴ
薄膜に比べて小さな電圧で分極を反転させることができ
る。
ーヤー・タワー回路（Ｓａｗｙｅｒ−Ｔｏｗｅｒ回路）
に上記のサンプル２０を接続して測定し得られたもので
ある。図１から明らかなように、ビスマス添加ＰＺＴ薄
膜では分極の反転は電界Ｅｃ1及び−Ｅｃ1を分岐点とし
て生じ、ビスマス無添加のＰＺＴ薄膜におけるヒステリ
シスループＨ２に比べ抗電界が減少していることが分
る。強誘電体物質の残留分極を取り除くのに必要な電界
を得るための電圧（抗電圧）は電界の大きさに比例する
ため、ビスマス添加ＰＺＴ薄膜はビスマス無添加ＰＺＴ
薄膜に比べて小さな電圧で分極を反転させることができ
る。
【００２２】したがって、ビスマス添加ＰＺＴ薄膜を用
いて強誘電体メモリを作製すると、メモリセルへの情報
の書き込み及び書き込まれた情報の消去に必要なプログ
ラミング電圧を下げることできる。このため、メモリを
低電圧で使用することが可能になり、その結果、素子を
小形化し集積度を増すことが可能になる。また、メモリ
を低電圧で使用できることから、低い消費電力で装置を
作動させることができる。さらに、リークが少ないた
め、メモリデータを長時間にわたって保存することがで
き、メモリの信頼性が増す。
いて強誘電体メモリを作製すると、メモリセルへの情報
の書き込み及び書き込まれた情報の消去に必要なプログ
ラミング電圧を下げることできる。このため、メモリを
低電圧で使用することが可能になり、その結果、素子を
小形化し集積度を増すことが可能になる。また、メモリ
を低電圧で使用できることから、低い消費電力で装置を
作動させることができる。さらに、リークが少ないた
め、メモリデータを長時間にわたって保存することがで
き、メモリの信頼性が増す。
【００２３】図４は、上記のビスマス添加ＰＺＴ薄膜を
用いて作製した強誘電体不揮発性メモリ４１である。不
揮発性メモリ４１は、Ｐ型の基板２１の表面の一部にＮ
型のウェル領域２２が形成されている。
用いて作製した強誘電体不揮発性メモリ４１である。不
揮発性メモリ４１は、Ｐ型の基板２１の表面の一部にＮ
型のウェル領域２２が形成されている。
【００２４】ウェル領域２２中のゲート膜２３下の両側
部分に高濃度のＰ型の不純物拡散層からなるソース領域
２５およびドレイン領域２６が形成されている。ソース
領域２５およびドレイン領域２６の間はチャネル形成領
域３０である。 チャネル形成領域３０上には、ビスマ
ス添加ＰＺＴ薄膜２３が設けられ、さらに、ビスマス添
加ＰＺＴ薄膜２３上には、導電性の材料からなるゲート
電極２４が形成されている。なお、ウェル領域２２の電
極領域（高濃度のＮ型の不純物拡散層）２７とソース領
域２５とは接続されている。
部分に高濃度のＰ型の不純物拡散層からなるソース領域
２５およびドレイン領域２６が形成されている。ソース
領域２５およびドレイン領域２６の間はチャネル形成領
域３０である。 チャネル形成領域３０上には、ビスマ
ス添加ＰＺＴ薄膜２３が設けられ、さらに、ビスマス添
加ＰＺＴ薄膜２３上には、導電性の材料からなるゲート
電極２４が形成されている。なお、ウェル領域２２の電
極領域（高濃度のＮ型の不純物拡散層）２７とソース領
域２５とは接続されている。
【００２５】また、図５Ａは、ビスマス添加ＰＺＴ薄膜
を用いて作製した強誘電体キャパシタ４２である。ビス
マス添加ＰＺＴ薄膜４４を挟んで、対向するように電極
４６、４８が設けられている。この強誘電体キャパシタ
４２を用いてメモリを作成する際には、図５Ｂのように
回路を構成すればよい。
を用いて作製した強誘電体キャパシタ４２である。ビス
マス添加ＰＺＴ薄膜４４を挟んで、対向するように電極
４６、４８が設けられている。この強誘電体キャパシタ
４２を用いてメモリを作成する際には、図５Ｂのように
回路を構成すればよい。
【００２６】なお、上記の実施例では、ペロブスカイト
形強誘電体としてＰＺＴを用いたが、他のペロブスカイ
ト形強誘電体であっても良い。
形強誘電体としてＰＺＴを用いたが、他のペロブスカイ
ト形強誘電体であっても良い。
【００２７】なお、本実施例において、薄膜とは１００
ミクロン以下のものをいう。
ミクロン以下のものをいう。
【００２８】
【発明の効果】本発明にかかるペロブスカイト形強誘電
体薄膜においては、ビスマスを含むため、強誘電体薄膜
からの電荷のリークが抑制され、優れた絶縁性が確保さ
れる。また、当該ペロブスカイト型強誘電体薄膜は、ビ
スマスの無添加ペロブスカイト型強誘電体薄膜に比べて
小さな電圧で分極を反転させることができる。
体薄膜においては、ビスマスを含むため、強誘電体薄膜
からの電荷のリークが抑制され、優れた絶縁性が確保さ
れる。また、当該ペロブスカイト型強誘電体薄膜は、ビ
スマスの無添加ペロブスカイト型強誘電体薄膜に比べて
小さな電圧で分極を反転させることができる。
【００２９】本発明にかかる強誘電体メモリにおいて
は、ビスマスを含むため、強誘電体薄膜からの電荷のリ
ークが抑制され、優れた絶縁性が確保されるため、メモ
リデータを長期間にわたって保持することができる。し
たがって、信頼性の高い強誘電体メモリを提供すること
ができる。また、当該ペロブスカイト型強誘電体薄膜
は、ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させるので、メモリセル
への情報の書き込み及び書き込まれた情報の消去に必要
なプログラミング電圧を下げることができる。
は、ビスマスを含むため、強誘電体薄膜からの電荷のリ
ークが抑制され、優れた絶縁性が確保されるため、メモ
リデータを長期間にわたって保持することができる。し
たがって、信頼性の高い強誘電体メモリを提供すること
ができる。また、当該ペロブスカイト型強誘電体薄膜
は、ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させるので、メモリセル
への情報の書き込み及び書き込まれた情報の消去に必要
なプログラミング電圧を下げることができる。
【００３０】本発明にかかる強誘電体キャパシタにおい
ては、強誘電体薄膜からの電荷のリークが抑制され優れ
た絶縁性が確保されるため、電荷を長期間にわたって保
持することができる。したがって、信頼性の高い強誘電
体キャパシタを提供することができる。また、当該ペロ
ブスカイト型強誘電体薄膜は、ビスマスの無添加ペロブ
スカイト型強誘電体薄膜に比べて小さな電圧で分極を反
転させるので、当該強誘電体キャパシタを用いてメモリ
を作成した場合、メモリセルへの情報の書き込み及び書
き込まれた情報の消去に必要なプログラミング電圧を下
げることができる。
ては、強誘電体薄膜からの電荷のリークが抑制され優れ
た絶縁性が確保されるため、電荷を長期間にわたって保
持することができる。したがって、信頼性の高い強誘電
体キャパシタを提供することができる。また、当該ペロ
ブスカイト型強誘電体薄膜は、ビスマスの無添加ペロブ
スカイト型強誘電体薄膜に比べて小さな電圧で分極を反
転させるので、当該強誘電体キャパシタを用いてメモリ
を作成した場合、メモリセルへの情報の書き込み及び書
き込まれた情報の消去に必要なプログラミング電圧を下
げることができる。
【図１】本発明に係る強誘電体薄膜のＥ−Ｐヒステリシ
スループを示す図である。
スループを示す図である。
【図２】Ｅ−Ｐヒステリシスループの電気的特性を測定
するための本発明に係る強誘電体薄膜を用いたサンプル
である。
するための本発明に係る強誘電体薄膜を用いたサンプル
である。
【図３】Ｅ−Ｐヒステリシスループの電気的特性を測定
するためのソーヤー・タワー回路である。
するためのソーヤー・タワー回路である。
【図４】本発明に係る強誘電体薄膜を用いた強誘電体メ
モリを示す図である。
モリを示す図である。
【図５】図５Ａは、本発明に係る強誘電体薄膜を用いた
強誘電体キャパシタを示す図である。図５Ｂは、図５Ａ
の強誘電体キャパシタを用いたメモリの回路図である。
強誘電体キャパシタを示す図である。図５Ｂは、図５Ａ
の強誘電体キャパシタを用いたメモリの回路図である。
【図６】従来の強誘電体薄膜のＥ−Ｐヒステリシスルー
プを示す図である。
プを示す図である。
【図７】Ｅ−Ｐヒステリシスループの電気的特性を測定
するための従来の強誘電体薄膜を用いたサンプルであ
る。 ２３、４４・・・・ビスマス添加ＰＺＴ薄膜 ２４・・・・・・・ゲート電極 ２５・・・・・・・ソース領域 ２６・・・・・・・ドレイン領域 ３０・・・・・・・チャネル形成領域 ４１・・・・・・・不揮発性メモリ ４２・・・・・・・強誘電体キャパシタ ４６、４８・・・・電極
するための従来の強誘電体薄膜を用いたサンプルであ
る。 ２３、４４・・・・ビスマス添加ＰＺＴ薄膜 ２４・・・・・・・ゲート電極 ２５・・・・・・・ソース領域 ２６・・・・・・・ドレイン領域 ３０・・・・・・・チャネル形成領域 ４１・・・・・・・不揮発性メモリ ４２・・・・・・・強誘電体キャパシタ ４６、４８・・・・電極
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｃ
27/10 ４５１
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01B 17/62
H01B 3/00
H01G 4/12 391
H01G 4/33
H01L 21/822
H01L 27/04
H01L 27/10 451
Claims (3)
- 【請求項１】ビスマスを添加したペロブスカイト型強誘
電体薄膜であって、 前記ペロブスカイト型強誘電体薄膜は、 前記ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させることができるよう
にビスマスを添加したこと、 を特徴とするペロブスカイト型強誘電体薄膜。 - 【請求項２】ドレインとの間にチャネル形成領域を形成
するように設けられたソース、 チャネル形成領域を覆う強誘電体薄膜、 強誘電体薄膜上に設けられ、強誘電体薄膜を分極させる
ための制御電極、 を備えた強誘電体メモリにおいて、 前記強誘電体薄膜は、 ビスマスを添加したペロブスカイト型強誘電体薄膜であ
って、 前記ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させることができるよう
にビスマスを添加したこと、 を特徴とする強誘電体メモリ。 - 【請求項３】第一の電極、 第一の電極と対抗するように設けられた第二の電極、 第一の電極と第二の電極との間に設けられた強誘電体薄
膜、 を備えた強誘電体キャパシタにおいて、 前記強誘電体薄膜は、 ビスマスを添加したペロブスカイト型強誘電体薄膜であ
って、 前記ビスマスの無添加ペロブスカイト型強誘電体薄膜に
比べて小さな電圧で分極を反転させることができるよう
にビスマスを添加したこと、 を特徴とする強誘電体キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31042692A JP3442097B2 (ja) | 1992-11-19 | 1992-11-19 | 強誘電体薄膜および強誘電体半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31042692A JP3442097B2 (ja) | 1992-11-19 | 1992-11-19 | 強誘電体薄膜および強誘電体半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06162857A JPH06162857A (ja) | 1994-06-10 |
| JP3442097B2 true JP3442097B2 (ja) | 2003-09-02 |
Family
ID=18005112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31042692A Expired - Fee Related JP3442097B2 (ja) | 1992-11-19 | 1992-11-19 | 強誘電体薄膜および強誘電体半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3442097B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436056B1 (ko) | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 커패시터의 확산장벽막 형성방법 |
| KR100333669B1 (ko) | 1999-06-28 | 2002-04-24 | 박종섭 | 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법 |
| KR100649742B1 (ko) | 2005-10-19 | 2006-11-27 | 삼성전기주식회사 | 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법 |
| KR100649755B1 (ko) | 2005-11-07 | 2006-11-27 | 삼성전기주식회사 | 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법 |
-
1992
- 1992-11-19 JP JP31042692A patent/JP3442097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06162857A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264506B2 (ja) | 強誘電体不揮発性記憶装置 | |
| JP3460095B2 (ja) | 強誘電体メモリ | |
| US7057874B2 (en) | Ferroelectric capacitor | |
| US6674110B2 (en) | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric | |
| JPH0437170A (ja) | 半導体装置の製造方法 | |
| JP2004519864A (ja) | シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル | |
| JPH09205181A (ja) | 半導体装置 | |
| JP3098629B2 (ja) | 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム | |
| WO1992002051A1 (en) | Semiconductor device | |
| JP3442097B2 (ja) | 強誘電体薄膜および強誘電体半導体装置 | |
| JP2001291841A (ja) | 強誘電体記憶素子 | |
| JP2002100743A (ja) | 半導体メモリ素子 | |
| KR19990084635A (ko) | 강유전체 트랜지스터 메모리 소자 | |
| JP2000349251A (ja) | 半導体装置 | |
| JP3160325B2 (ja) | 半導体記憶素子 | |
| JP3130410B2 (ja) | 強誘電体メモリ素子 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| JP3210292B2 (ja) | 強誘電体メモリ装置とその駆動方法 | |
| JP3507038B2 (ja) | 強誘電体不揮発性記憶装置 | |
| JPH10163436A (ja) | 不揮発性記憶装置 | |
| JPH10256495A (ja) | 不揮発性半導体記憶装置 | |
| JPH05135570A (ja) | 不揮発性半導体記憶装置 | |
| JPH1036171A (ja) | 強誘電体材料およびこれを用いた強誘電体メモリ | |
| JPH07335770A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |