DE19926766A1 - Ferroelektrischer Transistor und Verfahren zu dessen Betrieb - Google Patents

Ferroelektrischer Transistor und Verfahren zu dessen Betrieb

Info

Publication number
DE19926766A1
DE19926766A1 DE1999126766 DE19926766A DE19926766A1 DE 19926766 A1 DE19926766 A1 DE 19926766A1 DE 1999126766 DE1999126766 DE 1999126766 DE 19926766 A DE19926766 A DE 19926766A DE 19926766 A1 DE19926766 A1 DE 19926766A1
Authority
DE
Germany
Prior art keywords
source
ferroelectric
layer
gate electrode
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999126766
Other languages
English (en)
Inventor
Thomas Haneder
Heinz Hoenigschmid
Georg Braun
Thomas Roehr
Guenther Schindler
Walter Hartner
Thomas Boehm
Hermann Wendt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999126766 priority Critical patent/DE19926766A1/de
Priority to PCT/DE2000/001646 priority patent/WO2000077858A1/de
Publication of DE19926766A1 publication Critical patent/DE19926766A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

In einem Halbleitersubstrat sind zwei Source-/Drain-Gebiete (121, 122) und ein dazwischen angeordneter Kanalbereich vorgesehen. An der Oberfläche des Kanalbereichs ist ein Gatedielektrikum (13) angeordnet. Oberhalb des Gatedielektrikums (13) sind eine ferroelektrische Schicht (14) und eine Gateelektrode (15) angeordnet, wobei die ferroelektrische Schicht (14) eines der Source-/Drain-Gebiete (121) überlappt. Zur Änderung des Polarisationszustandes der ferroelektrischen Schicht (14) kann eine Spannung zwischen die Gateelektrode (15) und das überlappte Source-/Drain-Gebiet (121) angelegt werden.

Description

Die Erfindung betrifft einen ferroelektrischen Transistor, der zwei Source-/Drain-Gebiete, einen Kanalbereich und eine Gateelektrode aufweist, wobei zwischen der Gateelektrode und dem Kanalbereich eine ferroelektrische Schicht, das heißt ei­ ne Schicht aus ferroelektrischem Material, vorgesehen ist. Die Leitfähigkeit dieses Transistors ist von dem Polarisati­ onszustand der Schicht aus ferroelektrischem Material abhän­ gig. Derartige ferroelektrische Transistoren werden unter an­ derem im Hinblick auf nichtflüchtige Speicher untersucht. Da­ bei werden zwei verschiedenen logischen Werten einer digita­ len Information zwei verschiedene Polarisationszustände der ferroelektrischen Schicht zugeordnet. Weitere Einsatzmöglich­ keiten für derartige ferroelektrische Transistoren sind zum Beispiel neuronale Netze.
Da ferroelektrisches Material, das an der Oberfläche eines Halbleitersubstrats angeordnet ist, schlechte Grenzflächenei­ genschaften zeigt, die einen negativen Einfluß auf die elek­ trischen Eigenschaften eines ferroelektrischen Transistors ausüben, ist vorgeschlagen worden, in einem ferroelektrischen Transistor zwischen der ferroelektrischen Schicht und dem Halbleitermaterial eine Zwischenschicht zu verwenden, die ei­ ne ausreichend gute Grenzfläche an der Oberfläche des Halb­ leitersubstrats sicherstellt (siehe EP 0 566 585 B1 und H. N. Lee et al. Ext. Abst. Int. Conf. SSDM, Hamatsu, 1997, Seiten 382 bis 383). Für die Zwischenschicht werden meist isolieren­ de stabile Oxide wie CeO2 oder ZrO2 verwendet.
Um den Polarisationszustand der ferroelektrischen Schicht zu ändern, wird zwischen das Halbleitersubstrat und die Ga­ teelektrode eine Spannung angelegt, die größer ist als die Sättigungsfeldstärke der ferroelektrischen Schicht (siehe EP 0 566 585 B1). Bedingt durch die relativ geringe Kapazität zwischen Kanalbereich und Gateelektrode sind dazu relativ ho­ he Spannungen erforderlich.
Der Erfindung liegt das Problem zugrunde, einen ferroelektri­ schen Transistor und ein Verfahren zu dessen Betrieb anzuge­ ben, bei dem zur Änderung des Polarisationszustandes der fer­ roelektrischen Schicht geringere Spannungen als beim Stand der Technik erforderlich sind.
Dieses Problem wird gelöst durch einen ferroelektrischen Transistor gemäß Anspruch 1 sowie ein Verfahren zu dessen Be­ trieb gemäß Anspruch 7. Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.
Zwei Source-/Drain-Gebiete und ein dazwischen angeordneter Kanalbereich eines ferroelektrischen Transistors sind in ei­ nem Halbleitersubstrat angeordnet. An der Oberfläche des Ka­ nalbereichs ist ein Gatedielektrikum angeordnet. Oberhalb des Gatedielektrikums sind eine ferroelektrische Schicht und eine Gateelektrode angeordnet. Dabei überlappt die ferroelektri­ sche Schicht eines der Source-/Drain-Gebiete seitlich.
Die Erfindung macht sich einen kürzlich von den Erfindern entdeckten Effekt zunutze: Bei Messungen an ferroelektrischen Schichten wurde festgestellt, daß beim Anlegen eines Span­ nungspulses über Elektroden die auf einander gegenüberliegen­ den Seiten der ferroelektrischen Schicht angeordnet sind, die Polarisationsänderung in der ferroelektrischen Schicht seit­ lich über die Fläche der Elektroden hinausgeht. Der Bereich, in dem sich die Polarisation aufgrund des elektrischen Feldes zwischen den Elektroden ändert, ist von der Korngröße im fer­ roelektrischen Material abhängig. Je größer die Korngröße, desto weiter reicht die Polarisationsänderung über die Fläche der Elektroden hinaus. Bei einer ferroelektrischen Schicht aus SBT mit einer Korngröße von ca. 20 bis 40 nm kann der Be­ reich, in dem die Polarisation verändert wird, um einige 100 Nanometer über die Kante der Elektroden hinausreichen.
In dem erfindungsgemäßen ferroelektrischen Transistor wird dieser Effekt dadurch ausgenutzt, daß die ferroelektrische Schicht eines der Source-/Drain-Gebiete seitlich überlappt. Zur Änderung des Polarisationszustandes der ferroelektrischen Schicht genügt es daher, eine Spannung zwischen die Gateelek­ trode und das Source-/Drain-Gebiet anzulegen, das von der ferroelektrischen Schicht überlappt wird. Die Änderung des Polarisationszustandes erfolgt dann nicht nur im Bereich zwi­ schen dem Source-/Drain-Gebiet und der Gateelektrode sondern auch oberhalb des gesamten Kanalbereichs.
Da die Kapazität zwischen dem Source-/Drain-Gebiet und der Gateelektrode größer ist als zwischen der Gateelektrode und dem Kanalbereich, sind zur Änderung des Polarisationszustan­ des in dem ferroelektrischen Transistor geringere Spannungen erforderlich.
Vorzugsweise überlappt auch die Gateelektrode das Source- /Drain-Gebiet, das von der ferroelektrischen Schicht über­ lappt wird. Dadurch wird das Umschalten der ferroelektrischen Domänen in diesem Bereich und darüber hinaus in den angren­ zenden Bereichen weiter erleichtert.
Begünstigt wird die Polarisationsänderung durch die Ausdeh­ nung der Gateelektrode über die gesamte Fläche der ferroelek­ trischen Schicht.
Das Halbleitersubstrat enthält mindestens im Bereich des fer­ roelektrischen Transistor ein Material, das zur Realisierung einer elektronischen Schaltungskomponente geeignet ist. Vor­ zugsweise enthält es Silizium und/oder Germanium. Insbesonde­ re ist als Halbleitersubstrat eine monokristalline Silizium­ scheibe oder ein SOI-Sbustrat geeignet.
Vorzugsweise weist die ferroelektrische Schicht ein Material mit einer Korngröße von mindestens 20 nm auf. Als Material für die ferroelektrische Schicht sind alle ferroelektrischen Materialien geeignet, die zum Einsatz in einem ferroelektri­ schen Transistor tauglich sind. Insbesondere enthält die fer­ roelektrische Schicht SBT (SrBi2Ta2O9), PZT (PbZrxTi1-xO2), LiNbO3, BMF (BaMgF4).
Vorzugsweise ist die Fläche, in der die ferroelektrische Schicht das eine Source-/Drain-Gebiet überlappt, um einen Faktor zwischen 1,5 und 10 kleiner als die Fläche des Kanal­ bereichs. Dadurch wird erreicht, daß bei geringem Platzbedarf die Polarisation in der gesamten ferroelektrischen Schicht gut veränderbar ist.
Gemäß einer Ausgestaltung der Erfindung ist zwischen der fer­ roelektrischen Schicht und dem Source-/Drain-Gebiet, das die ferroelektrische Schicht überlappt, eine leitfähige Schicht angeordnet. Dadurch wird erreicht, daß bei Anlegen einer Spannung zwischen das Source-/Drain-Gebiet und die Gateelek­ trode zur Änderung des Polarisationszustandes der ferroelek­ trischen Schicht im wesentlichen der gesamte Spannungspegel über die ferroelektrische Schicht abfällt. Vorzugsweise wird die leitfähige Schicht aus Metall, insbesondere aus Pt oder Ir, evtl. auch aus einem leitfähigen Oxid, wie RuO2 oder IrO2 gebildet. In dieser Ausgestaltung ist es möglich, das Gate­ dielektrikum aus SiO2, wie es bei konventionellen MOS- Transistoren üblich ist, vorzusehen, was sowohl bezüglich der Eigenschaften der Grenzfläche zwischen dem Halbleitersubstrat und dem Gatedielektrikum als auch bezüglich der Herstellbar­ keit vorteilhaft ist.
Im Hinblick auf ein vereinfachtes Schaltungsdesign ist es vorteilhaft, den ferroelektrischen Transistor bezüglich einer Mittelebene senkrecht auf einer Verbindungslinie zwischen den beiden Source-/Drain-Gebieten im wesentlichen spiegelsymme­ trisch aufzubauen.
Im folgenden wird die Erfindung anhand von Ausführungsbei­ spielen, die in den Figuren dargestellt sind, näher erläu­ tert.
Fig. 1 zeigt einen Schnitt durch einen ferroelektrischen Transistor, der eine Zwischenschicht aus CeO2 oder ZrO2 aufweist.
Fig. 2 zeigt einen Schnitt durch einen ferroelektrischen Transistor, der bezüglich einer Mittelebene senkrecht zu einer Verbindungslinie zwischen den beiden Source- /Drain-Gebieten spiegelsymmetrisch aufgebaut ist.
Fig. 3 zeigt einen Schnitt durch einen ferroelektrischen Transistor, bei dem zwischen der ferroelektrischen Schicht und einem Source-/Drain-Gebiet eine leitfähi­ ge Schicht vorgesehen ist.
In einem Halbleitersubstrat aus p-dotiertem, monokristallinem Silizium mit einer Dotierstoffkonzentration von einigen 1016 cm-3 Bor sind ein erstes Source-/Drain-Gebiet 121 und ein zweites Source-/Drain-Gebiet 122 angeordnet. Der zwischen dem ersten Source-/Drain-Gebiet 121 und dem zweiten Source- /Drain-Gebiet 122 angeordnete Teil des Halbleitersubstrats 11 wirkt als Kanalbereich. Das erste Source-/Drain-Gebiet 121 und das zweite Source-/Drain-Gebiet 122 sind jeweils n+- dotiert mit As und einer Dotierstoffkonzentration von einigen 1020 cm-3. An der Oberfläche des Kanalbereichs ist ein Gate­ dielektrikum 13 aus CeO2 oder ZrO2 angeordnet. Das Gatedie­ lektrikum 13 weist eine Dicke von 8 bis 10 nm auf. Es über­ lappt seitlich das erste Source-/Drain-Gebiet 121. An der Oberfläche des Gatedielektrikums 13 ist eine ferroelektrische Schicht 14 aus SBT in einer Dicke von 100 nm angeordnet. An der Oberfläche der ferroelektrischen Schicht 14 ist eine Ga­ teelektrode 15 aus Ir oder Pt in einer Dicke von 50 nm ange­ ordnet (siehe Fig. 1). Die Gateelektrode 15, die ferroelek­ trische Schicht 14 und das Gatedielektrikum 13 weisen gemein­ same Flanken auf. Somit überlappen auch die ferroelektrische Schicht 14 und die Gateelektrode 15 das erste Source-/Drain- Gebiet 121 seitlich. Die Länge des Kanalbereichs beträgt etwa 250 nm und der Überlapp der ferroelektrischen Schicht 14 über das erste Source-/Drain-Gebiet 121 50 nm, so daß sich die Flächen bei gleicher Breite um einen Faktor 1,5 unterschei­ den.
Zur Änderung des Polarisationszustandes des anhand von Fig. 1 beschriebenen Transistors wird das erste Source-/Drain- Gebiet 121 mit einem Pegel von 1,0 V und die Gateelektrode 15 mit einem Pegel von 0 V beaufschlagt. Das zweite Source- /Drain-Gebiet 122 wird mit einem Pegel von 0 V beaufschlagt. Um den Polarisationszustand der ferroelektrischen Schicht zu bewerten, wird an das erste Source-/Drain-Gebiet 121 ein Pe­ gel von 0 V, an das zweite Source-/Drain-Gebiet 122 ein Pegel von 0,5 V und an die Gateelektrode 15 ein Pegel von 0 V ange­ legt. Dadurch fällt zwischen der Gateelektrode 15 und dem er­ sten Source-/Drain-Gebiet 121 keine Spannung ab, so daß der Polarisationszustand der ferroelektrischen Schicht 14 unver­ ändert bleibt.
In einem Halbleitersubstrat 21 aus p-dotiertem, monokristal­ linem Silizium mit einer Dotierstoffkonzentration von einigen 1016 cm-3 sind ein erstes Source-/Drain-Gebiet 221 und ein zweites Source-/Drain-Gebiet 222 angeordnet. Diese sind mit Arsen n+- dotiert mit einer Dotierstoffkonzentration von ei­ nigen 1020 cm-3. Der Teil des Halbleitersubstrats 21, der zwischen den beiden Source-/Drain-Gebieten 221, 222 angeord­ net ist, wirkt als Kanalbereich. An der Oberfläche des Kanal­ bereichs ist ein Gatedielektrikum 23 angeordnet, an dessen Oberfläche eine ferroelektrische Schicht 24 und eine Ga­ teelektrode 25 angeordnet sind (siehe Fig. 2).
Das Gatedielektrikum 23 enthält CeO2 oder ZrO2 und weist eine Dicke von 8 bis 10 nm auf. Es überlappt das erste Source- /Drain-Gebiet 221 und das zweite Source-/Drain-Gebiet 222.
Die ferroelektrische Schicht 24 enthält SBT und weist eine Dicke von ca. 100 nm auf. Die Gateelektrode 25 enthält Ir oder Pt und weist eine Dicke von 50 nm auf. Die Gateelektrode 25, die ferroelektrische Schicht 24 und das Gatedielektrikum 23 weisen gemeinsame Flanken auf. Somit überlappen auch die ferroelektrische Schicht 24 und die Gateelektrode 25 die bei­ den Source-/Drain-Gebiete seitlich.
Zur Änderung des Polarisationszustandes wird das erste Sour­ ce-/Drain-Gebiet 221 mit einem Pegel von 1,0 V, die Ga­ teelektrode 25 mit einem Pegel von 0 V und das zweite Source- /Drain-Gebiet 222 mit einem Pegel von 0 V verbunden. Zur Be­ wertung des Polarisationszustandes der ferroelektrischen Schicht 24 wird das erste Source-/Drain-Gebiet 221 mit einem Pegel von 0,2 V, das zweite Source-/Drain-Gebiet 222 mit ei­ nem Pegel von 0 V und die Gateelektrode 25 mit einem Pegel von 0 V beaufschlagt.
In einem Halbleitersubstrat 31 aus p-dotiertem, monokristal­ linem Silizium mit einer Dotierstoffkonzentration von einigen 1016 cm-3 sind ein erstes Source-/Drain-Gebiet 321 und ein zweites Source-/Drain-Gebiet 322 angeordnet. Die Source- /Drain-Gebiete 321, 322 sind jeweils n+-dotiert mit einer Konzentration von einigen 1020 cm-3. Der Bereich des Halblei­ tersubstrats 31, der zwischen den beiden Source-/Drain- Gebieten 321, 322 angeordnet ist, wirkt als Kanalbereich. An der Oberfläche des Kanalbereichs ist ein Gatedielektrikum 331 aus SiO2 angeordnet, das eine Schichtdicke von 3 bis 5 nm aufweist. An der Oberfläche des ersten Source-/Drain-Gebietes 321 ist eine leitfähige Schicht 332 angeordnet, die seitlich an das Gatedielektrikum 331 angrenzt. Die leitfähige Schicht 331 enthält Ta, Ti, Ir, Ru oder ein Silizid dieser Metalle oder IrO2 oder RuO2 und weist dieselbe Dicke wie das Gatedie­ lektrikum 331 auf. Das Gatedielektrikum 131 und die leitfähi­ ge Schicht 332 grenzen in etwa an der Grenzfläche zwischen dem ersten Source-/Drain-Gebiet 321 und dem Kanalbereich an­ einander an.
An der Oberfläche des Gatedielektrikums 331 und der leitfähi­ gen Schicht 332 ist eine ferroelektrische Schicht 34 angeord­ net, die das erste Source-/Drain-Gebiet 321 seitlich über­ lappt. Die ferroelektrische Schicht 34 enthält SBT und weist eine Dicke von 50 nm auf. An der Oberfläche der ferroelektri­ schen Schicht 34 ist eine Gateelektrode 35 aus Pt oder Ir in einer Dicke von 50 nm angeordnet (siehe Fig. 3). Auch die Gateelektrode 35 überlappt das erste Source-/Drain-Gebiet 321 seitlich.
Zur Änderung des Polarisationszustandes der ferroelektrischen Schicht 34 wird das erste Source-/Drain-Gebiet 321 mit einem Pegel von 0,5 V, die Gateelektrode 35 mit einem Pegel von 0 V und das zweite Source-/Drain-Gebiet 322 mit einem Pegel von 0 V beaufschlagt. Zur Bewertung des Polarisationszustandes der ferroelektrischen Schicht 34 wird das erste Source-/Drain- Gebiet 321 mit einem Pegel von 0 V, das zweite Source-/Drain- Gebiet 322 mit einem Pegel von 0,25 V und die Gateelektrode 35 mit einem Pegel von 0 V beaufschlagt.
Die Herstellung des ferroelektrischen Transistors, der anhand der Fig. 1 bis 3 erläutert wurde, erfolgt im wesentlichen wie die Herstellung eines Standard-MOS-Transistors oder eines ferroelektrischen Transistors. Bei der Herstellung des anhand von Fig. 1 und 3 erläuterten Transistors muß die asymmetri­ sche Ausbildung der Source-/Drain-Gebiete 121, 122 bzw. 321, 322 bezüglich der Gateelektrode 15 bzw. 35 realisiert werden. Dazu können die Source-/Drain-Gebiete 121, 122 bzw. 321, 322 vor der Herstellung von Gatedielektrikum, ferroelektrischer Schicht und Gateelektrode mit Hilfe einer Maske erzeugt wer­ den. Alternativ werden die Source-/Drain-Gebiete nach Her­ stellung des Gatedielektrikums, der ferroelektrischen Schicht und der Gateelektrode durch Implantieren erzeugt. Das erste Source-/Drain-Gebiet 121 bzw. 321 wird nachfolgend durch eine schräge Implantation vergrößert.

Claims (7)

1. Ferroelektrischer Transistor,
  • - bei dem in einem Halbleitersubstrat (11) zwei Source- /Drain-Gebiete (121, 122) und ein dazwischen angeordneter Kanalbereich vorgesehen sind,
  • - bei dem an der Oberfläche des Kanalbereichs ein Gatedie­ lektrikum (13) angeordnet ist,
  • - bei dem oberhalb des Gatedielektrikums (13) eine ferro­ elektrische Schicht (14) und eine Gateelektrode (15) ange­ ordnet sind, wobei die ferroelektrische Schicht (14) eines der Source-/Drain-Gebiete (121) überlappt.
2. Ferroelektrischer Transistor nach Anspruch 1, bei dem die ferroelektrische Schicht (14) und die Gateelek­ trode (15) das eine Source-/Drain-Gebiet (121) überlappen.
3. Ferroelektrischer Transistor nach Anspruch 1 oder 2, bei dem zwischen dem einen Source-/Drain-Gebiet (321) und der ferroelektrischen Schicht (34) eine leitfähige Schicht (332) angeordnet ist.
4. Ferroelektrischer Transistor nach einem der Ansprüche 1 bis 3, bei dem das Material der ferroelektrischen Schicht (14) eine Korngröße von mindestens 20 nm aufweist.
5. Ferroelektrischer Transistor nach einem der Ansprüche 1 bis 4, bei dem die Fläche, in der die ferroelektrische Schicht (14) das eine Source-/Drain-Gebiet (121) überlappt, um einen Fak­ tor zwischen 1,5 und 10 kleiner als die Fläche des Kanalbe­ reichs ist.
6. Ferroelektrischer Transistor nach einem der Ansprüche 1 bis 5, der bezüglich einer Mittelebene senkrecht zu einer Verbin­ dungslinie zwischen den beiden Source-/Drain-Gebieten (221, 222) im wesentlichen spiegelsymmetrisch aufgebaut ist.
7. Verfahren zum Betrieb eines ferroelektrischen Transistors mit zwei Source-/Drain-Gebieten, einem dazwischen angeordne­ ten Kanalbereich, einem Gatedielektrikum, einer ferroelektri­ schen Schicht und einer Gateelektrode, wobei die ferroelek­ trische Schicht eines der Source-/Drain-Gebiete teilweise überlappt, bei dem zur Änderung des Polarisationszustandes der ferro­ elektrischen Schicht zwischen das eine Source-/Drain-Gebiet und die Gateelektrode eine Spannung angelegt wird.
DE1999126766 1999-06-11 1999-06-11 Ferroelektrischer Transistor und Verfahren zu dessen Betrieb Ceased DE19926766A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1999126766 DE19926766A1 (de) 1999-06-11 1999-06-11 Ferroelektrischer Transistor und Verfahren zu dessen Betrieb
PCT/DE2000/001646 WO2000077858A1 (de) 1999-06-11 2000-05-23 Ferroelektrischer transistor und verfahren zu dessen betrieb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999126766 DE19926766A1 (de) 1999-06-11 1999-06-11 Ferroelektrischer Transistor und Verfahren zu dessen Betrieb

Publications (1)

Publication Number Publication Date
DE19926766A1 true DE19926766A1 (de) 2000-12-21

Family

ID=7910987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999126766 Ceased DE19926766A1 (de) 1999-06-11 1999-06-11 Ferroelektrischer Transistor und Verfahren zu dessen Betrieb

Country Status (2)

Country Link
DE (1) DE19926766A1 (de)
WO (1) WO2000077858A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3503200A1 (de) * 2017-12-22 2019-06-26 IMEC vzw Fe-fet-speichervorrichtung und verfahren zur programmierung solch einer vorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230223066A1 (en) * 2022-01-07 2023-07-13 Ferroelectric Memory Gmbh Memory cell and methods thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264506B2 (ja) * 1991-11-18 2002-03-11 ローム株式会社 強誘電体不揮発性記憶装置
JP3136045B2 (ja) * 1994-04-28 2001-02-19 沖電気工業株式会社 メモリセルトランジスタ
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
EP0767464B1 (de) * 1995-09-08 2003-11-19 Fujitsu Limited Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher
JP3532747B2 (ja) * 1997-12-09 2004-05-31 富士通株式会社 強誘電体記憶装置、フラッシュメモリ、および不揮発性ランダムアクセスメモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3503200A1 (de) * 2017-12-22 2019-06-26 IMEC vzw Fe-fet-speichervorrichtung und verfahren zur programmierung solch einer vorrichtung
US20190198080A1 (en) * 2017-12-22 2019-06-27 Imec Vzw Ferroelectric memory device and method of programming same

Also Published As

Publication number Publication date
WO2000077858A1 (de) 2000-12-21

Similar Documents

Publication Publication Date Title
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19946437A1 (de) Ferroelektrischer Transistor
DE69032479T2 (de) Verbesserter Dünnfilmvaraktor
WO2002013275A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE19840824C1 (de) Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
DE68915524T2 (de) Flüssigkristallanzeigevorrichtung.
DE102005051573B4 (de) MIM/MIS-Struktur mit Praseodymtitanat als Isolatormaterial
DE69022621T2 (de) Integrierter ferro-elektrischer Kondensator.
DE2845328A1 (de) Speichertransistor
DE2614698C2 (de) Halbleiterspeicher
EP1138084B1 (de) Ferroelektrischer transistor und verfahren zu dessen herstellung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE19923388A1 (de) Halbleiterspeicherbauelement mit SOI (Silizium auf Isolator) Struktur und Verfahren für dessen Herstellung
DE19857038A1 (de) FEMFET-Vorrichtung und Verfahren zu deren Herstellung
WO2000033382A1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE10141962A1 (de) Nicht-flüchtiger Halbleiterspeicher
DE19947117B4 (de) Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
EP1005090A1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
DE69431416T2 (de) Lichtventilvorrichtung mit einer Schutzschaltung, die eine Halbleitervorrichtung beinhaltet
DE19802056A1 (de) Isolierschicht-Feldeffekttransistoren mit unterschiedlichen Gate-Kapazitäten
DE19926766A1 (de) Ferroelektrischer Transistor und Verfahren zu dessen Betrieb
DE19845066C2 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE112016006619T5 (de) Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection