DE2201028B2

DE2201028B2 - Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens

Info

Publication number: DE2201028B2
Application number: DE2201028A
Authority: DE
Inventors: D Frohman-Bentchkowsky
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1971-01-15
Filing date: 1972-01-11
Publication date: 1979-01-18
Also published as: DE2201028C3; CA946524A; FR2121824B1; FR2121824A1; JPS5146382B1; BE777996A; GB1383981A; NL7200562A; IT962050B; DE2201028A1

Description

Die Erfindung betrifft ein Verfahren zum Betrieb eines Feldeffekttransistors mit einer vollständig von Isoliermaterial umgebenen, auf schwebendem Potential befindlichen, elektrisch aufladbaren ersten Gate-Elektrode, einem Halbleitersubstrat eines ersten Leitungstyps, in gegenseitigem Abstand angeordneten, als Source und Drain wirkenden Zonen eines dem ersten entgegengesetzten zweiten Leitungstyps, die mit dem Substrat je einen pn-übergang bilden, und mit mindestens einer oberhalb und isoliert von der ersten Gate-Elektrode angeordneten weiteren Gate-Elektrode, als Speicherelement, bei dem der Ladungszustand der ersten Gate-Elektrode aus den Leitfähigkeitseigenschaften des Kanalgebiets zwischen Source und Drain festgestellt wird.

Ferner betrifft die Erfindung einen Feldeffekttransistor zur Ausübung dieses Verfahrens.

Aus der DE-OS 18 03 035 ist ein Feldeffekt-Halbleiterbauelement bekannt, das für die Speicherung eines Informationsbits mit Hilfe eines von außen angelegten elektrischen Feldes in zwei Betriebszustände gebracht werden kann. Das bekannte Halbleiterbauelement weist ein Substrat auf und eine auf dessen Oberfläche im Gate-Bereich angeordnete Schichtenfolge, bestehend aus einer ersten Isolierschicht, einer ersten Metallschicht, einer zweiten Isolierschicht und einer weiteren Metallschicht. Die erste Isolierschicht hat eine Dicke, die kleiner ist, als die für Ladungsträger aus dem Substrat unter dem Einfluß einer vorgegebenen Feldstärke durchtunnelbare Strecke. Die erste Metallschicht ist auf schwebendem Potential befindlich, also eine vollständig von Isoliermaterial umgebene Gate-Elektrode. Eine besondere Ladeelektrode, die auf der dem Substrat entgegengesetzten Seite der zweiten Isolierschicht als weitere Metallschicht niedergeschlagen ist, dient zum Aufladen und Entladen der Gate-Elektrode. Die zwischen dem Substrat und der Gate-Elektrode angeordnete erste Isolierschicht muß bei dem bekannten Halbleiterbauelement notwendigerweise so dünn gehalten sein, daß diese Isolierschicht durchtunnelbar ist. In der Praxis ist es außerordentlich schwierig, eine gleichförmige dünne Isolierschicht auf dem Halbleiterkörper niederzuschlagen, die direkte Stromwege zwischen der zu Speicherzwecken vorgesehenen Gate-Elektrode und dem Halbleiterkörper zuverlässig ausschließt. Die Herstellung des bekannten Halbleiterbauelements und dessen Nutzung als Speicherelement ist daher außerordentlich aufwendig.

Aus »Solid-State Electronics«, Band 12,1969, Heft 12, Seiten 981 bis 987 ist ferner ein Speicherelement in Sandwich-Bauweise bekannt, dessen Steuerelektrode gegenüber einer Drain-Zone in Richtung zur Source-Zone versetzt angeordnet ist und durch ein zweites, über einem relativ dicken Isolierkörper angeordnetes Gate auf- und entladen wird. Bei diesem bekannten Speicherelement findet eine Siliziumnitritschicht als

Speichermedium Verwendung. Die Löschspannungen sind vergleichsweise sehr hoch und liegen zwischen 60 und 100 V.

Durch das nicht vorveröffentlichte ältere deutsche Patent 21 29 181 ist bereits die Aufgabe gelöst, das > Verfahren zum Betrieb eines Feldeffekttransistors so zu ändern, daß die Herstellung des letzteren durch Verwendung dickerer Isolierschichten und Einsparung zusätzlicher Gate-Auflade-Elektroden vereinlacht wird. Bei der Lösung dieser Aufgabe wird von dem bekannten ι ο physikalischen Mechanismus der Avalanche-Injektion Gebrauch gemacht In »Applied Physics Leiters«, Band 15, 1969, Nr. 6, Seiten 174 bis 177, wird auf die Möglichkeit der Avalanche-Injektion von Elektronen in SiCVSchichten zur Erläuterung der Arbeitsweise eines Speicherelements mit einer besonderen MOSFET-Ausführung hingewiesen. Gemäß dem genannten älteren Patent wird die schwebende, d. h. auf freiem Potential befindliche Gate-Elektrode mit Hilfe der Avalanche-Injektion aufgeladen, wobei an das Substrat einerseits und 2u an Source- oder Drain-Zonen andererseits eine einen Avalanche-Durchbruch an dem zwischen der Zone und dem Substrat gebildeten pn-übergang hervorrufende Spannung angelegt wird.

Der vorliegenden Erfindung liegt die Aufgabe 2"> zugrunde, das eingangs genannte Verfahren so auszugestalten, daß es zur elektrischen Entladung der auf schwebendem Potential gehaltenen Gate-Elektrode geeignet ist, um dadurch auch statische Speicherelemente, die keiner Regenerierung bedürfen, ähnlich dynami- jo sehen Speicherelementen elektrisch voll programmie-bar zu machen. Außerdem soll für den zur Ausübung des Verfahrens bestimmten Feldeffekttransistor eine zweckmäßige Ausgestaltung angegeben werden.

Zur Lösung dieser Aufgabe schlägt die Erfindung vor, 3-5 daß zum Entladen der ersten Gate-Elektrode eine solche Spannung zwischen der weiteren Gate-Elektrode und den Zonen angelegt wird, daß die Ladung der ersten Gate-Elektrode infolge einer Avalanche-Injektion von der ersten Gate-Elektrode zu der weiteren ·»< > Gate-Elektrode durch die dazwischenliegende Isolierschicht entfernt wird. Der wesentliche Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß zum Löschen oder Ändern der im Speicherelement gespeicherten Information keine zusätzliche Einrichtung, so z. B. eine Röntgen- oder UV-Bestrahlungseinrichtung benötigt wird, sondern daß das Entladen oder Umladen über äußere Anschlüsse des Speicherelements erfolgen kann, obwohl die auf schwebendem Potential befindliche Gate-Elektrode als Speicherelektrode vollständig isoliert ist. Das Entladen kann dabei sogar mit vergleichsweise niedrigen Spannungen erfolgen.

Bei dem erfindungsgemäßen Verfahren kann die Entladespannung zwischen der weiteren Gate-elektrode und dem Substrat anliegen, oder das Substrat befindet sich auf dem Potential der weiteren Gate-Elektrode, und eine dritte oberhalb und isoliert von der ersten Gate-Elektrode angeordnete Gate-Elektrode hat das Potential der Zonen.

Der Feldeffekttransistor zur Ausübung des erfin- t>o dungsgemäßen Verfahrens weist eine vollständig von Isoliermaterial umgebene, auf schwebendem Potential befindliche erste Gate-Elektrode, ein Halbleitersubstrat eines ersten Leitungstyps, in gegenseitigem Abstand angeordnete, als Source und Drain wirkende Zonen b5 eines dem ersten entgegengesetzten Leitungstyps, die mit dem Substrat je einen pn-Übergang bilden, und mindestens eine oberhalb und isoliert von der ersten Gate-Elektrode angeordnete weitere Gate-Elektrode auf und zeichnet sich dadurch aus, daß sowohl die Isolierschicht zwischen dem Substrat und der ersten Gate-Elektrode als auch die Isolierschicht zwischen der ersten und der weiteren Gate-E!ektrode wenigstens 50 nm dick ist und daß die Kapazität zwischen der weiteren Gate-Elektrode und der ersten Gate-Elektro de kleiner als die Kapazität zwischen der ersten Gate-Elektrode und dem Substrat ist Ausgestaltungen des erfindungsgemäßen Verfahrens und des zu seiner Ausübung dienenden Feldeffekttransistors sind in den Ansprüchen 2 bis 3 und 5 bis 7 angegeben.

Die Erfindung ist in der folgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung erläutert, und zwar zeigt

F i g. 1 eine Querschnittansicht auf einen Feldeffekttransistor mit einer vollständig von Isoliermaterial umgebenen, auf schwebendem Potential befindlichen Gate-Elektrode,

Fig.2 eine schematische Darstellung der bei dem Feldeffekttransistor gemäß F i g. Γ auftretenden Kapazitäten,

F i g. 3 ein alternatives Ausführungsbeispiel des ais Speicherelement betriebenen Feldeffekttransistors, bei dem die weitere Gate-Elektrode gegenüber dem Kanalgebiet seitlich versetzt angeordnet ist,

Fig. 4 ein gegenüber dem Ausführungsbeispiel gemäß F i g. 1 und 2 abgewandeltes Ausführungsbeispiel mit einer dritten Gate-Elektrode, und zwar als Schnittansicht längs des Kanalgebiets,

Fig. 5 eine schematische Draufsicht auf den Feldeffekttransistor gemäß F i g. 4 und

Fig.6 ein alternatives Ausführungsbeispiel mit p-leitendem Substrat und p-leitender Gate-Elektrode.

Der in Fi g. 1 im Schritt dargestellte Feldeffekttransistor ist Teil eines Substrats 2 aus n-leitendem Siliziummaterial. Zwei p⁺-Zonen 3 und 4, die als Source und Drain wirken, sind in gegenseitigem Abstand im Substrat 2 angeordnet und bilden dadurch ein Kanalgebiet 12. Eine auf elektrisch schwebendem Potential befindliche erste Silizium-Gate-Elektrode 8 ist vollständig von Isoliermaterial umgeben über dem Kanal 12 angeordnet und von diesem durch eine Siliziumoxydschicht 7 isoliert. Diese Schicht hat bei einer bevorzugten Ausführungsform wenigstens eine Stärke von 100 nm. Eine weitere Gate-Elektrode 10 ist bei dem beschriebenen Ausführungsbeispiel eine Metall-Gate-Elektrode, an die ein Leiter 16 angeschlossen ist. Die weitere Gate-Elektrode 10 liegt über der ersten Gate-Elektrode 8 und ist durch eine Siliziumoxydschicht 9 von dieser getrennt. Die Siliziumoxydschicht 9 hat bei diesem Ausführungsbeispiel eine Dicke von wenigstens 100 nm. An den Zonen 3 bzw. 4 sind metallische Anschlüsse 5 bzw. 6 vorgesehen, über die der elektrische Kontakt mit diesen Zonen in geeigneter Weise hergestellt werden kann. Die Isolierschichten 7,9 und 11 können, wie oben erwähnt, aus Siliziumoxyd (z. B. SiO, S1O2) bestehen, das niedergeschlagen oder aufgewachsen ist.

Die vollständig von Isoliermaterial umgebene erste Gate-Elektrode 8 besteht vorzugsweise aus polykristallinem p-leitendem Silizium. Sie wird zusammen mit einem η-leitenden Substrat 2 verwendet, jedoch können Substrate aus anderen Materialien und mit anderem Leitfähigkeitstyp sowie andere Gate-Materialien, z. B. Metall-Gate-Elektroden Verwendung finden. Bezüglich der Vorteile und der Technologie von Halbleiterbauelementen mit Silizium-Gate-Elektroden wird auf IEEE

Spektrum, Band 6, Nr. 10, Oktober 1969, Seite 28, verwiesen; der Feldeffekttransistor gemäß Fig. 1 kann unter Verwendung der daraus bekannten Methoden hergestellt werden.

Bei dem in F i g. 1 dargestellten Feldeffekttransistor ϊ kann eine elektrische Ladung dadurch aufgebracht werden, daß eine Spannung zwischen einen der Anschlüsse 5 und 6 der Zonen 3 und 4 und dem Substrat 2 angelegt wird, die ausreichend hoch ist, um einen Durchbruch in dem pn-übergang zwischen der ι ο entsprechenden Zone und dem Substrat hervorzurufen, wobei eine Avalanche-Injektion zur ersten Gate-Elektrode 8 stattfindet. Sobald die erste Gate-Elektrode 8 aufgeladen ist, ändern sich die Leitungseigenschaften zwischen den Source- und Drain-Zonen 4 und 3 beträchtlich, so daß der Ladungszustand der ersten Gate-Elektrode durch Bestimmung der Leitungseigenschaften zwischen den beiden Zonen feststellbar ist.

Die auf die erste Gate-Elektrode 8 aufgebrachte Ladung kann dadurch entfernt werden, daß der Leiter 16 auf ein Potential gelegt wird, das gegenüber dem Potential an den Source- und Drain-Anschlüssen 6 und 5 und dem Substrat 2 positiv ist. Wenn beispielsweise Substrat 2 und die Anschlüsse 5 und 6 bei dem beschriebenen Feldeffekttransistor auf Erdpotential liegen, so bewirkt das Anlegen eines Potentials von angenähert 35 V an die weitere Gate-Elektrode 10 über den Leiter 16, daß die Ladung von der auf schwebendem Potential befindlichen ersten Gate-Elektrode abgezogen bzw. entfernt wird. Der physikalische Mechanismus der Entladung geht auf eine Avalanche-Injektion von der p-leitenden ersten Gate-Elektrode 8 durch die Isolierschicht 9 zur weiteren Gate-Elektrode 10 zurück.

Die Ladung kann außerdem dadurch von der auf schwebendem Potential befindlichen ersten Gate-Elektrode 8 abgezogen werden, daß ein Potential an die Zonen 3 und 4 angelegt wird, das gegenüber dem Potential der weiteren Gate-Elektrode 10 und denjenigen des Substrats 2 negativ ist.

F i g. 2 zeigt verschiedene Kapazitäten, die bei dem in 4» F i g. 1 dargestellten Feldeffekttransistor auftreten. Die Kapazität zwischen der weiteren Gate-Elektrode 10 und der auf schwebendem Potential befindlichen ersten Gate-Elektrode 8 ist in F i g. 2 als Cg'g dargestellt. Die Verbindung 15 stellt in F i g. 2 die erste Gate-Elektrode

8 dar. Die zwischen der Source-Zone 4 und der ersten Gate-Elektrode 8 wirksame Kapazität ist als Cgs (Gate-Source), die Kapazität zwischen der ersten Gate-Elektrode 8 und dem Substrat 2 als Cg und die Kapazität zwischen der ersten Gate-Elektrode 8 und der Drain-Zone 3 als Cgd (Gate-Drain) bezeichnet. Damit die Ladung in geeigneter Weise von der ersten Gate-Elektrode 8 entfernt werden kann, sollte die Hauptkomponente des durch die Potentialdifferenz zwischen der weiteren Gate-Elektrode 10 und dem Substrat 2 sowie den Zonen 3 und 4 hervorgerufenen elektrischen Feldes über der Isolierschicht 9 wirksam sein. Aus F i g. 2 ist ersichtlich, daß eine Möglichkeit, den Hauptteil des elektrischen Feldes über der Isolierschicht

9 zur Wirkung zu bringen, darin besteht, daß das Verhältnis der Kapazität Cg'gund der Kombination aus Cgs, Cg und Cgd relativ klein gemacht wird Wenn zum Beispiel:

Elektrode 8 durch Anlegen eines Potentials von annähernd 35 Volt an die weitere Gate-Elektrode 10 über die Leitung 16 abgeführt werden, wobei dieses Potential ausreichend weit unterhalb desjenigen Wertes liegt, bei dem eine Beschädigung der Isolierschichten 7 oder 9 stattfinden kann. Das genannte Kapazitätsverhältnis ist bei dem Feldeffekttransistor gemäß F i g. 1 unter Verwendung der bekannten MOS-Technologie ohne weiteres einstellbar.

Wenn der zuvor beschriebene Feldeffekttransistor als Speicherelement in einer integrierten Speicherschaltungsanordnung eingesetzt werden soll, ist es zweckmäßig, die auf schwebendem Potential befindliche erste Gate-Elektrode 8 mit einer Spannung zu entladen, welche dieselbe Polarität hat wie die zur Aufladung der ersien Gaie-Elektrode erforderliche Spannung. Eine derartige Eigenschaft würde die Integrierung der Speicherelemente und der Dekodierschaltung für die Speicheranordnung auf einem einzigen Plättchen erleichtern.

Die erste Gate-Elektrode 8 kann dadurch entladen werden, daß die Source- und Drain-Zonen 4 und 3 an ein gegenüber der weiteren Gate-Elektrode 10 und dem Substrat 2 negatives Potential gelegt werden. Dabei sollte das folgende Kapazitätsverhältnis erreicht werden:

Q'g + Cg Cgs + Cgd

0,1

Cgs + Cgd + Cg

⁶⁵

so kann die Ladung bei dem in F i g. 1 dargestellten Feldeffekttransistor problemlos von der ersten Gate-Bei diesem Kapazitätsverhältnis fällt der Hauptteil der angelegten Spannung über Cg'g, also die Kapazität der Isolierschicht 9 ab.

Da Cgs und Cgd in der Regel kleiner als Q sind, läßt sich das geeignete Kapazitätsverhältnis bei dem in F i g. 1 dargestellten Feldeffekttransistor relativ schwer einstellen. Eine leichtere Einstellung des gewünschten Kapazitätsverhältnisses ergibt sich bei dem Ausführungsbeispiel gemäß Fig.4, bei dem eine dritte Gate-Elektrode 27 isoliert oberhalb der ersten Gate-Elektrode 25 und seitlich gegenüber letzterer sowie der weiteren Gate-Elektrode 26 versetzt angeordnet ist

Die Schnittansicht gemäß F i g. 4 verläuft entlang des Kanalgebiets, so daß die in F i g. 1 gezeigten Source- und Drain-Zonen nicht sichtbar sind. Der Feldeffekttransistor gemäß F i g. 4 — in schematischer Draufsicht auch in F i g. 5 dargestellt — weist ein n-leitendes Siliziumsubstrat 20 und zwei in gegenseitigem Abstand angeordnete, als Source und Drain wirkende p-leitende Zonen 30 und 31 (Fig.5) auf. Die auf schwebendem Potential befindliche erste Gate-Elektrode 25 hat eine langgestreckte Ausbildung und besteht aus p-leitendem Silizium. Die erste Gate-Elektrode 25 ist von Isolierschichten 21 und 22 vollständig umgeben. Sie ist im Bereich zwischen den p-leitenden Zonen 30 und 31 durch eine Oxydschicht von angenähert 100 nm Dicke von dem Substrat 20 getrennt Dieser Bereich ist in F i g. 4 mit 32 bezeichnet Der restliche Teil der ersten Gate-Elektrode 25 ist von dem Substrat 20 durch eine beträchtlich dickere Isolierschicht getrennt Die beispielsweise aus Metall bestehende weitere Gate-Elektrode 26 ist von der ersten Gate-Elektrode 25 vorzugsweise durch eine Oxydschicht von angenähert 100 nm getrennt Die weitere Gate-Elektrode 26 liegt oberhalb und zwischen den p-leitenden Zonen 30 und 31. Die beispielsweise ebenfalls als Metallelektrode ausgebildete dritte Gate-Elektrode 27 ist über dem Ende der ersten Gate-Elektrode 25 angeordnet, weist einen rechteckigen Bereich auf und ist durch eine etwa

22 Ol

100 nm dicke Siliziumoxydschicht von der ersten Gate-Elektrode getrennt. Ein Leiter 28 ist mit der dritten Gate-Elektrode 27 und ein Leiter 29 mit der zweiten Gate-Elektrode 26 verbunden. Die Herstellung des in den Fig.4 und 5 dargestellten Feldeffekttransi- ϊ stors kann ebenfalls unter Verwendung bekannter MOS-Technologie erfolgen.

Es sei angenommen, daß die Kapazität zwischen der dritten Gate-Elektrode 27 und der ersten Gate-Elektrode 25 Cg"g, die Kapazität zwischen den p-leitenden in Zonen 30 bzw. 31 und der ersten Gate-Elektrode Cgs bzw. Cgd, die Kapazität zwischen der ersten Gate-Elektrode 25 und dem Substrat 20 Cg und die Kapazität zwischen der zweiten Gate-Elektrode 26 und der ersten Gate-Elektrode 25 Cg'g'isl. ι -,

Wie oben erläutert, ist es möglich, eine elektrische Ladung von der auf schwebendem Potential befindlichen ersten Gate-Elektrode 8 bei der Ausführung gemäß F i g. 1 dadurch abzuführen, daß eine gegenüber dem Substrat und der zweiten Gate-Elektrode 10 :<> negative Spannung an die Source- und Drain-Elektroden über die Anschlüsse 5 und 6 angelegt wird. Es kann jedoch, wie ebenfalls oben erwähnt, schwierig sein, das geeignete Kapazitätsverhältnis zu erzielen, um ein elektrisches Feld ausreichender Stärke zur Entfernung r> der Ladung von der ersten Gate-Elektrode 8 aufzubauen. Durch die zusätzliche Verwendung der dritten Gate-Elektrode 27 gemäß Ausführungsbeispiel in F i g. 4 und 5 erhält man bei Anlegen eines V-Potentials an die dritte Gate-Elektrode das folgende Kapazitäts- tn verhältnis:

O: ¹R + Cs

Cgs + Cgd + Cg"g

Die der dritten Gate-Elektrode 27 zugeordnete r, Kapazität Cg"g liegt also parallel zu Cgs und Cgd, so daß die Möglichkeit besteht, durch geeignete Wahl von Cg"g ein niedriges Kapazitätsverhältnis, so z.B. 0,1, einzustellen.

Um die Ladung von der auf dem schwebenden *» Potential befindlichen ersten Gate-Elektrode 25 bei dem Ausführungsbeispiel gemäß den F i g. 4 und 5 durch die Zonen 30 und 31 abzuführen, können das Substrat 20, die zweite Gate-Elektrode 26 und die dritte Gate-Elektrode 27 auf Erdpotential gehalten werden, und ein 4> negatives Potential an die Zonen 30 und 31 angelegt werden. Dies ermöglicht die Ladungsabführung von der ersten Gate-Elektrode 25 bei relativ niedriger Spannung. Diese Spannung liegt ausreichend weit unter derjenigen Spannung, bei der eine Zerstörung oder ί<ι Beschädigung eines Teils des Feldeffekttransistors hervorgerufen werden könnte.

In der weiter unten angegebenen Tabelle ist eine mögliche Betriebsweise des Feldeffekttransistors in der Ausführung nach den Fig.4 und 5 gezeigt Diese Betriebsweise stellt ein Auflade- und Entladeverfahren dar, bei dem die Source- und Drain-Zonen stets auf übereinstimmendem Potential gehalten werden, so daß kein Strom zwischen den beiden Zonen fließen kann. Die Entladung erfolgt in jedem Falle durch Avalanche- t>o Injektion, wobei relativ niedrige Spannungen unterhalb von 50 Volt verwendet werden. In der' Tabelle bezeichnet »S« die Source-Zone (beispielsweise Zone 31 in F i g. 5) und »D« die Drain-Zone (beispielsweise Zone 30 in F ig. 5).

— V bedeutet ein negatives Potential, + V ein positives Potential und »0« bedeutet Erdpotential. Die Bezeichnungen — V, + V und 0 stellen nur die relativen Potentialdifferenzen zwischen den einzelnen Komponenten des Feldeffekttransistors dar.

Betriebsweise	η	S	Zweites Gate	Drittes U ate
Betrieb	-V -V	-V -V	0 0	0 -V
Aufladung Entladung

Wenn die an den Feldeffekttransistor angelegten Spannungen in geeigneter Weise gewählt sind, um die auf der schwebenden ersten Gate-Elektrode gespeicherten Überschußelektronen abzuführen, bewirken sie aufgrund desselben Mechanismus auch eine teilweise Verarmung der ersten Gate-Elektrode an Elektronen, wenn keine überschüssige Ladung an der ersten Gate-Elektrode vorhanden ist. Dies führt zu einer negativen Verschiebung der Einschaltspannung des Feldeffekttransistors. Daher kann bei der Auslegung eines Feldeffekttransistors der hier beschriebenen Art eine Vorwahl der Auflade- und Entladespannungen oder deren Einstellwerte erforderlich sein, damit die zum Aufladen der ersten Gate-Elektrode vorgesehene Spannung eine ausreichende Größe hat, um die erste Gate-Elektrode selbst bei teilweiser Elektronenverarmung aufladen zu können.

In Fig. 3 ist ein alternatives Ausführungsbeispiel des in F i g. 1 dargestellten Feldeffekttransistors in Draufsicht schematisch dargestellt. Die einzelnen Komponenten sind entsprechend F i g. 1 bezeichnet, und zwar unter Zusatz eines Apostrophs. Die als Source und Drain wirkenden Zonen sind in Fi g. 3 also als 4' bzw. 3' und deren Anschlüsse 5' und 6' bezeichnet. Die auf schwebendem Potential befindliche erste Gate-Elektrode 8' hat eine längliche Ausbildung und erstreckt sich über das Kanalgebiet des Feldeffekttransistors, d. h. über die durch die gestrichelten Linien 13 und 14 angegebenen Grenzen hinaus. Die Dicke der Isolierschicht zwischen der ersten Gate-Elektrode 8' und dem Substrat ist im Bereich zwischen den Linien 13 und 14 angenähert 100 nm außerhalb dieses Bereichs größer. Die zweite Gate-Elektrode 10' ist über der ersten Gate-Elektrode 8' außerhalb der aktiven Zone bzw. des Kanalgebiets des Feldeffekttransistors angeordnet und durch eine Isolierschicht von 100 nm Dicke gegenüber der ersten Gate-Elektrode 8' beabstandet. Die Betriebsweise des Feldeffekttransistors gemäß F i g. 3 entspricht beim Laden und Entladen derjenigen des Feldeffekttransistors gemäß F i g. 1.

Das Bauelement gemäß F i g. 3 ist leichter herzustellen als dasjenige der F i g. 1, da die zweite Gate-Elektrode 10' gegenüber der aktiven Zone des Feldeffekttransistors versetzt angeordnet ist

Ein abgewandeltes Ausführungsbeispiel eines Feldeffekttransistors ist in Fig.6 dargestellt, bei dem ein p-Ieitendes Substrat verwendet wird und der Leitwert zwischen zwei η+-Zonen durch Speicherung von Ladung auf der ersten Gate-Elektrode 25 geändert werden kann. Bei dem Ausführungsbeispiel nach F i g. 6 ist die auf schwebendem Potential befindliche erste Gate-Elektrode 25 aus polykristallinem Silizium vom Substrat 20 durch eine isolierende Oxydschicht 36 einer Stärke von etwa 50 bis 100 nm getrennt In dem Substrat 20 sind η+-Zonen 23 und 24 angeordnet über die der Ladungszustand der ersten Gate-Elektrode abgetastet

wird. Zwei Gate-Elektroden 50 und 52 aus leitendem Material, z. B. Aluminium, sind über der Gate-Elektrode 25 angeordnet und dienen zum Auf- und Entladen der ersten Gate-Elektrode 25. Die Isolierschicht zwischen den Gate-Elektroden 50 und 52 und der Elektrode 25 hat beispielsweise eine Stärke von etwa 50 bis 100 nm. Die für den Betrieb des Feldeffekttransistors gemäß Fig.6 vor allem maßgeblichen Kapazitäten sind mit unterbrochenen Linien in Fig.6 eingezeichnet und als Cg'g, Cg"gand Cg bezeichnet.

Es läßt sich zeigen, daß die Avalanche-Injektion durch ein thermisches Oxyd infolge starker Verarmung eines Siliziumsubstrats zu beträchtlichen Stromdichten der von einer p-leitenden Siliziumschicht injizierten Elektronen führt, während der Löcherstrom aus einer η-leitenden Siliziumschicht um einige wenige Größenordnungen kleiner ist. Um einen als Speicherelement verwendeten n-Kanal-Feldeffekttransistor mit elektrisch veränderlichem Zustand herzustellen, ist es zweckmäßig, als auf schwebendem Potential befindliche erste Oate-Elektrode eine solche aus polykristallinem ρ+ -Silizium und ein ρ+ -Substrat zu verwenden. Diese Ausbildung ermöglicht ein Aufladen und Entladen mit Hilfe des Elektronen-Avalanche-Injektionsmechanismus bei höherer Stromdichte. Im Betrieb wird die auf schwebendem Potential befindliche erste Gate-Elektrode durch Avalanche-Injektion von dem p-leitenden Substrat aufgeladen und durch Avalanche-Injektion von der p-leitenden Silizium-Gale-Elektrode zu einer der

Gate-Elektroden 50 und 52 entladen.

Auch bei dem Ausführungsbeispiel gemäß F i g. 6 ist ein geeignetes Kapazitätsverhältnis zur Erzielung einer optimalen Betriebsweise beim Auf- und Entladen der ersten Gate-Elektrode wichtig. Ein an die Gate-Elektrode 52 angelegter positiver Spannungsimpuls erzeugt bei geerdeter Gate-Elektrode 50 einen Spannungsabfall in erster Linie über Cg, wenn die Beziehung gilt:

^₁

O? R

Wenn diese Bedingung erfüllt ist, ergibt sich bei Anlegen eines positiven Impulses an die Gate-Elektrode 52 und bei positiver Vorspannung der Source-Zone 23 und der Drain-Zone 24 eine Avalanche-Injektion von dem p-leitenden Substrat 20 zur ersten Gate-Elektrode 25. Um die erste Gate-Elektrode 25 zu entladen, wird ein positives Potential an die Gate-Elektrode 50 bei geerdeten Source- und Drain-Zonen 23 und 24 und geerdeter Gate-Elektrode 52 angelegt. Der größte Teil des Spannungsabfalls tritt an Kapazität Cg'g auf, wobei eine Elektronen-Avalanche-Injektion von der p+-Silizium-Gate-Elektrode 25 zur Metall-Gate-Elektrode 50 die erste Gate-Elektrode 25 entlädt. Die beiden η+ -Zonen 23 und 24 dienen in erster Linie zur Bestimmung des Ladezustandes der erster Gate-Elektrode 25 durch Messung des Leitwerts zwischen den Zonen 23 und 24.

Hierzu 2 Blatt Zeichnungen

Claims

22 01 Patentansprüche:

1. Verfahren zum Betrieb eines Feldeffekttransistors mit einer vollständig von Isoliermaterial umgebenen, auf schwebendem Potential befindlichen, elektrisch aufladbaren ersten Gate-Elektrode, einem Halbleitersubstrat eines ersten Leitungstyps,

in gegenseitigem Abstand angeordneten, als Source und Drain wirkenden Zonen eines dem ersten ι ο entgegengesetzten zweiten Leitungstyps, die mit dem Substrat je einen pn-übergang bilden, und mit mindestens einer oberhalb und isoliert von der ersten Gate-Elektrode angeordneten weiteren Gate-Elektrode, als Speicherelement, bei dem der Ladungszustand der ersten Gate-Elektrode aus den Leitfähigkeitseigenschaften des Kanalgebiets zwischen Source und Drain festgestellt wird, dadurch gekennzeichnet, daß zum Entladen der ersten Gate-Elektrode (8; 8'; 25) eine solche Spannung zwischen der weiteren Gate-Elektrode (10; 10'; 26; 50) und den Zonen (3,4; 3', 4'; 23,24; 30,31) angelegt wird, daß die Ladung der ersten Gate-Elektrode infolge einer Avalanche-Injektion von der ersten Gate-Elektrode zu der weiteren Gate-Elektrode durch die dazwischenliegende Isolierschicht (9; 22) entfernt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Entladespannung zwischen der weiteren Gate-Elektrode (10; 10') einerseits und den jo Zonen (3, 4; 3', 4') sowie dem Substrat (2) andererseits angelegt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (2, 20) auf dem Potential der weiteren Gate-Elektrode (10; 10'; 26; 60) i> gehalten wird und daß eine dritte oberhalb und isoliert von der ersten Gate-Elektrode (8; 8'; 25) angeordnete Gate-Elektrode (26; 52) das Potential der Zonen (3,4;3',4';23,24;30,3i) hat.

4. Feldeffekttransistor zur Ausübung des Verfahrens nach Anspruch 1 oder 2, mit einer vollständig von Isoliermaterial umgebenen, auf schwebendem Potential befindlichen ersten Gate-Elektrode, einem Halbleitersubstrat eines ersten Leitungstyps, in gegenseitigem Abstand angeordneten, als Source und Drain wirkenden Zonen eines dem ersten entgegengesetzten Leitungstyps, die mit dem Substrat je einen pn-übergang bilden, und mit mindestens einer oberhalb und isoliert von der ersten Gate-Elektrode angeordneten weiteren jo Gate-Elektrode, dadurch gekennzeichnet, daß sowohl die Isolierschicht (7; 21; 36) zwischen dem Substrat (2; 20) und der ersten Gate-Elektrode (8; 8'; 25; 25') als auch die Isolierschicht (9; 22) zwischen der ersten und der weiteren Gate-Elektrode (10; 10'; 26; 50) v/enigstens 50 nm dick ist und daß die Kapazität (Cg'g) zwischen der weiteren Gate-Elektrode (10; 10'; 26; 50) und der ersten Gate-Elektrode (8; 8'; 25) kleiner als die Kapazität (Cg) zwischen der ersten Gate-Elektrode und dem Substrat (2; 20) ist. t>o

5. Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß die erste Gate-Elektrode (8') eine über das Kanalgebiet zwischen Source (4') und Drain (3') seitlich hinausgehende Erstreckung hat (F ig. 3 bis 6).

6. Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß die weitere Gate-Elektrode (10') gegenüber dem Kanalgebiet seitlich versetzt

angeordnet ist (F i g. 3).

7. Feldeffekttransistor nach Anspruch 5 oder 6 zur Ausübung des Verfahrens nach Anspruch 3, dadurch gekennzeichnet, daß eine dritte Gate-Elektrode (27; 52) isoliert oberhalb der ersten Gate-Elektrode (25) und seitlich gegenüber letzterer sowie der zweiten Gate-Elektrode (26; 50) versetzt angeordnet ist (F ig. 4 bis 6).