DE2638730C2 - n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET - Google Patents

n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET

Info

Publication number
DE2638730C2
DE2638730C2 DE2638730A DE2638730A DE2638730C2 DE 2638730 C2 DE2638730 C2 DE 2638730C2 DE 2638730 A DE2638730 A DE 2638730A DE 2638730 A DE2638730 A DE 2638730A DE 2638730 C2 DE2638730 C2 DE 2638730C2
Authority
DE
Germany
Prior art keywords
channel
memory
gate
memory gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2638730A
Other languages
English (en)
Other versions
DE2638730A1 (de
Inventor
Rudolf Dr. 8000 München Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE2445137A priority Critical patent/DE2445137C3/de
Priority claimed from DE2445137A external-priority patent/DE2445137C3/de
Priority to DE2638730A priority patent/DE2638730C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2643987A priority patent/DE2643987C2/de
Priority to DE2643932A priority patent/DE2643932C2/de
Priority to DE2643947A priority patent/DE2643947C2/de
Priority claimed from DE19772759039 external-priority patent/DE2759039A1/de
Publication of DE2638730A1 publication Critical patent/DE2638730A1/de
Priority claimed from DE2812049A external-priority patent/DE2812049C2/de
Publication of DE2638730C2 publication Critical patent/DE2638730C2/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Description

60
Die Erfindung betrifft einen n-Kanal-Speicher-FET nach dem Hauptpatent 24 45 137, dieser n-Kanal-Speicher-FET weist die im Oberbegriff des Anspruchs 1 b5 genannten Merkmale auf.
Bei Verwendung derartiger n-Kanal-Speicher-FETs in der Matrix eines Programmspeichers, in der die Drain-Zonen benachbarter n-Kanal-Speicher-FETs miteinander verbunden sind, tritt manchmal eine Störung auf, wenn das Speichergate eines bestimmten /J-Kanal-Speicher-FET durch Zufuhr von Elektronen mittels der Kanalinjektion aufgeladen (programmiert) wird. Diese Störung besteht darin, daß die Speichergates benachbarter, programmierter n-Kanal-Speicher-FETs teilweise oder ganz entladen werden, weil infolge der zwischen ihren Drain-Zonen und dem Substrat anliegenden Spannung ein Avalanche-Durchbruch zwischen den Drain-Zonen und dem Substrat auftritt Diese Störung, die als Nachbarwortstörung bezeichnet wird, ist in den Unterlagen des luxemburgischen Patents, 72 605 in denen auch die Lehre des Hauptpatents vorveröffentlicht ist beschrieben. Dort ist außerdem angegeben, daß die Nachbarwortstörung dann nicht auftritt, wenn der Isolator zwischen dem Speichergate und dem Halbleitersubstrat mindestens 45 nm dick ist
Ein n-Kanal-Speicher-FET mit einem so dicken Isolator zwischen dem Speichergate und dem Halbleitersubstrat hat jedoch den Nachteil, daß zum Entladen des Speichergates, also zum Löschen des n-Kanal-Speicher-FET, hohe Spannungen erforderlich sind. Wie in den bereits genannten Unterlagen des luxemburgischen Patents angegeben ist wird zum Löschen des π-Kanal-Speicher-FET entweder eine solche Spannung zwischen der Source- und/oder der Drain-Zone einerseits und dem Substrat andererseits angelegt, daß ein Avalanche-Durchbruch zwischen der Source- und/oder der Drain-Zone und dem Substrat erfolgt oder aber es wird zwischen dem Steuergate einerseits und der Source-Zone oder dem Substrat oder der Drain-Zone eine Spannung solcher Größe angelegt, daß das Speichergate infolge des Fowler-Nordheim-Tunneleffektes entladen wird. Sowohl die Avalanche-Durchbruchspannung (vgl. die in Japan J. Appl. Phys., Band 13, 1974, S. 367, 368, veröffentlichten Messungen an einem gewöhnlichen MOS-FET) als auch die für die Auslösung des Fowler-Nordheim-Tunneleffekts erforderliche Mindestspannung nimmt mit der Dicke des Isolators zwischen dem Speichergate und dem Halbleitersubstrat zu.
Der Erfindung liegt die Aufgabe zugrunde, den n-Kanal-Speicher-FET nach dem Hauptpatent so zu j verbessern, daß er mit niedrigen Löschspannungen mittels des Avalanche-Effektes oder des Fowler-Nordheim-Tunneleffekts löschbar ist und trotzdem sicher gegen Nachbarwortstörungen ist. Diese Aufgabe wird durch die im Kennzeichen des Anspruchs 1 genannten Maßnahmen gelöst.
Da der Isolator zwischen dem Speichergate und dem Halbleitersubstrat an dem drainseitigen Ende des Speichergate dicker ist als an dem sourceseitigen Speichergateende, ist die zur Löschung nötige Speichergate-Source-Spannung niedriger als diejenige Speichergate-Drain-Spannung, die zu einer durch Avalanche-Effekt bewirkten teilweise oder völligen Löschung über das drainseitige Speichergateende führt.
Eine Ausgestaltung des erfindungsgemäßen n-Kanal-Speicher-FET und Verfahren zum Entladen seines Speichergate sind in den Unteransprüchen angegeben. In der DE-OS 21 59 192 ist ein MNOS-Speicher-FET beschrieben, bei dem die erste Gate-Isolierschicht, die aus S1O2 besteht im sourcenahen Bereich dünner ist als im drainnahen Bereich. Dadurch wird die Durchbruchspannung zwischen der Drain-Zone und dem Substrat erhöht, so daß der MNOS-Speicher-FET auch in solchen integrierten Schaltungen verwendet werden
kann, die eine höhere Drain-Substrat-Spaniiung erforjg dem.
Die Erfindung_wird anhand der Figur näher erläutert, '$_ welche ein der Übersichtlichkeit wegen vereinfachtes, nicht überall maßstabsgetreues Schema eines Ausfüh- $ rungsbeispieles zeigt.
Das in der Figur gezeigte Ausführungsbeispiel eines ί n-Kanal-Speicher-FET ist im wesentlichen — abgese-■; hen von der erfindungsgemäßen Dimensionierung des j Isolators — bereits im Hauptpatent beschrieben, ■■- weswegen die Erläuterungen hier entsprechend kurz '. gefaßt werden dürfen. Erkennbar sind in dieser Figur die !; Anschlußbereiche Drain-Zone D und Source-Zone S. K Dazwischen liegt der Kanalbereich, der sowohl vom ■',"; mittels Kanalinjektion programmierbaren Speichergate G1 als auch vom von außen steuerbaren Steuergate G 2 : ·; gesteuert wird. — Symbolisch ist in der Figur durch die .v Andeutung eines Anschlusses gezeigt daß das Steuergate G 2 von außen steuerbar ist wohingegen das '·■'; Speichergate G1 wegen des es allseitig umgebenden Isolators /5 nicht ohmisch, sondern nur kapazitiv, und zwar über das Steuergate G 2, von außen steuerbar ist Der Kanalbereich ist vom Speichergate, und auch vom Steuergate, durch Oxidschichten isoliert wobei der Isolator zwischen dem sourcenahen Speichergatebereich einerseits und der Source-Zone andererseits nur die relativ kleine Dicke χ 2 aufweist im Vergleich zum Isolator zwischen dem drainnahen Speichergatebereich einerseits und Kanalbereich und Drain-Zone D andererseits — dort ist nämlich der Abstand χ 3 relativ groß. Insbesondere kann χ 3 gemäß der Lehre des luxemburgischen Patents 72 605 so dick gewählt werden, z. B. 60 nm dick sein, daß keine Nachbarwortstörungen zu befürchten sind — obwohl das Speichergate G1 von der Source-Zone S den vergleichsweise sehr viel geringeren Abstand χ 2 von z. B. nur 30 nm, also z. B. nur den halben Abstand, aufweist.
Das programmierte, also z. B. auf —10 V aufgeladene Speichergate G 1 kann, wie bereits erwähnt, aufgrund der erfindungsgemäßen Dimensionierung des Isolators mit niedrigen Löschspannungen auf verschiedene Weise gelöscht werden:
1. Man kann dazu die Durchbruchsspannung zwisehen Source-Zone S, ζ. B. +25 V, und Substrat HT,
z. B. —5 V, anlegen, so daß aufgrund des Avalanche-Effektes dort aufgeheizte Löcher von diesem pn-übergang über den kleinen Abstand χ 2 zum Speichergate Gi gelangen und die dort gespeicherten Elektronen kompensieren. Die Avalanche-Durchbruchsspannung zwischen Substrat und Source-Zone ist besonders gering, weil der Abstand χ 2 besonders klein ist. Es empfiehlt sich oft, das Steuergate dabei mit nichtpositiver Vorspannung, z. B. —5 V oder noch negativer, zu versorgen, damit das Potential des Speichergate G1 während der ganzen Löschung negativ bleibt und daher die aufgeheizten Löcher anzieht.
2. Eine Löschung mit niedrigen Löschspannungen kann auch dadurch erfolgen, daß zwischen dem Steuergate G 2 und der Source-Zone S und/oder dem Substrat HT eine Löschspannung solcher Polarität angelegt wird, daß die im Speichergate gespeicherte Elektronen zum Abfließen durch den t,=, Isolator zur Source-Zone hin oder zum Substrat hin veranlaßt werden (Fowler-Nordheim-Tunnel-Effekt).
Das Speichergate G 2 kann, wie bereits z. B. durch das luxemburgische Patent 72 605 bekannt ist insbesondere auch zum Lesen verwendet werden, indem nämlich bei entsprechenden positiven Lesepotentialen am Steuergate GX z. B. +5 V an G2 bei 0 V an Sund 5 V an D, der Kanal des n-Kanal-Speicher-FET leitend ist falls das Speichergate G1 ungeladen ist — aber der Kanal nichtleitend ist falls das Speichergate G1 negativ, z. B. auf — 10 V oder 0 V an S, D und G 2, aufgeladen ist Das Steuergate wird darüber hinaus zur Programmierung des iJ-Kanal-Speicher-FET verwendet, indem man während der Programmierung durch positive Potentiale am Steuergate G 2, z. B. + 25 V an G 2 bei 0 V an S und +20 V an D, den Kanal zuverlässig in den gutleitenden Zustand steuert um so dort die Kanalinjektion zu ermöglichen.
Falls das Speichergate G1 bzw. der von ihm gesteuerte Kanalbereich nicht nur an die Source-Zone 5, sondern auch an die Drain-Zone D angrenzt kann die Kanalinjektion an einer drainnahen Kanalbereichsstelle erzeugt werden, statt sie irgendwo zwischen Drain-Zone und Source-Zone erzeugen zu müssen. Die Ausnutzung einer drainnahen Kanalbereichsstelle zur Erzeugung der Kanalinjektion hat den Vorteil, daß dann auch die zum Programmieren notwendigen Betriebsspannungen besonders niedrig gewählt werden können. Je näher außerdem der vom Speichergate G1 gesteuerte Kanalbereich an die Drain-Zone D heranre'cht, umso zuverlässiger wird bei einer relativ geringen negativen Aufladung des Speichergate G 1 eine Sperrung des Kanals während des Lesens bewirkt, bei dem, verglichen mit dem Sourcepotential, ein positives Potential an der Drain-Zone liegt.
Bei dem /7-Kanal-Speicher-FET nach der Erfindung wird also durch die Verschiedenheit der Abstände χ 2 und χ 3 des Speichergate von den Anschlußbereichen bzw. vom Kanalbereich erreicht, daß die Avalanche-Durchbruchspannung zwischen Source-Zone und Substrat kleiner ist als zwischen Drain-Zone und Substrat. Dadurch kann, bei konstant gehaltenem Steuergatepotential, das Drainpotential sehr viel positiver als das Sourcepotential gemacht werden, bevor eine drainnahe statt sourcenahe Speichergateentladung aufgrund eines Avalanche-Effektes eintritt. Die insbesondere auf dem drainnahen Avalanche-Effekt und/oder drainnahen Fowler-Nordheim-Tunneleffekt beruhenden Nachbarwortstörungen sind leicht unterdrückbar, ohne daß beim Löschen, was ja durch einen sourceseitigen Effekt erfolgt eine entsprechende Erhöhung der Löschbetriebsspannungen in Kauf genommen werden muß.
Bei dem n-Kanal-Speicher-FET nach der Erfindung darf sogar durch Verringerung der Dicke χ 2 die Avalanche-Durchbruchspannung zwischen Source-Zone Sund Substrat HTso stark erniedrigt werden, daß, bei 0 V an Steuergate G 2 und an Source-Zone S, das programmierte, z.B. dann auf — 10V gegenüber der Source-Zone Saufgeladene Speichergate G 1 durch den Avalanche-Effekt gerade noch nicht gelöscht wird, wenn gleichzeitig an das Substrat die für den Normalbetrieb übliche Vorspannung, z. B. —5 V an HT, angelegt wird. Dies bedeutet z. B. daß in diesem Falle die Source-ZSubstrat-Durchbruchspannung nur noch etwas mehr als 5 V betragen muß und daß vor allem die den Fowler-Nordheim-Tunneleffekt auslösende Spannung bei Entladung des Speichergate zur auf 0 V liegenden Source-Zone Shin nur noch etwas über 10 V liegen muß. Ein SiCVlsolator Is darf also eine Dicke χ 2 von ca. 25 nm besitzen, ohne eine Teillöschung im
Rahmen dieser bei Normalbetrieb oft angelegten Betriebsspannungen zu bewirken.
In diesem Dimensionierungsfall wäre, bei OV am Steuergate G 2 und —5 V am Substrat HT, nur eine Löschspannung von etwas mehr als 10 V, z. B. +15 V, an j der Source-Zone 5 nötig, um das Speichergate G i völlig zu entladen, und zwar besonders dann, falls die effektiv wirksame Kapazität zwischen Steuergate G 2 einerseits und Speichergate G 1 andererseits sehr viel größer, z. B. 5mal größer, als die Eigenkapazität |U zwischen Speichergate G 1 einerseits und Source-Zone S und Drain-Zone D und Substrat HT andererseits ist. — Wäre statt dieser Dimensionierung die SiO2-Isolatordicke χ 2 unter dem die Source-Zone bedeckenden Speichergatebereich gleich groß wie die SiCVIsolatordicke χ 3 unter dem drainseitigen Ende des Speichergate G 1, nämlich z. B. ca. 60 nm, dann wäre erfahrungsgemäß eine Löschspannung von ca. +30V an der Source-Zone 5 bei OV am Steuergate und —5 V am Substrat nötig. Durch die Wahl des geringen Abstandes χ 2 mit z.B. ca. 25 nm, konnte hier also die Löschspannung um ca. 15 V erniedrigt werden — und zwar ohne die Gefahr von Nachbarwortstörungen beim Programmieren in bereits programmierten, weiteren solchen n-Kanal-Speicher-FETs zu begünstigen, solan ge die oben angegebene, nötige Isolatormindestdicke, vgl. χ 3, zwischen Drain-Zone und Speichergate eingehalten wird.
Die notwendige Löschmindestspannung, welche zur Löschung mittels des Fowler-Nordheim-Tunneleffektes notwendig ist, ist bekanntlich angenähert proportional der Isolatordicke. Aufgrund dieser linearen Abhängigkeit der Löschmindestspannung von der Isolatordicke ist es nicht schwierig, eine andere, für einen geplanten Wert der Löschspannung günstige Isolatordicke χ 2 festzulegen,
Die bei dem /7-Kanal-Speicher-FET nach der Erfindung nötigen, niedrigen Löschspannungen können leicht von der Randelektronik eines Speicherbausteins geliefert werden.
Hierzu 1 Blatt Zeichnuncen

Claims (5)

Patentansprüche:
1. π-Kanal-Speicher-FET mit einem Halbleitersubstrat in dem eine Source-Zone und eine Drain-Zone ausgebildet sind, mit einem über dem Kanalbereich zwischen Source- und Drain-Zone angeordneten, allseitig von einem Isolator umschlossenen Speichergate und mit einem kapazitiv auf das Speichergate einwirkenden Steuergate, zur Ausübung des Verfahrens nach Anspruch 1 des Hauptpatents 24 45 137, wobei im Betrieb das Speichergate entweder ungeladen oder negativ aufgeladen ist, wobei ferner die negative Aufladung des Speichergate durch Zufuhr von Elektronen vom Kanalbereich durch den Isolator hindurch zum Speichergate erfolgt, wobei der Ladungszustand des Speichergate dadurch festgestellt wird, daß an die Drain-Zone ein gegenüber der Source-Zone positives Potential angelegt wird und gleichzeitig dem Steuergate ein solches Potental gegenüber der Source-Zone zügeführt wird, daß der Kanal bei ungeladenem Speichergate leitend und bei negativ aufgeladenem Speichergate nichtleitend ist (Lesen), und wobei zur Zufuhr von Elektronen zum Speichergate an die Drain-Zone bei mittels des Steuergate leitend gesteuertem Kanal ein so hohes positives Potential gelegt wird, daß Elektronen im Kanalbereich eine solche Energie erreichen, daß sie den Isolator durchdringen und zum Speichergate gelangen (Kanalinjektion), dadurch gekennzeichnet, daß der vom Speichergate (G 1) gesteuerte Kanalbereich an die Source-Zone ('S,)angrenzt und daß der Isolator (Is) zwischen dem sourcenahen Speichergatebereich (G 1) einerseits und der Source-Zone (S) andererseits dünner (x 2) ist als zwischen dem drainnahen Speichergatebereich (G 1) einerseits und dem Kanal und der Drain-Zone (D) andererseits (x 3).
2. π-Kanal-Speicher-FET nach Anspruch 1, dadurch gekennzeichnet, daß der vom Speichergate (G 1) gesteuerte Kanalbereich auch an die Drain-Zone (D) angrenzt.
3. Verfahren zum Entladen des Speiche, gate des π-Kanal-Speicher-FET nach Anspruch T'oder 2, dadurch gekennzeichnet, daß zwischen der Source-Zone (S) und dem Substrat (HT) eine solche Spannung angelegt wird, daß ein Avalanche-Durchbruch erfolgt.
4. Verfahren zum Entladen des Speichergate des π-Kanal-Speicher-FET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine zur Auslösung des Fowler-Nordheim-Tunneleffektes ausreichende Spannung zwischen dem Steuergate (G 2) einerseits und der Source-Zone (S) und/oder dem Substrat fW7)andererseits angelegt wird.
5. Verwendung eines π-Kanal-Speicher-FET nach Anspruch 1 oder 2 in einem Programmspeicher eines Fernsprech-Vermittlungssystems.
DE2638730A 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET Expired DE2638730C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2643987A DE2643987C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643932A DE2643932C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643947A DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE19772759039 DE2759039A1 (de) 1974-09-20 1977-12-30 N-kanal-speicher-fet
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Publications (2)

Publication Number Publication Date
DE2638730A1 DE2638730A1 (de) 1978-03-02
DE2638730C2 true DE2638730C2 (de) 1982-10-28

Family

ID=33102242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2638730A Expired DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2638730C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454154A1 (fr) * 1979-04-10 1980-11-07 Texas Instruments France Cellule de memoire a injecter et a grille flottante perfectionnee

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
US3719866A (en) * 1970-12-03 1973-03-06 Ncr Semiconductor memory device
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
DE2201028C3 (de) * 1971-01-15 1981-07-09 Intel Corp., Mountain View, Calif. Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
GB1392599A (en) * 1971-07-28 1975-04-30 Mullard Ltd Semiconductor memory elements
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
JPS525233B2 (de) * 1972-02-29 1977-02-10
NL7208026A (de) * 1972-06-13 1973-12-17
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
LU72605A1 (de) * 1974-09-20 1975-08-21

Also Published As

Publication number Publication date
DE2638730A1 (de) 1978-03-02

Similar Documents

Publication Publication Date Title
DE2828855C2 (de) Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
DE4035660C2 (de) Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE69531820T2 (de) Durchbruchschutzschaltung mit hochspannungsdetektierung
DE3035484C2 (de) Leseschaltung
DE102004063581A1 (de) Halbleiterelement
EP0088815B1 (de) Elektrisch löschbare Speichermatrix (EEPROM)
DE2332643C2 (de) Datenspeichervorrichtung
DE2828836A1 (de) Wortweise elektrisch loeschbarer, nichtfluechtiger speicher
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
DE3430972C2 (de) Integrierte Schaltung
DE2638730C2 (de) n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
WO2002069284A1 (de) Zeiterfassungsvorrichtung und zeiterfassungsverfahren unter verwendung eines halbleiterelements
DE19941684B4 (de) Halbleiterbauelement als Verzögerungselement
DE2445137C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE112017004893T5 (de) Verhinderung einer Überprogrammierung von ReRAM-Speicherzellen
EP0988633A1 (de) Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung
EP0860011B1 (de) Verfahren und vorrichtung zum selbsttätigen ermitteln der nötigen hochspannung zum programmieren/löschen eines eeproms
DE2525097C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET
DE2513207C2 (de) n-Kanal-Speicher-FET
DE60104303T2 (de) Halbleiteranordnung
DE2812049C2 (de) n-Kanal-Speicher-FET
DE2445079A1 (de) Fet mit floatendem, isoliertem gate
DE2525062C2 (de) Matrixanordnung aus n-Kanal-Speicher-FET
DE2808072C2 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
AF Is addition to no.

Ref country code: DE

Ref document number: 2445137

Format of ref document f/p: P

D2 Grant after examination