DE2638730A1 - N-kanal-speicher-fet - Google Patents

N-kanal-speicher-fet

Info

Publication number
DE2638730A1
DE2638730A1 DE19762638730 DE2638730A DE2638730A1 DE 2638730 A1 DE2638730 A1 DE 2638730A1 DE 19762638730 DE19762638730 DE 19762638730 DE 2638730 A DE2638730 A DE 2638730A DE 2638730 A1 DE2638730 A1 DE 2638730A1
Authority
DE
Germany
Prior art keywords
channel
source
gate
memory gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762638730
Other languages
English (en)
Other versions
DE2638730C2 (de
Inventor
Rudolf Dr Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE2445137A priority Critical patent/DE2445137C3/de
Priority claimed from DE2445137A external-priority patent/DE2445137C3/de
Priority to DE2638730A priority patent/DE2638730C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2643947A priority patent/DE2643947C2/de
Priority to DE2643987A priority patent/DE2643987C2/de
Priority to DE2643932A priority patent/DE2643932C2/de
Priority claimed from DE19772759039 external-priority patent/DE2759039A1/de
Publication of DE2638730A1 publication Critical patent/DE2638730A1/de
Priority claimed from DE2812049A external-priority patent/DE2812049C2/de
Publication of DE2638730C2 publication Critical patent/DE2638730C2/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

  • n-Kanal-Speicher-FET
  • Die Erfindung stellt eine Fortbildung des in der Hauptanmeldung P 24 45 137.4-33 angegebenen n-Kanal-Speicher-FET bzw. von Weiterbildungen desselben dar. Die Erfindung wurde an sich für die Anwendung in einem Programmspeicher eines Fernsprech-Vermittlungssystems entwickelt; sie ist jedoch auch für die Anwendung in sonstigen Speichern, z;B. in Mikro-Programmspeichern von Datenverarbeitungsanlagen und Kleinstrechnern, geeignet.
  • Die Erfindung geht also von einem n-Kanal-Speicher-FET mit wenigstens einem Gate aus, nämlich mit einem allseitig von einem Isolator umgebenen, floatenden Speichergate, bei dem zur Umladung des Speichergate die Elektronen injizierende Kanalinjektion -d.h. Umladung durch im eigenen leitenden Kanal stark beschleunigte und hierdurch aufgeheizte Elektronen, die wegen ihrer Aufheizung durch ein in Source-Drain-Richtung wirkendes, elektrisches Feld die Energieschwelle zum Leitfähigkeitsband des Isolators überwinden und dadurch zum Speichergate gelangen - ausgenutzt wird, wobei die Kanalinjektion zum Programmieren, also Aufladen des Speichergate ausgenutzt wird, so daß das Speichergate nach dieser Aufladung mit seiner negativen Ladung durch Influenz in den Source-Drain-Strom hemmender Weise auf die Source-Drain-Strecke einwirkt.
  • In dieser iiauptaiiineldung, Fig. 1 und 6, ist jeweils ein n-Kanal-Spei cher-FET gezeigt, bei dem der vom Speichergate gesteuerte Kanalbereich direkt an die Source angrenzt und außerdem direkt an den Drain angrenzt.
  • Das Speichergate steuert dort also den Zustand des gesamten Kanals zwischen Source und Drain. Die Definition von Source und Drain entspricht der Kanalstromrichtung während des Programmierens.
  • Anhand von Weiterb.ildlmgen des in der Hauptanmeldung angegebenen n-Kanal-Speicher-FET, vgl. z.B. die Zusatzanmeldungen P 25 05 816.6-33 = 75 P 6016 BRD sowie P 26 13 895.4-33 = 76 P 6091 BRD, sind bereits Maßnalmlen der Durchführung einer elektrischen Löschung des in der Hauptanmeldung angegebenen n-Kanal-Speicher-FET beschrieben. Insbesondere in der Zusatzanmeldung P 26 13 895.4-33 ist, zur Verbesserung der Löschung, \der der Isolator zwischen\Source einerseits'und - zwar nicht\Speichergateaber einem an das Speichergate leitend angeschlossenen Lappen anderer seits dünner als zwischegtrainnahem Speichergate einerseits und dem Kanal und Drain andererseits. Durch eine solche Dimensionierung der Isolatordicke wird eine besonders große Betriebssicherheit trotz niedzeiger Betriebsspannungen erreicht. Die dort beschriebene Weiterbildung des n-Kanal-Speicher-FET betrifft jedoch eine Weiterbildung, bei der der vom Speichergate gesteuerte Kanalbereich zwar völlig oder praktisch völlig an den Drain angrenzt, jedoch nicht an die Source. Der an die Source angrenzende Kanalbereich wird nämlich von einem zusätzlich angebrachten Steuergate gesteuert. Die vorliegende Fortbildung unterscheidet sich vor allem dadurch, daß erfindungsgemäß nun der vom Speichergate gesteuerte Kanalbereich an die Source angrenzt.
  • Außerdem kann, aber muß nicht, der erfindungsgemäße n-Kanal-Speicher-FET ein zusätzliches, von außen steuerbares Steuergate enthalten. Insbesondere ist das Steuergate oft entbehrlich, falls der n-Kanal-Speicher-FET einen Kanal vom depletion-Typ aufweist.
  • Die Hauptanmeldung und die genannte Zusatzanmeldung P 25 05 816.4-33 ist bereits durch das am 21.8.1975 erteilte, korrespondierende luxemburgische Patent 72 605 vorbekannt. D In der Druckschrift ESSCIRC. 75, S.66/67 sowie in der damit zusammenhängenden Druckschrift Electronics, 2.10.1975, 12E/13E, ist bereits ein im "gelöschten" Zustand leitender n-Kanal-SAMOS-Speicher-FET mit dann positiv geladenem Speichergate bekannt, dessen Speichergate beim "Programmieren" mit aufgeheizten Elektronen entladen und beim Löschen mit aufgebizten Löchern positiv geladen wird. Die Aufheizung wird jeweils mittels des Avalanche-Effektes bewirkt und zwar beim Programmieren", nämlich Entladen und daher eigentlich Löschen im Sinne der Erfindung, zwischen Drain und Substrat, und beim ~Löschen", nämlich eigentlich Anfladen# dahereigentlich Programmieren im Sinne der Erfindungfzwischen Source und Substrat, vgl. auch den"initial state"gemäß der dortigen Fig. 2. Zur Verbesserung des Wirkungsgrades beim ~Programmieren", also Entladen mit aufgeheizten Elektronen, ist die Isolatordicke im drainnahen Kanalbereich - nämlich am Drain-Substrat-pn-Übergang in einem zumindest einen Teil der Kanalbreite umfassenden Abschnitt dieses Ubergangs - zwischen Speichergate und Drain kleiner als an den übrigen Stellen im Kanalbereich, nämlich besonders zwischen Speichergate einerseits und Substrat bzw. Kanal und Source andererseits.
  • Die Erfindung geht jedoch nicht von einem n-Kanal-SAM0S-Speicher-FET, sondern von einem mittels Kanalinjektion programmierbaren, d.h. aufladbaren-n-Kanal-Speicher-FET aus. Bei der Erfindung wird im übrigen das Speichergate nicht mit positiven Löchern, sondern negativ mit Elektronen aufgeladen. Dieser bekannte n-Kanal-SAM0S-Speicher-FET hat zudem einen anderen Aufbau als die Erfindung, weil nämlich bei der Erfindung die Dicke des Isolators zwischen Source und Speichergate nach anderen Regeln als bei diesem n-Kanal-SAM0S-Speicher-FET gewählt wird.
  • Durch Japan J. Appl. Phys. 13(1974), Nr. 2, 367/368 sind experimentell geprüfte Formeln bezüglich eines gewöhnlichen MOS-FET für die Abhängigkeit der Avalanche-Durchbruchspannung an einem Source-Substrat--rn-Ubergang von der Isolatordicke bekannt. Danach sinkt die Avalanche-Durchbruch spannung, je dünner der Isolator zwischen dem Gate und dem pn-Übergang ist.
  • Im genannten luxemburgischen Patent, Fig. 22, und in der genannten Zusatzanmeldung P 25 05 816.6-33, Fig. 2, ist bereits anhand des Schnittpunktes der Linien F1 und F3 erläutert, daß der Isolator z.B. Si02, zwischen dem Speichergate G1 und dem Kanal drainseitig eine Mindestdicke, z.B. 4TOR, aufweisen muß, damit beim Programmieren des n-Kanal-Speicher-FET keine unernXnschten Teillöschungen ("Nachbarwortstörungen") in benachbarten, nämlich an ihren Drains miteinander verbundenen, bereits programmierten, weiteren solchen n-Kanal-Speicher-FETs auftreten.
  • Die Erfindung löst die Aufgabe, einen beim Programmieren und Löschen möglichst betriebssicheren und mit niedrigen Spannungen löschbaren n-Kanal-Speicher-FET anzubieten, nämlich einen mittels Kanalinjektion programmierbaren und dann ein negativ geladenes floatendes Speichergate aufweisenden Kanal-Speicher-FET, der zuverlässig zB. mittels des Avalanche-Effektes oder auch nitttels anderer Löscheffekte, besonderes auch mittels des Fowler-Nordheim-Tunnel-Effekte#, bei niedrigen Löschspannungen löschbar ist und der trotzdem möglichst sicher gegen Nachbarwortstörungen ist.
  • Wie oben bereits angegeben ist, geht die Erfindung von dem in der Hauptanmeldung angegebenen n-Kanal-Speicher-FET aus. Die Aufgabe der Erfindung wird dadurch gelöst, daß der vorn Speichergate gesteuerte Kanalbereich an die Source angrenzt und daß der Isolator zwischen dem sourcenahen Speichergatebereich einerseits und der Source andererseits dünner ist als zwischen dem drainnahen Speichergatebereich einerseits und dem Kanal und dem Drain andererseits. Der Abstand des Speichergate von der Hauptstrecke des n-Kanal-Speicher-FET ist also nicht konstant. Statt dessen ist der Abstand des Speichergate von der Hauptstrecke des n-Kanal-Speicher-FET sourceseitig kleiner als drainseitig.
  • Das Speichergate kann dabei völlig oder nahezu an den Drain angrenzen, weil dann bei Aufheizung der Kanalelektronen in Drainnähe besonders niedrige Programmier-Betriebsspannungen erreichbar sind, vor allem, wenn möglichst nahe am Drain eine Kanalinhomoge nität als Eeschleunigungsstrecke, z.B. eine Kanalverengung, zur Aufheizung der Elektronen angebracht ist. Solche Kanalinhomogenitäten sind bereits im genannten luxemburgischen Patent und in der Anmeldung P 24 45 079.1-33 angegeben.
  • Die imVergleich zum drainseitigen Ende des Speichergate7verringerte Isolatordicke am sourceseitigen Ende des Speichergate dient bei der Erfindung - abhängig von dem zur Löschung ausgenutzten Effekt - z.B. zur Erniedrigung der Avalanche-Durchbruchsspannung im Bereich des sourceseitigen Speichergateendes und damit auch zur Erniedrigung der durch diesen Avalanche-Effekt gegebenen Speichergate-Source-Mindestspannung, welche zur Löschung des Speichergate nötig ist. Diese Mindestsp>nnung soll beim Löschen klein sein im Vergleich zur Speichergate-Drainsparniung, die zu einer - völligen oder auch nur teilweisen - Löschung mittels des Avalanche-Effektes am drainseitigen Kanalende, also mittels eines Avalanche-Durchbruchs zwischen Drain und Substrat, nötig wäre .1IIAu'ch bei Ausnutzung anderer Effekte zur Löschung wird durch die Erfindung die Kindestspannung zwischen Source und Speichergate verringert, bei der die Löschung auftritt, - z.B. bei Ausnutzung des Fowler-Nordheim-Tunneleffektes, der einen Abfliiß der Speichergateelektronen zur Source bewirkt.i1lndem der Isolator an dem drainseitigen Ende des Speichergate dicker ist als am sourceseitigen Speichergateende, kann bei Ausnutzung beider Effekte die zur Löschung nötige Speichergate-Source-Spannung niedriger gemacht werden, als diewenige Speichergate-Drain-Spannung, die zu einer - durch Avalancheeffekt und/oder Fowler-Nordheim-Tunneleffekt bewirkten, völligen oder teilweisen - Löschung über das drainseitige Speichergateende notwendig wäre. Die genannten Effekte, die zur elektrischgesteuerten Löschung ausnuetzbar sind, sindXbereits im genannten luxemburgischen Patent und\den genannten Zusatzanmeldungen angegeben.
  • Eine Vergiftung des Isolators, insbesondere im Kanalbereich, ist bei der Erfindung dadurch vermeidbar, daß die Programmierung des Speichergate über eine drainnahe Isolatorstelle, aber die Löschung des Speichergate über eine andere, sourcenahe Isolatorstelle erfolgt.
  • Die Erfindung wird anhand der Fig. näher erläutert, welche ein der Übersichtlichkeit wegen vereinfachtes, nicht überall maßstabsgetreues Schema eines Ausführungsbeispieles zeigt, das einen Kanal vom Enhancement-Typ aufweist.
  • Das in der Fig. gezeigte Ausführungsbeispiel ist im wesentlichen -abgesehen von der erfindungsgemäßen Dimensionierung des Isolators - bereits in der Hauptanmeldung beschrieben, weswegen die Erläuterungen hier entsprechend kurz gefaßt werden dürfen. Erkennbar sind in dieser Figur die Anschlußbereiche Drain D und Source S des n-Kanai-Speicher-F#ET. Dazwischen liegt der Kanal, der hier sowohl vom mittels Kanalinjektion programmierbaren Speichergate G1 als auch vom von außen steuerbaren Steuergate G2 gesteuert wird. - Symbolisch ist in der Figur durch die Andeutung eines Anschlutes gezeigt, daß das Steuergate G2 von außen steuerbar ist, wohingegen das Speichergate G1 wegen des er allseitig umgebenden Isolators Is nicht ohmisch, sondern nur kapazitiv ß er das Steuergate G2von außen steuerbar ist. Der Kanal ist vom Speichergate, und auch vom Steuergate, jeweils nur durch Dünnoxyd isoliert, wobei der Isolator zwischen dem sourcenahen Speichergatebereich einerseits und der Source andererseits nur die relativ kleine Dicke x2 aufweist im Vergleich zum Isolator zwischen dem drainnahen Speichergatebereich einerseits und Kanal und Drain D andererseits - dort ist nämlich der Abstand x3 relativ groß. Insbesondere kann x3 gemäß der Lehre der Zusatzanmeldung P 25 05 816, Fig. 6, so dick gewählt werden, z.B. 600 dick sein, daß keine Nachbarwortstörungen zu befürchten sind -obwohl das Speichergate G1 von der Source 5 den vergleichsweise sehr viel geringeren Abstand x2 von z.B. nur 300 i, also z.B.
  • nur den hqtben Abstand, aufweist.
  • Das programmierte, also z.B. auf -10V aufgeladene Speichergate G1 kann, wie bereits erwähnt, aufgrund der erfindungsgemäßen Dimensionierung des Isolators mit niedrigen Betriebsspannungen auf verschiedene Weise gelöscht werden: 1. Man kann dazu die Durchbruchsspannung zwischen Source S, z.B.
  • +25V, und Substrat HT, z.B. -5V, anlegen, so daß aufgrund des Avalanchc-Effektes dort aufgeheizte Löcher von diesem pn-Übergang über den kleinen Abstand x2 zum Speichergate G1 gelangen und die dort gespeicherten Elektronen kompensieren. Die Avalanche-Durchbruchs spannung zwischen Substrat und Source ist besonders gering, weil der Abstand x2 bei der Erfindung besonders klein it. Eine solche Löschung mittels des Avalanche-Effektes ist an sich auch dann möglich, falls kein Steuergate G2 angebracht ist. Falls ein Steuergate angebracht ist, empfiehlt es sicht tau Steuergate dabei mit nichtpositiver Vorspannung, z.B. -5V oder noch negativer, zu versorgen, damit das Potential des Speichergate G1 während der ganzen Löschung negativ bleibt und daher die aufgeheizten Löcher anzieht.
  • 2. Eine weitere Löschung bei niedrigen Betriebsspannungen ist mit Hilfe von Effekten möglich, die bereits in dem luxemburgischen Patent und in der Zusatzanmeldung P 25 05 816.6 angegeben sind.
  • Dazu wird das negativ geladene, also programmierte Speichergate G1 mit einer zwischen dem Steuergate G2 und der Hauptstrecke S-D zugeführten Löschspannung durch einen Effekt, z.B. durch den Fowler-Nordheim-Tunneleffekt, entladen, der im Speichergate gespeicherte Elektronen zum Abfließen durch den Isolator zur Source hin oder zum Kanal hin veranlaßt. Dazu wird die Löschspannung entsprechender Polarität zwischen dem Steuergate C2 einerseits und der Source S und/oder dem Substrat HT andererseits angelegt, also zwischen Steuergate und jenem Bereich der Hauptstrecke angelegt, zu dem hin die Entladung erfolgen soll. Es ist also möglich, das Speichergate G1 auch durch solche, die Elektronen zum Abfließen durch den Isolator zur Hauptstrecke hin veranlassende Effekte zu entladen, die durch Vermeidung des Avalanche-Effektes eine starke Aufheizung der Hauptstrecke vermeiden. Die Löschung mittels Avalanche-Effekt hat demgegenüber den Vorteil, daß eine solche Löschung auch ohne Anbringung eines Steuergate G2 möglich ist.
  • 3. Daneben kann man Yleitere, Löscheffekte ausnutzen, insbesondere den Cateoberflächeneffekt, bei dem möglichst steile Flanken von Löschimpulsen die Speichergateentladung bewirken - die Ausnutzung des Gateoberflächeneffektes ist bereits durch das luxemburgische Patent bekannt. Zum Löschen kann man z.B. +15V an die Source S und ein vergleichsweise negatives Potential, z.B. O V, an das Steuergate G2 legen, um eine Löschung mittels des Fowler-Nordheim-Tunneleffektes zu erreichen; zur Löschung kann man statt dessen oder zusätzlich die Avalanche-Durchbruchsspannung zwischen Source S und Substrat HT anlegen, z.B. O V an G2, +15V an die Source S und 0 V oder -5V an das Substrat HT. Diese genannten Werte gelten insbesondere für Dicken des Isolators Is mit den Werten x2=30 , x3=600R und für einen Abstand zwischen den beiden Gates untereinander von z.B. 1 0002.
  • Dadurch, daß man ein Steuergate G2 anbringt, kann nicht nur die Löschung mittels der genannten Effekte erreicht werden: II Das Speichergate G2 kann, wie bereits durch das luxemburgische Patent bekannt ist, insbesondere auch zum Lesen verwendet werden, indem nämlich bei entsprechenden positiven Lesepotentialen am Steuergate G2, z.B. +5V an G2 bei 0 V an S und 5V an D, der Kanal des n-Kanal-Speicher-FET leitend ist, falls das Speichergate G1 ungeladen ist - aber der Kanal nichtleitend ist, falls das Speichergate G1 negativ( z.B. auf -10 V für O V an S, D und G2) aufgeladen ist. Das Steuergate kann darüber hinaus zur Programmierung des n-Kanal-Enhancement-Speicher-FET verwendet werden, indem man während der Programmierung durch positive Potentiale am Steuergate G2, z.B. +25V an G2 bei O V an S und +20V an D, den Kanal zuverlässig in den gutleitenden Zustand steuern kann, um so dort die Kanalinjektion zu ermöglichen.
  • Falls das Speichergate G1 bzw. der von ihm gesteuerte Kanalbereich nicht nur an die Source S, sondern auch an den Drain D angrenzt, kann die Kanalinjektion an einer drainnahen Kanal stelle erzeugt werden, statt sie irgendwo zwischen Drain und Source erzeugen zu müssen. Die Ausnutzung einer drainnahen Kanalstelle zur Erzeugung der Kanalinjektion hat den Vorteil, daß dann auch die zum Programmieren notwendigen Betriebsspannungen besonders niedrig gewählt werden können. Je näher außerdem der vom Speichergate Cl gesteuerte Kanalbereich an den Drain D heranreicht, umso zuverlässiger wird bei einer relativ geringen negativen Aufladung des Speichergate G1 eine Sperrung des Kanals während des Lesens bewirkt, bei dem, verglichen mit dem Sourcepotential, ein positives Potential am Drain liegt.
  • Bei der Erfindung wird also durch die Vorschiedenheit der Abstände x2 und x3 des Speichergate von den Anschlußbereichen bzw. vom Kanal erreicht, daß die Avalanche-Durchbruchspannung zwischen Source und Substrat kleiner ist als zwischen Drain und Substrat. Dadurch kann, bei konttant gehaltenem Steuergatepotential, das Drainpotential sehr viel positiver als das Sourcepotential gemacht werden, bevor eine draiunae statt sourcenahe Speichergateentladui# auf grund eines Avalanche-Effektes eintritt. Die insbesondere auf dem drainnahen Avalanche-Effekt und/oder drainnahen Fowler-#ordheim-Tunneleffekt beruhenden Nachbarwortstörungen sind bei der Erfindung leicht unterdrückbar, ohne beim Löschen, was ja durch einen sourceseitigen Effekt erfolgen kann, eine entsprechende Erhöhung der Löschbetriebsspannungen in Kauf nehmen zu müssen.
  • Bei der Erfindung darf sogar durch Verringerung der Dicke x2 die Avalanche-Druchbruchspannung zwischen Source S und Substrat HT so stark erniedrigt werden, daß, bei 0 V an Steuergate G2 und an Source S, das programBierte, z.B. dann auf -10V gegenüber der Source S aufgeladene Speichergate Cl durch den Avalanche-Effekt oder durch einen anderen der Effekte noch nicht teilweise oder ganz gelöscht wird, wenn gleichzeitig an das Substrat die für den Normalbetrieb übliche Vorspannung, z.B. -5V an HT, angelegt wird.
  • Dies bedeutet z.B., daß in diesem Falle die Source/SubstratiDurchbruchspannung nur noch etwas mehr als 5V betragen muß und daß vor allem die den Fowler-Nordheim-Tunneleffekt auslösende Spannung bei Entladung des Speichergate zur auf 0 V liegenden Source S hin nur noch etwas über 10 V liegen muß. Ein SiO2-Isolator Is darf also eine Dicke x2 von ca. 2502 besitzen, ohne eine Teillöschung im Rahmen dieser bei Normalbetrieb oft angelegten Betriebsspannungen zu bewirken.
  • In diesem Dimensionierungsfall wäre, bei O V am Steuergate G2 und -5V am Substrat HT, nur eine Löschspannung von etwas mehr als 10 V, z.B. +15V, an der Source S nötig, um das Speichergate Cl völlig zu entladen, und zwar besonders dann, falls die effektiv wirksame Kapazität zwischen Steuergate G2 einerseits und Speichergate G1 andererseits sehr viel größer, z.B. 5mal größer, als die Eigenkapazität zwischen Speichergate Cl einerseits und Source S und Drain D und Substrat HT andererseits ist. - Wäre, statt der erfindungsgemaßen Dinnensionierung, die SiO2-isolatordicke x2 unter dem die Source bedeckenden Speichergatebereich gleich groß wie die SiO2-Isolatordicke x3 unter dem drainseitigen Ende des Speichergate G1, nämlich z.B. ca. 6002 (vgl. die bereits zitierte Figur 2 der Anmeldung P 25 05 816.6), dann wäre erfahrungsgemäß eine Löschspannung von ca. +30V an der Source S bei 0 V am Steuergate und -5V am Substrat nötig. Durch die Erfindung, also durch die Wahl des geringen Abstandes x2 mit z.B. ca. 250#, konnte hier: also die Löschspannung um ca. 15V erniedrigt werden - und zwar ohne die Gefahr von Nachbarwortstörungen beim Programmieren in bereits pro-Sp@@@hergrammierten, weiteren solchen n-Kanal-+RETs zu begünstigen, solange die oben angegebene, nötige Isolatormindestdicke, vgl. x3, zwischen Drain und Speichergate eingehalten wurde.
  • Die notwendige Löschrnindestspannung, welche zur Löschung mittels des Fowler-Nordheim-Tunneleffektes notwendig ist, ist bekanntlich angenähert proportional der Isolatordicke. Aufgrund dieser.linearen Abhängigkeit der Löschmindestspannung von der Isolatordicke ist es nicht schwierig, eine andere, für einen geplanten Wert der Löschspannung günstige Isolatordicke x2 festzulegen.
  • Die bei der Erfindung nötigen, niedrigen Löschbetriebsspannungen bei relativ niedrigen Programmier- und auch niedrigen Lesebetriebsspannungen können wegen ihrer niedrigen Amplitude leicht von der Randelektronik eines Speicherbausteins geliefert werden, welche er-Spe@@herfindungsgemäße n-KanalLtETs als Speicherzellen enthält, was für sich auch einen Fortschritt hinsichtlich der Betriebssicherheit bei relativ leichter Herstellbarkeit, auch der Randelektronik, eines solchen Speicherbausteins darstellt.
  • Der erfindungsgemäße n-Kanal5FET ist also, insbesondere beim Löschen, besonders betriebssicher und insbesondere mit niedrigen Betriebsspannungen betreibbar.
  • Zur Herstellung des in der Fig. gezeigten Beispiels kann man auch \ft s.d Wkonventionelle Integriermethoden verwenden, wie am folgenden Beispiel gezeigt wird. Man kann zuerst auf das p-dotierte Substrat HT die Isolatorschicht x1 aufwachsen lassen. Danach kann man diese Isolatorschicht in jenem Bereich BE, an welchem der Abstand zwischen Speichergate Cl und Source/Substrat besonders klein sein soll, wieder völlig wegätzen. Anschließend läßt man eine weitere Isolatorschicht aufwachsen, wodurch der genannte Isolator im Bereich BE die Dicke x2 und in den übrigen FET-Bereichen nun die Dicke x3 aufweist. Danach kann man zur Herstellung des Speichergate G1 eine Polysiliziumschicht auf dem Isolator anbringen und mit Hilfe einer Maske die außerhalb des Speichergate G7 liegenden Polysiliziumschichtbereiche wieder-weglösen. Das Speichergate Cm oder schon vorher die Polysiliziumschicht} kann auch dotiert werden, z.B. p-dotiert. Anschließend kann man eine weitere Isolatorschicht aufwachsen lassen, welche das Speichergate G1 vom Steuergate G2 trennt. Auf diese weitere Isola-\man torschicht bringt man dann das Steuergate G2 auf, z.B. indenRdie Oberfläche dieser weIteren Isolatorschicht zunächst mit einer leitenden Schicht bedeckt und anschließend mit Hilfe einer Maske jene Bereiche der leitenden Schicht wieder weg löst} die außerhalb des Steuergate G2 liegen. Auf diese Weise bleibt das Speichergate G2 als nicht weggelöster Bereich der leitenden Schicht zurück. Nach einer Beseitigung der genannten Isolatorschichten Is in den Bereichen oberhalb von Source S und Drain D kann " z.B.
  • mit Hilfe der Ionenimplantation oder mit Hilfe einer Wärmediffusion - in das Substrat HT ein Donatoren-Material eingebracht werden, um die Source S und den Drain D zu erzeugen.
  • -5 Patentansprüche 1 Figur L e e r s e i t e rse i t e

Claims (5)

  1. Patentansprüche %)1.n#KanaluFET mit wenigstens einem Gate, nämlich mit einem allseitig von einem Isolator umgebenen, floatenden Speichergate, bei dem zur Umladung des Speichergate die Elektronen injizierende Kanalinjektion - d.h. Umladung durch im eigenen leitenden Kanal stark beschleunigte und hierdurch aufgeheizte Elektronen, die wegen ihrer Aufheizung durch ein in Source-Drain-Richtung wirkendes elektrisches Feld die Energie schwelle zum Leitfähigkeitsband des Isolators überwinden und dadurch zum Speichergate gelangen - ausgenutzt wird, wobei die Kanalinjektion zum Programmieren, also Aufladen des Speichergate ausgenutzt wird, so daß das Speichergate nach dieser Aufladung mittels seiner negativen Ladung durch Influenz in den Source-Drain-Strom hemmender Weise auf die Source-Drain-Strecke einwirkt, insbesondere für Programmspeicher eines Fernsprech-Vermittlungssystems, nach Anmeldung P 24 45 137.4, dadurch gekennzeichnet, daß der vom Speichergate (G1) gesteuerte Kanalbereich an die Source (S) angrenzt und daß der Isolator (Is) zwischen dem sourcenahen Speichergatebereich (G1) einerseits und der Source (S) andererseits dünner (x2) ist als zwischen dem drainnahen Speichergatebereich (G1) einerseits und dem Kanal und Drain (D) tndererseits (x3).
  2. 2. n-KanalXFET nach Anspruch 1, mit einer dadurch gekennzeichneten Betriebsweise, daß zur Entladung des Speichergate die Durchbruchspannung zwischen Source (S) und Substrat (HT) angelegt wird.
  3. 3. n-Kanal-'FET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß er ein das Speichergate (Gi) kapazitiv beeinflussendes Steuergate (G2) aufweist.
  4. 4. n-Kanal5FET nach Anspruch 3, mit einer dadurch gekennzeichneten Betriebsweise, daß zur Entladung des Speichergate (G1) die zur Auslösung des Fowler-Nordheim-Tunneleffektes notwendige Spannung zwischen Steuergate (G2) und jenem Teil der Hauptstrecke (S, HT) angelegt wird, wohin die Elektronen des Speichergate (G1) abfliessen sollen.
  5. 5. n-Kanal-'FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der vom Speichergate (G1) gesteuerte Kanalbereich auch an den Drain (D) angrenzt.
DE2638730A 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET Expired DE2638730C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2643947A DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643987A DE2643987C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643932A DE2643932C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE19772759039 DE2759039A1 (de) 1974-09-20 1977-12-30 N-kanal-speicher-fet
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Publications (2)

Publication Number Publication Date
DE2638730A1 true DE2638730A1 (de) 1978-03-02
DE2638730C2 DE2638730C2 (de) 1982-10-28

Family

ID=33102242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2638730A Expired DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2638730C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454154A1 (fr) * 1979-04-10 1980-11-07 Texas Instruments France Cellule de memoire a injecter et a grille flottante perfectionnee

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129181A1 (de) * 1970-06-15 1971-12-23 Intel Corp Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2159192A1 (de) * 1970-12-03 1972-06-08 Ncr Co Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement
DE2235533A1 (de) * 1971-07-28 1973-02-08 Philips Nv Halbleiterspeicherelement
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
US3825945A (en) * 1972-02-29 1974-07-23 Tokyo Shibaura Electric Co Field effect semiconductor memory apparatus with a floating gate
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
LU72605A1 (de) * 1974-09-20 1975-08-21

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129181A1 (de) * 1970-06-15 1971-12-23 Intel Corp Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2159192A1 (de) * 1970-12-03 1972-06-08 Ncr Co Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
DE2235533A1 (de) * 1971-07-28 1973-02-08 Philips Nv Halbleiterspeicherelement
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
US3825945A (en) * 1972-02-29 1974-07-23 Tokyo Shibaura Electric Co Field effect semiconductor memory apparatus with a floating gate
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
LU72605A1 (de) * 1974-09-20 1975-08-21

Non-Patent Citations (15)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, Bd. 15, 1969, S. 364, 365 *
Electronics, 02.10.75, S. 12E u. 13E *
Electronics, 25.10.73, S. 9E u. 11E *
Europeau Solid State Circuits Conf., Canterbury 1975, S. 66, 67 *
IBM Technical Disclosure Bulletin, Bd. 14, Mai 1972, S. 3721 *
IBM Technical Disclosure Bulletin, Bd. 15, März 1973, S. 3264-3266 *
IEEE Journal of Solid-State Circuits, Bd. SC-6, 1971, S. 301-306 *
IEEE Journal of Solid-State Circuits, Bd. SC-9, 1974, S. 1-13 *
IEEE Journal ofSolid-State Circuits, Bd. SC-7, 1972, S. 369-375 *
ISSCC 1972 IEEEInternational Solid-State Circuits Conference, Bd. 15, S. 52, 53 *
Japan. J. Appl. Phys., Bd. 13, 1974, S. 367, 368 *
Journal of Applied Physics, Bd. 41, 1970, S. 3052-3057 *
Proceedings of the 3.Conference on Solid-State Devices, Tokio 1971, Supplement to Oyo Buturi, Bd. 41, 1972, S. 155, 162 *
Solid-State Electronics, Bd. 12,1969, S. 981-987 *
Solid-State Electronics, Bd. 17, 1974, S. 1-10, 367-375, 517-529 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2454154A1 (fr) * 1979-04-10 1980-11-07 Texas Instruments France Cellule de memoire a injecter et a grille flottante perfectionnee

Also Published As

Publication number Publication date
DE2638730C2 (de) 1982-10-28

Similar Documents

Publication Publication Date Title
DE68926205T2 (de) Eintransistor-EPROM-Flash-Zelle
DE60133619T2 (de) Programmier- und Löschverfahren in Zwilling-MONOS-Zellenspeichern
DE69832019T2 (de) Verfahren zur Löschung und Programmierung eines Speichers in Kleinspannungs-Anwendungen und Anwendungen mit geringer Leistung
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE69636178T2 (de) Verfahren zum Löschen einer Flash EEPROM Speicherzelle
DE3850482T2 (de) Elektrisch löschbarer und programmierbarer Festwertspeicher mit Stapelgatterzellen.
DE69830647T2 (de) Speicher mit schwebendem Gate mit durch Band-zu-Band-Tunneleffekt induzierter Einspritzung heisser Elektronen aus dem Substrat
DE102010000477B4 (de) System und Verfahren zur Bitleitungssteuerung
DE19600544A1 (de) Nichtflüchtige Halbleiterspeichereinrichtung
DE69434550T2 (de) Nichtflüchtiges Halbleiterspeicherbauelement, welches die Anforderungen an dessen Spannungsfestigkeit verringert
DE2601622B2 (de) Lösch- und programmierbare MOS-Festwertspeicheranordnung
DE102004063581A1 (de) Halbleiterelement
DE2854669A1 (de) Floating-gate-festkoerper-speicher
DE69123814T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE69218878T2 (de) Nichtflüchtiger Halbleiterspeicher
DE3876666T2 (de) Halbleiter-festwertspeichereinrichtung.
DE69932703T2 (de) Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
DE102004003597A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE2638730A1 (de) N-kanal-speicher-fet
DE4403520C2 (de) Flash-EEPROM mit Dreifachwannen-CMOS-Struktur
EP1723669A1 (de) Eeprom-speicherzelle für hohe temperaturen
DE2445137C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2513207C2 (de) n-Kanal-Speicher-FET
EP0839390B1 (de) Elektrisch lösch- und programmierbare nicht-flüchtige speicherzelle

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
AF Is addition to no.

Ref country code: DE

Ref document number: 2445137

Format of ref document f/p: P

D2 Grant after examination