DE2129181A1 - Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode - Google Patents

Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode

Info

Publication number
DE2129181A1
DE2129181A1 DE19712129181 DE2129181A DE2129181A1 DE 2129181 A1 DE2129181 A1 DE 2129181A1 DE 19712129181 DE19712129181 DE 19712129181 DE 2129181 A DE2129181 A DE 2129181A DE 2129181 A1 DE2129181 A1 DE 2129181A1
Authority
DE
Germany
Prior art keywords
gate electrode
substrate
insulating layer
regions
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712129181
Other languages
English (en)
Other versions
DE2129181C3 (de
DE2129181B2 (de
Inventor
Bentchkowsky D Frohman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2129181A1 publication Critical patent/DE2129181A1/de
Publication of DE2129181B2 publication Critical patent/DE2129181B2/de
Application granted granted Critical
Publication of DE2129181C3 publication Critical patent/DE2129181C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Description

PATENTANWÄLTE
piFL.-lNG. JOACHIM K. ZEMZ
PIPL.-ING. FRIEDRICH 3,-HELBER
U3 ESSEN-BREDEINEY
AUFREDSTR. 383 - TEL. 47 2S 87
Neuanmeldung Intel Corporation
Intel Corporation« 365 Mlddlef leid Road» City of Mountain Vlewv Staat Callfornlen (V· St· A.)
Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
Die Erfindung betrifft Festkörper-Speichervorrichtungen mit schwebender Gate-Elektrode·
Ia Stande der Technik wurde bereits vorgeschlagen, eine Feldeffektvorrichtung mit schwebender, metallischer Gate» Elektrode als nur zum Auslesen verwendetes Speicherelement zu verwenden· Die schwebende Gate-Elektrode in der Speicheranordnung wird entweder elektrisch aufgeladen oder nicht aufgeladen und wird in ähnlicher Welse wie andere bistabile Vorrichtungen« z· B· Magnetkerne, Flip-Flops und dergl· verwendet* Ein Hinweis auf die Verwendung einer schwebenden, Metallischen Gate-Elektrode in einer Feldeffektvorrichtung ist in de» Artikel "A Floating Gate and Its Application to Memory Devices" In Bell Systems Technical Journal, 46» 1283 (1967) von D· Xhang und S«M· Sse gegeben·
Η/β BAD ORIGINAL
109852/1705
Die schwebende Gate-Elektrode wurde in Speichervorrichtungen jedoch nicht verwendet, weil die vorbekannte Technologie kein praktisch herstellbares AusfUhrungsbeispiel einer Vorrichtung mit schwebender Gate-Elektrode offenbart hat· I» Rahmen der Figurenbeschreibung wird die Unmöglichkeit der praktischen Verwirklichung der vorveröffentlichten Ausführungsformen von Vorrichtungen mit schwebender Gate-Elektrode noch erörtert·
Erfindungsgemäß wird eine Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode vorgeschlagen, die sich
w dadurch auszeichnet, daß in einem Substrat eines ersten Leitfähigkeitstypus ein Paar von mit Abstand voneinander in Substrat angeordneten Gebieten von dem ersten Leitfähigkeitstypus entgegengesetztem Leitfähigkeitstypus vorgesehen ist, daß die Gate-Elektrode ohne direkten elektrischen Anschluß an den Gebieten räumlich zwischen den Gebieten des Gebietspaars angeordnet ist, wobei zwischen der Gate-Elektrode und dem Substrat eine Isolierschicht liegt t und daß Kontakte zur Herstellung eines elektrischen Anschlusses an den Gebieten vorgesehen sind. Erfindungsgemäß wird also eine Festkörper-Speichervorrichtung vorgeschlagen, bei welcher ein Transistor ein
H Substrat eines ersten Leitfähigkeitstypus und ein Paar
von im Substrat mit Abstand voneinander angeordneten Gebieten von dem ersten LeitfMhigkeitstypus entgegengesetzte« Leitfähigkeitstypus aufweist. Das Tor liegt räumlich zwischen diesen Gebieten und ist von ihnen durch eine Isolierschicht getrennt· Die Gate-Elektrode ist weitgehend von einer Isolierschicht umgeben, die vom gleichen Typ wie die sie von den Gebieten trennende Isolierschicht oder auch von unterschiedliches Typus sein kann, und an der Gate-Elektrode sind keine elektrischen Anschlüsse
BAD ORIGINAL
109852/1705
vorgesehen· An den Gebieten sind Kontakte» z« B. Metallkontakte vorgesehen· In einem gegenwärtig bevorzugten Ausführungsbeispiel besteht das Substrat aus n-leitendem Silizium und die Gebiete sind p-leitend. Die Gate-Elektrode kann aus Halbleitermaterialien, z« B. Silizium oder Germanium oder leitenden Metallen» z· B· Aluminium oder Molybdän bestehen·
Die Gate-Elektrode wird durch Anlegen einer Spannung an einem der Gebiete und dem Substrat geladen» wobei die Spannung eine ausreichende Größe zur Auslösung eines Durchbruchs (z· B. eines Avalanche-Durchbruchs) in wenigstens einem der an den Zwischenflächen der Gebiete und des Substrates gebildeten Übergänge· Dies führt zu einem Eindringen von Elektronen und einem Druchtritt durch die das Substrat und die Gate-Elektrode trennende Isolation und zur Aufladung der Gate-Elektrode· Durch Einwirkung von Röntgenstrahlen oder ultraviolettem Licht auf den Transistor kann die Ladung wieder aus der Gate-Elektrode ausgetrieben werden·
Erfindungsgemäß wird also die Aufgabe gelöst eine Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode zu schaffen» die nicht nur leicht und unter Verwendung erprobter Verfahren herstellbar ist» sondern bei der eine Langzeltspeicherung ohne dauernde Anwendung von Energie möglich ist» wobei auch Silicium als Gate-Elektrode verwendet werden kann· Außerdem wird ein Verfahren zu« Aufladen der schwebenden Gate-Elektrode unter Verwendung relativ schwacher elektrischer Felder und Spannungen an Isolator angegeben, wodurch ein schädliches Durchschlagen der die schwebende Gate-Elektrode umgebenden Isolierung verhindert wird·;- ^?
109852/1705 bad original
Die Erfindung ist in der folgenden Beschreibung mehrerer Ausführungsbeispiele in Verbindung mit der Zeichnung näher erläutert, und zwar zeigt:
Fig. 1 einen Querschnitt durch eine bekannte Vorrichtung mit schwebender Gate-Elektrode}
FIg· 2 einen Querschnitt durch eine erfindungsgemäß aufgebaute Vorrichtung sit schwebender Gate-Elektrode j
Fig» 3 einen Querschnitt durch eine alternative Ausführungsfor» der vorliegenden Erfindung, wobei ein Bipolar-Transistor gezeigt 1st;
Fig· 4a eine Schnittansicht einer weiteren, unter Verwendung eines p-leltenden Substrats aufgebauten Ausführungsform der Erfindung;
Fig β 4b eine schema tische Ansicht der mit den Source-, Drain- und Gate-Elektroden verbundenen Kapazitäten;
Fig· 5 eine Draufsicht auf eine weitere ausführungsforia der Erfindung, bei welcher die Gate-Elektrode so konfiguriert 1st, daß eine erhöhte Rückkopplungskapazität erreicht wird; und
Fig« 6 eine Schnittansicht einer weiteren Ausführungs forra der Erfindung, bei welcher die Source- und Drain-Elektroden weggelassen sind·
folgenden wird eine Feldeffektvorrichtung mit schwebender Gate-Elektrode beschrieben, die insbesondere als Speicherbauteil nur zum Auslesen geeignet ist. Das Vorhandensein oder Fehlen einer elektrischen Ladung in der Gate-Elektrode wird abgetastet und diese Information wird in der gleichen Welse wie bei anderen bistabilen Speicher-Vorrichtungen, z. B« Magnetkernen und Flip-Flops verwendet, um eine Speicheranordnung zu bilden. Sobald die Gate-Elektrode der Vorrichtung geladen 1st, bleibt diese Ladung
109852/1705 ■»«"·"*··
dauernd (10 Jahre bei 125° C) in der Gate-Elektrode erhalten, und das Vorhandensein bzw· NichtVorhandensein einer Ladung in der Gate-Elektrode 1st leicht feststellbar, indem die Leitfähigkeitseigenschaften zwischen den Source- und Drain-Gebiet des Feldeffekt-Transistors festgestellt werden· Der Feldeffekt-Transistor läßt üblicherweise leicht einen Strom zwischen seinem Source- und Drain-Gebiet fließen, wenn die Gate-Elektrode negativ geladen 1st und läßt keinen Strom fließen, wenn die Gate-Elektrode nicht geladen ist, vorausgesetzt, daß die am Source- oder Drain-Übergang angelegte Spannung geringer als die zur Verursachung eines Lawinendurchbruchs im Transistor erforderliche Spannung ist·
In Fig. 1 ist eine Vorrichtung mit sehwebender Gate-Elektrode nach den Stand der Technik gezeigt« Die Vorrichtung umfaßt eine Feldeffekt-Vorrichtung mit im folgenden abwechselnd als Gebiete 13 und 15 bezeichneten im Substrat gebildeten Source- und Drain-Gebieten« Das Substrat 10 hat gegenüber den Gebieten 13 und 15 entgegengesetzte !leitfähigkeit. Wenn das Substrat 10 beispielsweise n-leitend ist, sind die Gebiete 13 und 15 p-leitend· Metallische Kontakte 11 sind an den Gebieten 13 und 15 angeschlossen, um die Möglichkeit eines Stromflusses zwischen den Gebieten zu schaffen* Eine Isolierschicht 12 trennt die schwebende Gate-Elektrode 14 vom Substrat 10 und den Gebieten 13 und 15« Eine «weite, die schwebend« Gate~Eiektrode 14 vollständig umgebende Isolierschicht 1$ trennt die Lade-Gate-Elektrode 18 von der restlichen Traneistor-Vorrichtung· Die Gate-Elektroden /14 w^L 18 sind au· einen Material, wie »· B. Aluminium, hergestellt» während die Gebiet« 13 and 15 und da» Substrat 10 beispielewei«· aus in geeigneter Weise dotiertem Silizium oder Germanium bestehen können»
109852/1705.
mm 6 —
Betrieb des Transistors nach Fig· 1 wird eine Ladung, wenn eine solche erwünscht ist« dadurch in die schwebende Gate-Elektrode 14 gebracht, daß eine Spannung über die Leitung 19 zwischen der Lade-Gate-Elektrode 18 und dem Substrat 10 angelegt wird· Die Ladung wird vom Substrat durch die Isolierschicht 12 in die schwebende Gate-Elektrode 14 Ober führt· Uta eine Ladung auf diese Welse aufzubringen, ohne daß hierbei eine Spannung angelegt werden BÜß, die groß genug ist, eine dauernde Zerstörung des Isoliermaterials 12 oder 16 hervorzurufen, 1st es notwen-
" dig, daß die Schicht 12 relativ dünn ist und daß zwischen den für die Schichten 16 und 12 verwendeten Materialien ein großer Unterschied der Dielektrizitätskonstanten herrscht· Hierdurch wird eine höhere Feldstärke in der Schicht 12 als in der Schicht 16 erreicht, wes es unter Ausnutzung des Tunnel-Effekts ermöglicht, eine Ladung zur Gate-Elektrode 14 zu überführen· Xn der Praxis ist es nicht nur schwierig, eine gleichförmige dünne Isolation herzustellen, sondern es ist auch sehr schwierig, eine Metallschicht auf dieser dünnen Isolierschicht abzuscheiden, ohne zwischen dem Metall und dem Substrat Stromfließwege zu schaffen* Wegen der Notwendigkeit des Unter- schiede der dielektrischen Konstanten kann ein einzelnes Isoliermaterial* wie s« E* Siliziumdioxid nicht für die beiden Schichten 12 und 16 verwendet werden· Die in Flg. gezeigte Vorrichtung 1st deshalb nicht sehr brauchbar, da si« wegen der la vorstehenden beschriebenen Beschränkungen mit den gegenwärtig bekannten Verfahren nur schwer hersusteilen ist ,
In Flfi* 2 1st ein· Schnittansicht durch eine Feldeffekt-Sp^chearvorrlchtung g«seigtf dl· einen erfindungsgemäeen
109852/1705
Aufbau hat· Im vorliegenden Fall ist zwar eine spezielle Feldeffekt-Vorrichtung gezeigt, jedoch ist ersichtlich, daß andere Arten von Feldeffekt-Transistoren entsprechend der Lehre der Erfindung abgewandelt und als Bauteil in einer Speicheranordnung nur zum Auslesen und für andere Anwendungsfälle verwendet werden können· Die in Fig· 2 dargestellte Vorrichtung weist ein Paar von mit Abstand voneinander angeordneten Gebieten 22 und 24 (Source- und Drain-Gebiet) auf, die eine der Leitfähigkeit des Substrats 20 entgegengesetzte Leitfähigkeit haben· Diese zwischen jeden Gebiet und dem Substrat ein Paar von pn-Übergängen bildenden Gebiete können unter Verwendung bekannter Verfahren auf dem Substrat 20 hergestellt werden· Die räumlich zwischen den Gebieten 22 und 24 liegende Gate-Elektrode 28 ist vollständig von den Isolierschichten 26 und 30 umschlossen, so daß zwischen der Gate-Elektrode 28 und anderen Abschnitten des Transistors keine elektrisch leitenden Strombahnen existieren. Metallische Kontakte 32 und dienen zur Bildung von Anschlüssen an denGebieten 22 bzw. 24. Die in FIg· 2 gezeigte Vorrichtung kann unter Anwendung bekannter MOS-(thermische Oxidation) oder Silizium-Gate-Verfahren hergestellt werden·
In dem gegenwärtig bevorzugten Ausführungsbeispiel der Erfindung besteht das Substrat aus einen η-leitenden Silizium, während die Gebiete 22 und 24 p-leitend sind« Die Kontakte 32 und 33 bestehen aus Aluminium und die Gate-Elektrode 28, die aus einem geeigneten Leitermaterial, wie z· B· Aluminium, bestehen kann, besteht im vorliegenden Fall aus Silizium· Die Isolierschichten 26 und 30 können aus Siliziumoxiden (z.B· SiO, SiO2) bestehen· Ausführliche Erläuterungen Über Silizium-Gate-Verfahren können dem
109852/1705
Artikel Silicon-Gate Technology, Seite 28 in IEEE Spectra« vom Oktober 1969 entnowen werden«
Ee wird« bereits erwlhnt, daß die Ieolierschicht 12 der in Fig· 1 dargestellten Vorrichtungrelativ dünn sein mußte, ta die Gate-Elektrode 14 aufzuladen. Bei der Vorrichtung nach Flg« 2 kaum die isolierschicht 26» die die Gate-Elektrode 28 vo« Substrat 20 trennt, relativ dick sein; die Dicke kann bei spiel »weite SOO 8 bis 1000 8 betragen« Diese Dicke kaiin bei Anwendung der bekannten . MOS-Verfahren (thermische Oxidation) leicht erreicht wer-" den« Die Schicht 30 des vorliegenden AusfQhrungsbeispielB besteht aus etwa 1000 8 dicke« thermisch gezüchtete» Siliciumoxid direkt auf der Gate-Elektrode 28 und etwa I9O dickem aufgedampfte« Siliziumoxid auf der thermischen Oxidschicht.
Die Gate-Elektrode 28 der Vorrichtung nach Pig· 2 kann lsi Gegensatz zu der Vorrichtung nach Pig · 1 nach der Lehre der Erfindung ohne Anwendung einer Lade-Gate-Elektrode, wie sie als Gate-Elektrode 18 in Pig* 1 vorgesehen 1st, aufgeladen werden· Die Ladung wird über die metallischen Kontakte 32, 33 und das Substrat zur Gate—Elektrode 28 geführt· Die Ladung wird der Gate-Elektrode 28 dabei durch die Isolierschicht 26 zugeführt, indes ein (avalanche) Durchbruch in einen der von den Gebieten 22 und 24 1» . Substrat gebildeten pn-übergSnge erzeugt wird« In Pig« 2 1st das Gebiet 22 Ober den Kontakt 32 und die Leitung 35 geerdet, während das Gebiet 24 Ober den Kontakt 33 und die Leitung 34 an eine negative Spannung angeschlossen 1st« Auch das Substrat ist geerdet« Ub die Gate-Elektrode 28 zu laden wird an der Leitung 34 eine Spannung solcher
109852/1705
Grüße angelegt, daß in de» vo» Gebiet 24 und de» Substrat 20 gebildeten übergang ein Durchbruch stattfindet· Bei« ; Auftreten dieses Durchbruchs treten die i» pn-übergang-Sperrgebiet erzeugten Elektronen hoher Energie unter de» Einfluß des Feldes durch die Isolierschicht 26 zur Gate-Elektrode 28 durch· Sobald die Gate-Elektrode 28 geladen ist, bleibt sie während brauchbar langer Zeitabschnitte in diese» Ladungssustand, da für die in der Gate-Elektrode 28 gesammelten Elektroden kein Entladungsweg zur Verfügung steht· (Beachte, daß die geaaate Gate-Elektrode 28 von einer Isolierschicht, z· B· aus themisch erzeugte» Oxid, umgeben ist·) Nach der Abnahae der Spannung von der Vorrichtung ist das einzige andere vorhandene elektrische Feld eine Folge der in der Gate-Elektrode 28 geaniuilten Elektronen-Ladung, und dieses Feld ist nicht stark genug, ua die Ladung durch die Isolierschicht 26 zurückzuführen· (Es ist ersichtlich, daß die Gate-Elektrode 28 in der gleichen Weise wie i» vorstehenden beschrieben aufgeladen werden kann, wobei jedoch a» Substrat und/oder Kontakt ein von Srdpotential verschiedenes Potential angelegt wird·)
Theoretische Berechnungen haben ergeben, daft die Ladung in der Gate-Elektrode 28 auch bei Arbeitstemperatüren von 125° C für einen Zeitrau» von »ehr als 10 Jahren erhalten bleibt« Der beschriebene Avelanche-Durchbruch tritt typischerweise bei einer Spannung von etwa 30 Volt auf, wenn übliche NOS-Vorrichtungen verwendet werden, und wenn angenommen wird, daß die Oxiddicke der Schicht 26 etwa 1000 % ist· Bei eine» typischen Speicher nur su» Auslesen kann das Vorhandensein oder Fehlen einer Ladung in der Gate-Elektrode 28 durch Prüfung der Eigenschaften des Transistors an den Kontakten 32 und 33 Jbest I—t werden· Dies kann durch Anlegen einer Spannung an den Kontakten 32 und
109852/1705 bad original
33 erfolgen. Diese Spannung sollte unterhalb der zur Verursachung eines Durchbruchs erforderlichen Spannung liegen. Der Transistor ist ia Vergleich su seinen Leitungseigenschaften bei nicht-geladener Gate-Elektrode besser leitend» wenn eine !Ladung in seiner Gate-Elektrode 28 vorhanden ist· Bezüglich des Verstäsi Misses der bei einem Avalanche-Durchbruch oder einer Avalanche-Injektion von Elektroden auftretenden Phänoaene wird auf den Artikel "Avalanche Injection Current and Charging Phenomena in Thermal SiO2" in Applied Physics Letters 15, 174 (1969) verwiesen.
In Fig* 3 ist ein erfindungsgeaSß aufgebauter npn-Bipolartransistor gezeigt, der als elektrisch programmierbare Speichervorrichtung verwendet werden kann» Der Transistor in dieser Ausführungsfor« ist auf einen η-leitenden SlII-sluasubstr&t 40 aufgebaut dargestellt· Teile der Vorrichtung sind der In Vorstehenden beschriebenen Vorrichtung (Fig. 2) ähnlich und können unter Anwendung ähnlicher Verfahren hergestellt werden· Wie bei der zuvor beschriebenen Vorrichtung 1st ein erstes und zweites Gebiet von de« Substrat 40 entgegengesetzter Leitfähigkeit vorhanden9 ^ die einen Kanal 41 bilden· Das erste ia Substrat 40 liegende Gebiet 43 ist ein jm—Gebiet« das de» in Verbindung ■it dem zuvor erörterten Ausführungebeispiel beschriebenen Source-Gebiet Ähnlich i±| das alt 44 bezeichnete Gebiet des Transistors stellt die Basis des npn-Transistors dar· Das zweite Gebiet 44, das ebenfalls ein p*·-Gebiet sein kann liegt ebenfalls innerhalb des Substrats 40· Im p+- Gebiet 44 liegt ein drittes Gebiet 45t welches ein n++- Gebiet 1st und den Kollektor des Bipolartransistors darstellt· Ein viertes n++-Gebiet 46 liegt alt Abstand von den Gebieten 43 und 45, ia n-leltenden Substrat 40 und bildet einen Teil des Eaitters des Transistors· Die Ge-
BAD ORIGINAL
109852/1706
- 41 -
biete 43, 44 t 45 und 46 können «dt bekannten Halblelterherstellungstechniken la n-leltenden Substrat gebildet mein.
Eine schwebende Gate-Elektrode 42 liegt oberhalb das Kanals 41 und ist von ihn Isoliert« Die Gate-Elektrode 42 kann aus Metall oder p+-Silislua bestehen, wie le vorstehenden erörtert wurdec Die schwebende Gate-Elektrode 42 ist von dan Gebieten 43 una 44 und de· Kanal 41 durch die Isolierschicht 4? getrennt. In vorliegenden Ausführungsbeispiel besteht diese Isolierschicht aus Siliciumoxid einer Dicke von etwa 1000 Ä· Auch die oberhalb der achwebenden Gate-Elektrode 42 angeordnete Isolierschicht 45 kann aus Sill«! oxid bestehen, wobei die Gate-Elektrode vollständig von den Isolierschichten 47 und SS uageben 1st·
Kontakte 49« SO und 51 sind an den Gebieten 43, 45 bzw· angeschlossen· Diese beispielsweise aus Aluninlun oder anderen Metallen bestehenden Kontakte können unter Verwandung bekannter Techniken auf de« Transistor aufgebracht warden· An den Kontakten 49, SO und Sl sind Leitungen 52, S3 und angeschlossen· Entlang der Oberseite des Substrats liegt eine Isolierschicht 48, welche dia Kontakte auf die gewünschten Gebiete begrenzt und die Oberfl&che der Vorrichtung schützt· Bei« vorliegenden Ausführungsbeispiel besteht die Isolierschicht 48 aus Silisiusoxld·
Un eine Ladung in die schwebende Gate-Elektrode 42 des Bipolartransistors einzubringen, wird eine negative Spannung an der Leitung 53 angelegt, wahrend die Leitung 52 geerdet wird· Die Spannung nuß genügend hoch sein, um einen Durchbruch («. B. eine Injektion oder einen Avalanche-Injektlons-Zustand) in wenigstens einen der von den Gebieten 43 und 44 und den Substrat 40 gebildeten übergänge zu
109852/1705 bad original
verursachen· Hierdurch werden Elektronen zum Eintritt und Durchtritt durch die Isolierschicht 47 zur schwebenden Gate-Elektrode 42 veranlaßt» wobei diese negativ geladen wird· Die in der Gate-Elektrode 42 gespeicherte negative Ladung erzeugt eine permanente Inversionsschicht im Kanal 41, wodurch eine Leiterbahn zur Leitung 52 (der Basis des Transistors) entsteht· Die Ladung der schwebenden Gate-Elektrode 42 kann durch negative Vorspannung des Gebiets 43 oder dadurch, daß die Leitung 52 nicht geerdet wird, verhindert werden· Durch wahlweisen Anschluß der Leitung 52 kann der
fc Bipolartransistor also wahlweise programmiert werden· Zur Abtastung des Vorhandenseins einer Ladung in der schwebenden Gate-Elektrode wird der Basis des Bipolartransistors über die Leitung 52 Strom zugeführt, wobei die Leitung 53 geerdet ist. Wenn die Gate-Elektrode geladen ist, schaltet der Bipolartransistor und bildet eine Bahn niedriger Impedanz von seinen Kollektor (Leitung 54) zur Erde. Wenn die Gate-Elektrode nicht geladen ist, schaltet der Bipolartransistor nicht, wenn das gleiche vorbestimmte Signal an der Basis angelegt wird· Der Vorteil des elektrisch programmierbaren Bipolartransistors liegt in seiner hohen Arbeitsgeschwindigkeit, was seine Verwendung in schnellen (Zugriffszeit weniger als 100 Nanosekunden) Bipolar-Speichern zum Auslesen
P ermöglicht· Es sollte festgehalten werden, daß die Kombination eines Bipolartransistors und einer Speichervorrichtung . mit schwebender Gate-Elektrode, wie sie im vorstehenden beschrieben 1st, einen Aufbau schafft, bei dem die Eigenschaften eines Bipolartransistors programmiert und individuell angepaßt werden können· Dies hat den Vorteil, daß eine große Anzahl identischer Bauelemente hergestellt werden kann, wobei die Eigenschaften bestimmter Transistoren durch Speicherung einer Ladung in der Speichervorrichtung nach Wunsch elektrisch geändert werden können· Weiter ist
109852/17 05
festzuhalten, daß die im vorstehenden beschriebene Speichervorrichtung nicht notwendigerweise nur digital arbeitet, sondern daß sie Ladungen auch proportional zum angelegten Eingangssignal speichern kann, wodurch die Speichervorrichtung sowohl als analog als auch als digital arbeitend angesehen werden kann· Die Analog-Eigenschaft der unter Einschluß eines Bipolartransistors hergestellten Vorrichtung bietet vollständig neue Möglichkeiten bei der Herstellung von angepaßten großformatigen Anordnungen aus Festkörperbauteilen·
Es ist ersichtlich, daß ein dem in Flg. 3 dargestellten Transistor ähnlicher pnp-Transistor in gleicher Weise hergestellt werden kann, oder daß andere Materialarten als Silizium bei der Herstellung eines solchen Transistors verwendet werden können«
Es wurden eine Anzahl von Möglichkeiten zur Entfernung der Ladung aus einer Gate-Elektrode, wie der Gate-Elektrode 28 . nach Fig. 2 oder der Gate-Elektrode 42 nach Flg. 3 gefunden· Wenn der Transistor nach Fig· 2 oder 3 einer Röntgenstrahlung ausgesetzt wird» wird die in den Gate-Elektroden 28 oder 42 vorhandene Ladung entfernt« Experimente haben gezeigt, daß eine Strahlung von 2 χ 10 rad eine Entfernung der Ladung von den Gate-Elektroden 28 oder 42 zur Folge haben, auch wenn die Strahlung durch die Halterung oder Umhüllung des Transistors aufgebracht wird· Auch eine direkt auf den Transistor (nicht durch seine Umhüllung) aufgebrachte Ultraviolettstrahlung in der Größenordnung von 4ev h»t ein« Entfernung der Ladung aus den Gate-Elektroden 28 oder 42 zur Folge· Die Ladung wird auch entfernt» wenn der Transistor hohen Temperaturen (d.h. 450° C) ausgesetzt wird, jedoch können hierbei bleibende Beschädigungen der Vorrichtung die Folge sein.
1 09852/1705
Ein Feldeffekt-Transistor mit einer schwebenden Gate-Elektrode, die vollständig von Isolierstoff* wie Siliziumdioxid umgeben ist, ist also insbesondere für die Verwendung in nur zum Auslesen bestimmten Speichern anpaßbar· Der Transistor kann mit bekannten Halbleiter-Herstellungsverfahren hergestellt werden« Die am Transistor vorhandenen, zur Bestimmung des Vorhandenseins oder NichtVorhandenseins einer Ladung in der Gate-Elektrode verwendeten Anschlüsse dienen gleichzeitig auch zum Aufbringen der Ladung auf die w Gate-Elektrode· Im Gegensatz zu den bekannten Feldeffekt-Transistoren mit schwebender Gate-Elektrode 1st keine Lade-Gate-Elektrode erforderlich und relativ dicke, leicht herzustellende thermische Oxidschichten können zwischen der schwebenden Gate-Elektrode und dem Substrat verwendet werden·
Die oben beschriebene P-Kanal-Speichervorrichtung mit schwebender Gate-Elektrode verwendet eine Avalanche-Inj ektion von Elektronen von einem pn-übergang zur Ladung der schwebenden Gate-Elektrode. Eine ähnliche n-Kanal-Spelchervorrichtung ist in Flg. 4a gezeigt· Diese Vorrichtung ist auf dieselbe Art wie die oben beschriebenen Vorrichtungen aufgebaut, und die den Teilen der Vorrichtung nach Fig. 2 entsprechenden Teile sind mit gleichen Bezugszeichen bezeichnet· Eine so aufgebaute Vorrichtung würde bei Anwendung des gleichen Ladungsverfahrens (VD * +V, V3-O) eine sehr hohe angelegte Spannung (+V) zur Ladung der schwebenden Gate-Elektrode erfordern, da die Wahrscheinlichkeit gering ist, daß Elektronenmangelstellen durch Avalanche-In jektion von der N+~Oberflache der Sperrschicht hindurchgebracht werden· Durch eine unterschiedliche Arbeitsweise können jedoch Elektronen vom p-leitenden Substrat zur schwebenden N+
109852/1705
Gate-Elektrode bei relativ niedriger Spannung durch eine dicke Oxidschicht (über etwa 500 8) injiziert werden. Wenn sowohl das Source- und das Oraln-Gebiet gleichzeitig positiv vorgespannt werden, wird eine positive Spannung (V-) ent· sprechend der folgenden Gleichung auf die schwebende Gate-Elektrode übertragen:
v . V(Cos
G ν +C9<J +cg
Die Kapazitäten in dieser Gleichung sind in Pig· 4b gezeigt· Wenn V- eine genügende Größe hat« wird ein Avalanche-Injektionszustand im p-leitenden Substrat ausgelöst und Elektronen hoher Energie werden durch die Oxidschicht in die schwebende Gate-Elektrode injiziert·
Uta eine maximale positive Spannung VG zu erreichen« sollte das Kapazitätsverhältnis -
Cqs * cqd
Cgs + Cgd + V
möglichst groß gemacht werden« Dies kann auf verschiedenen Wegen« z. B· durch Verlängerung der Diffusionszeit des N+- Gebietes.um die Überlappung des N+-Gebiets mit der Gate-Elektrode möglichsb groß zu machen« oder durch die in Fig· gezeigte relative räumliche Anordnung geschehen· Zn diesem Fan ist die Drain-Rückkopplungskapazität C^ um den Umfang der schraffierten Gebiete erhöht· Die gleiche Technik kann ,. zur Erhöhung der Source-Kapazität C verwendet werden· Wenn nur eine der RUckkopplungsJr.apazitäten erhöht wird, (C oder
gs
C .) kann eine geeignete positive RUckkopplungsspannung an
109852/1705
der Gate-Elektrode durch Anlegen einer positiven Spannung an nur einem der Übergänge erreicht werden« während der andere auf Erdpotential gehalten wird· Der Hauptunterschied in der Arbeitsweise der im vorstehenden beschriebenen N-Kanal-Ausführungsforra gegenüber dem P-Kanal-Gegenstück liegt darin, daß bei der P-Kanal-Vorrichtung Elektronen zurschwebenden Gate-Elektrode überführt werden, wobei die Einschaltspannung, in negativer Richtung verschoben wird, während bei t der n-Kanal-Vorrichtung, unabhängig vom Wechsel der angelegten Spannungspolarität, Elektronen auch in die schwebende Gate-Elektrode der η-Kanal-Vorrichtung injiziert werden, wobei die Einschaltspannung in positiver Richtung verschoben wird· Es ist klar, daß für die Gate—Elektrode n-leitendes oder p-leitendes Silizium verwendet werden kann. Auch andere Materialien können im Rahmen des Erfindungsgedankens verwendet werden.
Das letzte im folgenden im einzelnen beschriebene Ausführungsbeispiel 1st in Fig· 6 gezeigt· Die Hauptänderung im Aufbau des Halbleiters dieses Ausführungsbeispiels im Vergleich zu dem nach Fig. 4 liegt in der Eliminierung des ^ Source-Gebiets 22, des Drain-Gebiets 24 und der Anschlüsse an diese Gebiete und in der Anbringung einer Gate-Elektrode 60· Im übrigen ist der Halbleiteraufbau der Ausführungsform nach Fig· 4 und Flg. 6 im wesentlichen identisch. Die in Fig. 6 gezeigte abgewandelte Ausführungsform ist unter Berücksichtigung der Tatsache möglich, daß die primäre Funktion der Source- und Drain-Gebiete eine Abtastfunktion 1st, die auch von anderen bekannten,die Kapazität oder die Ladung abtastenden Vorrichtungen durchgeführt werden kann. Bei der Ausführungeform nach Fig. 6 kann die Aufladung der schwebenden p+(oder n+)Silizium-Gate-Elektrode 28 auf fol-
1098 5 2/1705
gende Weise erfolgen, wenn das Kapazitätsverhältnis der Kapazität von C tQ und C1- so gewählt wird, daß C1 ungefähr 0,1 χ C,-, ist·
g"g
Ein positiver, an der metallenen Gate-Elektrode 60 angelegter Spannungsimpuls von etwa 35 Volt bei geerdetem Substrat 20 verursacht zunächst das Auftreten eines Spannungsabfalls an der Kapazität C und verursacht eine Injektion vom p-leitenden Substrat in die schwebende Gate-Elektrode 28. Die Ermittlung des Ladungszustands der Gate-Elektrode kann mit bekannten Kapazitätsmessern erfolgen, die die Kapazitätsänderung zwischen der Gate-Elektrode 50 und Erde bei Vorhandensein oder Fehlen von Ladung in der schwebenden Gate-Elektrode 28 ermitteln·
Es ist also ein Verfahren zum elektrischen Laden einer schwebenden Gate-Elektrode angegeben« Außerdem sind alternative Ausführungsformen einer Vorrichtung gezeigt, die es ermöglicht, eine Ladung durch Anlegen einer Spannung am Source- und Drain-Gebiet oder durch eine zusätzliche Gate-Elektrode auf die Gate-Elektrode zu bringen. Einige der Ausführungsformen haben den Vorteil« daß zwischen dem Source- und Drain-Gebiet während des Ladens der schwebenden Gate-Elektrode kein Strom fließt. Bei anderen erläuterten AusfUhrungsbeispielen sind keine Source- oder Drain-Gebiete erforderlich·
1O98S2/1705

Claims (24)

Patentansprüche BSSKssssBiaaxisaesssazEsessB
1. Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode, dadurch gekennzeichnet, daß in einem Substrat (20; 40) eines ersten Leitfähigkeitstyps ein Paar von mit Abstand voneinander liegenden Gebieten (22, 24; 43, 44) vorgesehen ist, die einen dem Leitfähigkeitstyp des Sub-. strats entgegengesetzten Leitfähigkeitstyp haben; daß räura- * lieh zwischen den Gebieten des Gebietpaars jedoch ohne elektrischen Kontakt mit Ihnen eine Gate-Elektrode (28; 42) angeordnet ist, wobei zwischen der Gate-Elektrode (28; 42) und dem Substrat (20; 40) eine Isolierschicht (26; 47) liegt; und daß Kontakte (32, 33; 49, 50) zur Herstellung eines elektrischen Anschlusses an den Gebieten (22, 24; 43, 44) vorgesehen sind·
2· Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (20} 40) Silizium aufweist.
3· Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Isolierschicht (26; 47) aus Siliziumdioxid besteht«
4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gate-Elektrode (28; 42) aus Silizium besteht·
5· Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Substrat (20; 40) vom n-Leitfähigkeitstyp ist·
6· Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Isolierschicht (26; 47) zwischen
109852/1705
dem Substrat (20; 40) und der Gate-Elektrode (28; 42) mindestens 500 °i dick ist.
7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Gate-Elektrode (28; 42) vollständig von Isoliermaterial (26, 30; 47, 55) umgeben ist·
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das auf der Gate-Elektrode (28) liegende Isoliermaterial (30) im wesentlichen die gleiche Dielektrizitätskonstante wie das unter der Gate-Elektrode liegende Isoliermaterial (26) hat.
9· Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das oberhalb und das unterhalb der Gate-Elektrode (28) angeordnete Isoliermaterial (30, 26) ein einsiges Material ist.
10. Verfahren zur Aufbringung einer elektrischen Ladung auf einer schwebenden Gate—Elektrode einer Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zwischen wenigstens einem der Gebiete und dem Substrat eine Spannung genügender Größe zur Auslösung eines Avalanche-Durchbruchs in wenigstens einem der übergänge zwischen den Gebieten und dem Substrat angelegt wird, so daß Elektronen zum Durchtritt durch die Isolierschicht zur Gate-Elektrode veranlaßt werden.
11. Verfahren zur Entfernung einer elektrischen Ladung aus einer schwebenden Gate-Elektrode in einer Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Gate-Elektrode Röntgenstrahlen ausgesetzt wird.
1 Ü 9 8 5 2 / 1 7 0 5
12· Verfahren zur Entfernung der elektrischen Ladung einer schwebenden Gate-Elektrode In einer Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Gate-Elektrode ultravioletter Strahlung ausgesetzt wird·
13· Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Gebieten (22, 24; 43, 44) und dem Substrat (20; 40) Halbleiter-Übergänge bestehen; daß die Gate-Elektrode (28; 42) schwebend angeordnet 1st; daß die Isolierschicht (26; 47) zwischen der Gate-Elektrode und dem Sub-" strat die Gate-Elektrode gegen die Übergänge isoliert; und daß an den Übergängen angeschlossene Einrichtungen zum Aufbringen von elektrischer Ladung vom Substrat (20; 40) auf die Gate-Elektrode (28; 42) vorgesehen sind·
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Einrichtungen zum Aufbringen von elektrischer Ladung auf die Gate-Elektrode so ausgebildet sind, daß sie das Anlegen einer genügend hohen Spannung zwischen wenigstens einem der Übergänge und dem Substrat zur Erzeugung eines Avalanche—Durchbruchs in wenigstens einem Übergang ermöglichen, wodurch Elektronen durch die Isolierschicht (26; 47) zur Gate-Elektrode (28; 42) durchtreten.
15· Vorrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß das Substrat (28; 42) aus Silizium und die Isolierschicht (26; 47) aus Siliziumoxid besteht·
16· Vorrichtung nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß die Einrichtungen zum Aufbringen von elektrischer Ladung auf die Gate-Elektrode (28; 42) wenigstens einen elektrischen Kontakt (32, 33; 49, 50) zu einem der Gebiete (22, 24; 43, 44) aufweisen.
109852/1705
17· Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Einrichtungen zum Aufbringen von elektrischer Ladung auf die Gate-Elektrode (28; 42) Einrichtungen zum Anlegen unterschiedlicher Spannungen am Source- und Drain-Gebiet aufweisen, wobei die Source- und Drain-Gebiete im wesentlichen ähnlich sind, so daß Ladungsträger von der Oberfläche des Substrats (20; 40) in die schwebende Gate-Elektrode (28; 42) injiziert werden.
18· Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (40) von erstem Leitfähigkeitstyp neben den beiden mit Abstand voneinander angeordneten Gebieten (43, 44) entgegengesetzten Leitfähigkeitstyp ein drittes Gebiet (45) des ersten Leitfähigkeitstyps aufweist, das innerhalb des zweiten Gebiets (44) angeordnet ist, daß die zwischen dem ersten und zweiten Gebiet (43, 44) vorgesehene Gate-Elektrode (42) leitend und schwebend angeordnet ist; und daß die die Gate-Elektrode (42) isolierende Isolierschicht (47) die Gate-Elektrode vom Substrat (40) und dem ersten und zweiten Gebiet (43, 44) trennt, wobei das Substrat und das zweite und dritte Gebiet (44, 45) einen Bipolartransistor und das erste und zweite Gebiet (43, 44) einen Teil einer Feldeffekt-Vorrichtung bilden.
19. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß das Substrat (40) aus Silizium besteht·
20. Vorrichtung nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß die Isolierschicht (47) aus Siliziumoxid besteht.
109852/1705
21. Vorrichtung nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß die Gate—Elektrode (42) aus Silizium besteht.
22. Vorrichtung nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, daß die Gate—Elektrode (42V aus Aluminium oder einem anderen leitenden Metall oder Halbleitermaterial besteht.
ψ 23. Vorrichtung nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, daß das Substrat (40) und das dritte Gebiet (45) η-leitend sind.
24. Vorrichtung nach einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, daß im Substrat (40) ein viertes Gebiet (46) vorgesehen ist, welches die gleiche Leitfähigkeit wie das Substrat hat, und einen Teil des Emitters des Bipolartransistors bildet, wobei das zweite Gebiet (44) die Basis des Transistors und das dritte Gebiet der Kollektor des Transistors ist.
109852/1705
DE19712129181 1970-06-15 1971-06-11 Verfahren zum Betrieb eines Feldeffekttransistors als Speicherelement Expired DE2129181C3 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US4614870A 1970-06-15 1970-06-15
US4614870 1970-06-15
US10664271A 1971-01-15 1971-01-15
US10664271 1971-01-15

Publications (3)

Publication Number Publication Date
DE2129181A1 true DE2129181A1 (de) 1971-12-23
DE2129181B2 DE2129181B2 (de) 1977-05-12
DE2129181C3 DE2129181C3 (de) 1978-01-12

Family

ID=

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2183882A1 (de) * 1972-05-08 1973-12-21 Signetics Corp
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
DE2445079A1 (de) * 1974-09-20 1976-04-01 Siemens Ag Fet mit floatendem, isoliertem gate
DE2513207A1 (de) * 1974-09-20 1976-09-30 Siemens Ag N-kanal-speicher-fet
DE2525062A1 (de) 1975-06-05 1976-12-09 Siemens Ag N-kanal-speicher-fet
DE2603154A1 (de) * 1976-01-28 1977-08-04 Siemens Ag Lsi-baustein
DE2638730A1 (de) * 1974-09-20 1978-03-02 Siemens Ag N-kanal-speicher-fet
DE2643948A1 (de) * 1976-09-29 1978-03-30 Siemens Ag Baustein mit in einer matrix angeordneten speicher-fets
FR2403649A1 (de) * 1977-09-19 1979-04-13 Motorola Inc
DE2812049A1 (de) * 1974-09-20 1979-09-27 Siemens Ag N-kanal-speicher-fet
EP0032958A1 (de) * 1979-07-31 1981-08-05 Fujitsu Limited Halbleiter-speichervorrichtung
DE3106202A1 (de) * 1980-02-20 1981-12-03 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2560220C2 (de) * 1975-03-25 1982-11-25 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE3334557A1 (de) * 1982-09-24 1984-04-05 Hitachi Microcomputer Engineering Ltd., Kodaira, Tokyo Permanentspeicher
AT376845B (de) * 1974-09-20 1985-01-10 Siemens Ag Speicher-feldeffekttransistor

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2183882A1 (de) * 1972-05-08 1973-12-21 Signetics Corp
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
DE2812049A1 (de) * 1974-09-20 1979-09-27 Siemens Ag N-kanal-speicher-fet
DE2445079A1 (de) * 1974-09-20 1976-04-01 Siemens Ag Fet mit floatendem, isoliertem gate
DE2513207A1 (de) * 1974-09-20 1976-09-30 Siemens Ag N-kanal-speicher-fet
AT376845B (de) * 1974-09-20 1985-01-10 Siemens Ag Speicher-feldeffekttransistor
DE2638730A1 (de) * 1974-09-20 1978-03-02 Siemens Ag N-kanal-speicher-fet
DE2560220C2 (de) * 1975-03-25 1982-11-25 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE2525062A1 (de) 1975-06-05 1976-12-09 Siemens Ag N-kanal-speicher-fet
DE2603154A1 (de) * 1976-01-28 1977-08-04 Siemens Ag Lsi-baustein
DE2643948A1 (de) * 1976-09-29 1978-03-30 Siemens Ag Baustein mit in einer matrix angeordneten speicher-fets
FR2403649A1 (de) * 1977-09-19 1979-04-13 Motorola Inc
EP0032958A1 (de) * 1979-07-31 1981-08-05 Fujitsu Limited Halbleiter-speichervorrichtung
EP0032958B1 (de) * 1979-07-31 1985-04-03 Fujitsu Limited Halbleiter-speichervorrichtung
DE3106202A1 (de) * 1980-02-20 1981-12-03 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE3334557A1 (de) * 1982-09-24 1984-04-05 Hitachi Microcomputer Engineering Ltd., Kodaira, Tokyo Permanentspeicher

Also Published As

Publication number Publication date
FR2123241B1 (de) 1976-02-06
DE2129181B2 (de) 1977-05-12
GB1357444A (en) 1974-06-19
JPS5131073B1 (de) 1976-09-04
NL7108097A (de) 1971-12-17
NL154364B (nl) 1977-08-15
FR2123241A1 (de) 1972-09-08
US3755721A (en) 1973-08-28
CA950128A (en) 1974-06-25

Similar Documents

Publication Publication Date Title
DE2600337C2 (de) Halbleiterspeicheranordnung
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE3203516C2 (de)
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2745290A1 (de) Integriertes speicherfeld
DE2654728A1 (de) Programmierbarer festwertspeicher und verfahren zu seiner herstellung
DE1965340A1 (de) Schottky-Diode
DE3023616A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE2705503A1 (de) Halbleiteranordnung
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE2624157A1 (de) Halbleiterspeicher
DE2949171A1 (de) Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
DE2201028A1 (de) Feldeffekt-Speicherelement
DE3926474C2 (de) Permanent-Speicherzellen-Anordnung
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2216060C3 (de) Ladungsgekoppeltes Bauelement mit einem planaren Ladungsspeichermedium
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen
DE2129181A1 (de) Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
DE2740786C2 (de) Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee