DE2812049A1 - N-kanal-speicher-fet - Google Patents

N-kanal-speicher-fet

Info

Publication number
DE2812049A1
DE2812049A1 DE19782812049 DE2812049A DE2812049A1 DE 2812049 A1 DE2812049 A1 DE 2812049A1 DE 19782812049 DE19782812049 DE 19782812049 DE 2812049 A DE2812049 A DE 2812049A DE 2812049 A1 DE2812049 A1 DE 2812049A1
Authority
DE
Germany
Prior art keywords
source
channel
zone
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782812049
Other languages
English (en)
Other versions
DE2812049C2 (de
Inventor
Bernward Dipl Ing Roessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2445137A external-priority patent/DE2445137C3/de
Priority to DE2445137A priority Critical patent/DE2445137C3/de
Priority to DE2638730A priority patent/DE2638730C2/de
Priority to DE2643987A priority patent/DE2643987C2/de
Priority to DE2643947A priority patent/DE2643947C2/de
Priority to DE2643932A priority patent/DE2643932C2/de
Priority to DE19772759039 priority patent/DE2759039A1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2812049A priority patent/DE2812049C2/de
Publication of DE2812049A1 publication Critical patent/DE2812049A1/de
Publication of DE2812049C2 publication Critical patent/DE2812049C2/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Description

  • n-Kanal-S#eicher-FET.
  • Die Erfindung betrifft den in der Hauptanmeldung / im Hauptpatent P 24 45 137.4-33 und im Oberbegriff des vorliegenden Hauptanspruches angegebenen n-Kanal-Speicher-FET mit wenigstens einem Gate, nämlich mit einem allseitig von einem Isolator umgebenen, floatenden Speichergate, bei dem zur Umladung des Speichergate die Elektronen injizierende Kanalinjektion - d.h.- Umladung durch im eigenen leitenden Kanal stark beschleunigte und hierdurch aufgeheizte Elektronen, die wegen ihrer Aufheizung durch ein in Source-Drain-Richtung wirkendes elektrisches Feld die Energieschwelle zum Leitfähigkeitsband des Isolators überwinden und dadurch zum Speichergate gelangen - ausgenutzt wird, zusätzlich ausgestattet mit einem steuerbaren Steuergate, das kapazitiv auf das Speichergate wirkt, ferner mit der Aufgabe, zum Programmieren, also Aufladen des Speichergate auf ein gegenüber dem ungeladenen Zustand negatives Potential, die KanalinJektion auszunutzen, so daß das Speichergate nach dieser Aufladung mittels seiner negativen Ladung durch Influenz in den Source-Drain-Strom hemmender Weise auf die Source-Drain-Strecke einwirkt.
  • Der obengenannte n-Kanal-Speicher-FET gestattet bereits, recht niedrige Spannungen insbesondere zum Programmieren anzuwenden, vor allen wenn besonders kurze Kanäle, z.B. unter 3 turm Länge verwendet werden. Je kürzer der Kanal ist, mit um so kleineren Programmierspannungen kann man diesen n-Kanal-Speicher-FET betreiben.
  • Eine Schwierigkeit bereitet Jedoch manchmal die Betriebssicherheit eines n-Kanal-Speicher-FET Jedenfalls dann, wenn ein besonders kurzer Kanal verwendet wird. In diesem Falle ist nämlich das Verhältnis des Abstandes von Source und Drain, z.B. 2 /um, einerseits zur Dicke, z.B. 1,5 /um, von Source und Drain, gemessen von der Halbleiteroberfläche bis zur Unterseite dieser Zonen, andererseits besonders klein - hier also 2 : 1,5 = 1,33.
  • Je kleiner Jedoch dieses Verhältnis ist, insbesondere solange es kleiner als ca. 3 ist, umso größer ist die Gefahr eines Durchbruches Jener Art, die meistens mit "Punch-through"-bezeichnet wird. Es handelt sich hier um einen Durchbruch zwischen Source und Drain im nichtleitenden Zustand des Kanals, der besonders gefährlich ist, da er sogar zur Zerstörung des n-Kanal-Speicher-FET führen kann.
  • In der DE-OS 26 36 350 - VPA 76 P 6198 und in der DE-OS 26 36 802 = VPA 76 P 6200 sind bereits Gegenmaß nahmen zum Schutz gegen einen solchen Durchbruch vorgeschlagen. Hierzu sollen dünne n-dotierte Ubergangsbereiche insbesondere zwischen Drain und Kanal und zwischen Source und Kanal eingefügt werden, nämlich Ubergangsbereiche, die dünn im Vergleich zur Dicke der Source und des Drain sind. Die eigentliche Source und der eigentliche Drain, also ohne den Jeweils angrenzenden Ubergangsbereich, können dann voneinander einen ungefährlich großen Abstand von z.B. 6 /um haben, weil die Kanallänge auch durch den z .3. 2 /um betragenden gegenseitigen Abstand der Ubergangsbereiche gebildet werden kann. Durch diese Dnnnheit der Ubergangsbereiche ist die Gefahr eines Durchbruches vermindert, weil hierfür nun das günstigere Verhältnis des Abstandes der Übergangsbereiche untereinander einerseits zur Dicke dieser Übergangsbereiche andererseits entscheidend ist.
  • Die Anbringung solcher Ubergangsbereiche hat Jedoch den mitunter störenden Nachteil, daß der Abstand der eigentlichen Source vom eigentlichen Drain auf Grund der Einfügung der Übergangsbereiche relativ groß ist - dieser Abstand beträgt nämlich die Summe von Kanallänge plus Längen der beiden Übergangsbereiche. Wegen dieses hohen Source-Drain-Abstandes ist Jedoch der Flächenbedarf eines solchen n-Kanal-Speicher-FET recht groß .Durch die Erfindung wird eine Verringerung dieses Source-Drain-Abstandes unter gleichzeitiger Vermeidung der Verminderung der Gefahr eines Durchbruches angestrebt.
  • Durch z.B. ISSCC 1977, Seite 186/187 und DE-OS 25 47 828 sind bereits andere Gegenmaßnahmen zum Schutz gegen einen solchen Durchbruch bekannt. Dazu wird nämlich eine sehr dicke p+-dotierte Zone zwischen Source und Drain angebracht, deren Dicke die Dicke von Source und Drain sogar übersteigt. Eine solche dicke Zone vermindert zwar die Gefahr des Durchbruches, erhdht Jedoch unangenehmerweise die Einsatz-Steuergate-Source-Spannung dieses n-Kanal-Speicher-FET, bei welcher ein n-Kanal-Speicher-FET mit ungeladenem Speichergate einen Source-Drain-Strom zu leiten beginnt. Beim Lesen muß die Lese-Steue rgate-Source- Spannung diesen Wert der Einsatzspannung überschreiten, um anhand des Fließens oder Nichtfließens eines Source-Drain-Stromes eindeutig erkennen zu können, ob der betreffende n-Kanal-Speicher-FET programmiert oder nichtprogrammiert ist. Diese Gegenmaßnahme zum Schutz gegen einen Durchbruch hat also den Nachteil, daß die Erhöhung der Sicherheit gegen den Durchbruch gleichzeitig unangenehmerweise die Einsatzspannung und damit die notwendige Lesespannung erhöht.
  • Alle diese Gegenmaßnahmen zur Verbesserung der Sicherheit gegen einen Durchbruch beruhen letzten Endes darauf, daß die für den Durchbruch nötige Spannung zwischen Source und Drain stark erhöht wird im Vergleich zu einem keine Gegenmaßnahmen aufweisenden n-Kanal-Speicher-FET, der also weder einen Ubergangsbereich noch Jene dicke p+-Zone aufweist.
  • Durch IBM J. RES. DEVELOP., Nov. 1975, Seiten 530 bis 538, insbesondere Fig. 1 und 2, wird von theoretischen und experimentellen Untersuchungen eines gewöhnlichen n-Kanal-MOS-FET mit ca. 3 /um langem Kanal berichtet, bei welchem zwischen dem effektiv Jeweils 1,7 /um dicken Drain und Source, etwa zwischen 0,14 bis 0,5 /um unter Substratoberflächeseine erste p+-dotierte Zone angebracht ist, die ihre höchste Dotierungsintensität etwa 0,3 #um unter der Substratoberfläche aufweist, also in einer Teife von etwa 18 5' der Dicke der Source.
  • Diese sich von Source bis Drain unter der Substratoberfläche erstreckende erste Zone erhöht gemäß diesen Untersuchungen die für den Durchbruch nötige Spannung ganz beträchtlich, so daß bei unveränderter Source-Drain-Betriebsspannung die Gefahr einer Zerstörung dieses MOS-FET entsprechend verringert ist. In der gleichen Druckschrift wird ferner gezeigt, daß die Einsatzspannung mit Hilfe einer zweiten p+-dotierten Zone er- höht werden kann, wobei hier eine besonders starke Erhöhung der Einsatzspannung angestrebt wird. Diese zweite Zone ist dazu unmittelbar an der Oberfläche des Substrats im Kanalbereich angebracht, nämlich in einer Tiefe zwischen 0 und ca. 0,14 /um, mit einer höchsten Dotierungsintensität etwa bei 0,05 /um - wobei diese höchste Dotierungsintensität der zweiten Zone mehr als 4-fach höher als die höchste Dotierungsintensität der ersten Zone gewählt ist, was eine besonders hohe Einsatzspannung, vergleichbar z.B. mit der Einsatzspannung des durch ISSCC 1977 bekannten FET bewirkt, vgl.
  • Fig. 2 in IBM J. RES. DEVELOP. Im übrigen wird in dieser zuletzt genannten Druckschrift besonders hohes Gewicht auf weitere Einflüsse, besonders auf den Einfluß der Substratvorspannung auf die Einsatzspannung, gelegt.
  • Die Erfindung geht, wie bereits erwähnt, von dem speziellen, im Oberbegriff des Hauptanspruches genannten n-Kanal-Speicher-FET aus. Die Erfindung hat die Aufgabe, zum Schutz gegen einen Durchbruch die Durchbruchsspannung des n-Kanal-Speicher-FET mit einem Kanallänge-Sourcedicke-Verhältnis, das kleiner als 3 ist, stark erhöhen zu können, ohne gleichzeitig die Einsatzspannung bzw. Lesespannung oder den Flächenbedarf den n-Kanal-Speicher-FET erhöhen zu müssen. Die Erfindung soll insbesondere gestatten, 0 Volt zwischen Source und Substrat anzulegen.
  • Diese erfindungsgemäße Aufgabe wird durch die im Kennzeichen des vorliegenden Hauptanspruches angegebene Maßnahme gelöst, nämlich durch eine zwischen Drain und Source angebrachte erste p+-dotierte Zone, die ihre höchste Dotierungsintensität in einer Tiefe unter der Substratoberfläche aufweist, die mindestens 30 96 der Dicke der Source beträgt.
  • Beim erfindungsgemäßen n-Kanal-Speicher-FET ist also diese erste p+ -dotierte Zone tief unter der Substratoberfläche angebracht, und zwar deutlich noch tiefer als bei dem durch IBM J. RES. DEVELOP. bekannten MOS-FET.
  • Es zeigte sich nämlich, daß eine - in erfindungsgemäßer Weise besonders tief unter der Substratoberfläche des Kanalbereiches, z.3.mittels Ionenimplantation, angebrachte - erste Zone gestattet, die Durchbruchs spannung besonders stark zu erhöhen, da auch zwischen den sehr tief unter der Substratoberfläche liegenden, einander zugekehrten Source- und Drain flächen kein Durchbruch ("punchZthrough'8) auftritt.
  • Darüberhinaus gestattet die Erfindung sogar die Dotierungsintensität über der ersten Zone bis zu der Substratoberfläche angenähert gleich groß wie im übrigen Substrat HT zu machen, wodurch sich über der ersten Zone ziemlich ungestört bei leitendem Kanal eine Verarmungszone ausbilden kann. Je ungestörter sich eine tiefe Verarmungszone über der ersten Zone ausbilden kann, umso niedriger kann die Einsatzspannung gemacht werden. Eine in dieser großen Tiefe angebrachte höchste Dotierungsintensität der ersten Zone ermöglicht wegen der niedrigen Einsatzspannung beim Lesen eine kleine Lese-Steuergate-Source-Spannung, von z.B.
  • 4 oder 5 Volt, zu verwenden, Eine weniger tief unter der Substratoberfläche angebrachte höchste Dotierungsintensität der ersten Zone, vgl. deren Tiefe von 18 96 der Sourcedicke bei IBM J. RES. DEVELOP., Fig.2, behindert aber die Ausbildung einer Verarmungszone bei.
  • leitendem Kanal beträchtlich und vergrößert damit die Einsatzspannung unnötig, was entsprechend hohe Lesespannungen erforderlich macht.
  • Die Erfindung und Weiterbildungen davon werden anhand der Figur näher erläutert, welche ein Ausführungsbei spiel gemäß der Erfindung zeigt.
  • Der in der Figur gezeigte n-Kanal-Speicher-FET enthält das Speichergate G1, welches beim Programmieren mittels Kanalinjektion, d.h. also durch im leitenden Kanal aufgeheizte Elektronen, auf ein gegenüber seinem ungeladenen Zustand negatives Potential aufgeladen wird.
  • Der gezeigte n-Kanal-Speicher-FET enthält außerdem das steuerbare Steuergate G2, das kapazitiv auf das Speichergate G1 wirkt. Zwischen den beiden Gates befindet sich die Isolierschicht Is2'und zwischen dem Speichergate G1 und dem Kanalbereich HT befindet sich die Isolierschicht Is1.
  • Ein negativ aufgeladenes Speichergate G1 wirkt hemmend auf einen Source-Drain-Strom, so daß durch die negative Aufladung des Speichergate G1 die Einsatzspannung zwischen dem Steuergate G2 und der Source S beträchtlich ansteigt, z.B. auf +12 Volt. Legt man also beim Lesen z.B. 5 Volt Potential an das Steuergate G2, bezogen auf 0 Volt Potential an der Source S, dann wird durch Fließen oder Nichtfließen des Source-Drain-Stromes angezeigt, ob das Speichergate G1 negativ aufgeladen ist oder nicht.
  • Eine so niedrige Lesespannung zwischen Speichergate G2 und Source S ist Jedoch nur möglich, falls die Einsatzspannung zwischen Steuergate G2 und Source S bei einem nichtprogrammierten n-Kanal-Speicher-FET beträchtlich kleiner ist als die Lesespannung zwischen Steuergate G2 und Source S.
  • Die Erfindung strebt auch an, diese Einsatzspannung des nichtprogrammierten n-Kanal-Speicher-FET möglichst klein zu machen, um mit möglichst kleinen Lesespannungen zwischen Steuergate G2 und Source S auszukommen. Vor allem aber dann, wenn man die Kanallänge zwischen Source S und Drain D sehr kurz macht, um wenig Chip-Oberfläche zu brauchen und um auch während der Programmierung mit sehr kleinen Spannungen, dann zwischen Source S und Drain D, z.B. mit 16 Volt, auszukommen, dann ist die Gefahr des Durchbruchs (punch-through) bei diesem Programmiervorgang bez. dieses n-Kanal-Speicher-FET und bez.
  • Jener nicht zu programmierenden n-Kanal-Speicher-FET, welchen die gleiche Source-Drain-Spannung zugeführt wird, recht groß. Die kurze Kanallänge fördert nämlich das Auftreten von einem Source-Drain-Durchbruch.
  • Erfindungsgemäß wird zum Schutz gegen einen solchen Durchbruch die für den Durchbruch notige Spannung zwischen Source S und Drain D dadurch vergrößert, daß zwischen Source S und Drain D eine erste ptdotierte Zone, vgl. Z01, angebracht wird, deren höchste Dotierungsintensität recht tief unter der Substratoberfläche angebracht ist.
  • Dabei hat diese erste Zone Z01 gleichsam noch eine gewisse Ausdehnung oberhalb und unterhalb ihrer höchsten Dotierungsintensität, also in Richtung zur Substratoberfläche hin sowie, in der entgegengesetzten Richtung von der Substratoberfläche weg, tiefer in das Substrat hinein, vgl. die in der Figur schematisch angedeuteten1 an sich unscharfen. Grenzen von Z01. Dabei ist die'Dotierungsintensität dieser ersten Zone ZOl nahe an ihren Grenzen normalerweise sehr viel kleiner als Jene höchste Dotierungsintensität, die diese erste Zone Z01 nur an einer bestimmten Stelle aufweist. Dadurch, daß die höchste Dotierungsintensität dieser ersten Zone Z01 besonders tief unter der Substratoberfläche angebracht ist, ist die Ausdehnung dieser ersten Zone in Richtung zur Substratoberfläche so klein, daß ein besonders breiter Abschnitt zwischen dieser Substratoberfläche und der oberen Grenze dieser ersten dotierten Zone Z01 liegt, in der die Dotierungsintensität sich vergleichsweise nur wenig oder garnicht von der Dotierungsintensität in den übrigen Bereichen des Substrats HT abseits vom n-Kanal-Speicher-FET unterscheidet.
  • Die mit der erfindungsgemäßen Dimensionierung angebrachte erste Zone ZOl bewirkt nicht nur, daß die Gefahr eines Durchbruchs zwischen der Source S und dem Drain D beträchtlich vermindert ist, sondern daß gleichzeitig ein genügend tiefer Abschnitt oberhalb dieser ersten Zone Z01 mit nur vergleichsweise niedriger p-Dotierung vorhanden ist. Hierbei reicht dieser niedrig dotierte Abschnitt oberhalb der ersten Zone tief genug in das Substrat hinein, damit sich in diesem niedrig dotierten Abschnitt eine weitgehend ungestörte Verarmungszone unter dem eigentlichen Kanal des nichtprogrammierten n-Kanal-Speicher-FET, also unter der Inversionsschicht, ausbilden kann. Dadurch, daß sich diese Verarmungszone im nichtprogrammierten n-Kanal-Speicher-FET beim Lesen ziemlich ungestört ausbilden kann, ist nämlich die Einsatzspannung des nichtprogrammierten n-Kanal-Speicher-FET besonders niedrig.
  • Diese bei der Erfindung besonders niedrige Einsatzspannung gestattet, den n-Kanal-Speicher-FET mit besonders niedrigen Lesespannungen zwischen seinem Steuergate G2 und seiner Source S zu betreiben. Dieser n-Kanal-Speicher-FET hat zusätzlich wegen der ersten Zone eine besonders hohe Durchbruchs spannung, bei der ein Durchbruch eintreten würde.
  • Es zeigte sich, daß es im allgemeinen günstig ist,die höchste Dotierungsintensität der ersten Zone Z01 etwa in einer Tiefe anzubringen, die zwischen 30 5' und 60 ffi der Sourcedicke beträgt. Beträgt also die Sourcedicke 1,1 /um, dann liegt die optimale Tiefe der maximalen Dotierungsintensität etwa 0,33 bis 0,65 /um unter der Substratoberfläche. Dann ist nämlich einerseits diese erste Zone Z01 tief genug angebracht, um eine weitgehend ungestörte Ausbildung der Verarmungszone des nichtprogrammierten n-Kanal-Speicher-FET und damit dessen niedrige Einsatzspannung zu ermöglichen, und andererseits ist diese erste Zone Z01 nicht zu tief unter der Substratoberfläche angebracht, um einen noch ausreichenden Schutz gegen Durchbruch zu bieten.
  • Die Einsatzspannung des nichtprogrammierten n-Kanal-Speicher-FET ist besonders gering, wenn die p-Dotierung des Substrats HT ganz allgemein gering ist, falls also das Substrat HT für. sich recht hochohmig ist. Günstig erwies sich ein Substrat mit einem Eigenwiderstand insbesondere zwischen 10 bis 30 Ohm'cm, Ein dermaßen schuh dotiertes Substrat HT gestattet darüberhinaus, daß bereits eine relativ schwache p+-Dotierung der ersten Zone Z01 eine beachtliche Auswirkung auf die für einen Durchbruch notwendige Spannung zwischen Source S und Drain D zur Folge hat. Je geringer außerdem die Dotierung der ersten Zone Z01 ist, die man z.3. durch Ionenimplantation erzeugt, umso geringer sind auch die Zerstörungen des Kristallgefüges im Abschnitt oberhalb der ersten Zone Z01, durch den hindurch die Rezeptoren in die erste Zone Z01 hineingeschossen werden.
  • Der Schutz gegen einen Durchbruch ist um so wichtiger, Je kürzer der Kanal ist, d.h. je kleiner der Source-Drain-Abstand ist, vor allem falls das Sourcepotential gleichzeitig an das Substrat gelegt wird.
  • Günstig erwies sich, insbesondere bei hochohmigezn Substrat HT, eine Implantationsdosis der ersten Zone (Boratome) zwischen 2.1011 bis 5.1011 cm 2 zu verwenden.
  • Es zeigte sich, daß vorteilhafterweise bei einem erfindungsgemäß aufgebauten n-Kanal-Speicher-FET im Betrieb die Source S und das Substrat HT auf gleiches Potential gelegt werden darf. Man braucht nämlich keine negative Substratvorspannung, um das Durchbruchverhalten des n-Kanal-Speicher-FET zu beherrschen. Das Anlegen des Sourcepotentials an das Substrat HT bringt vor allen den Vorteil mit sich, daß keine negativen Substrat-Vorspannungspotentiale dem Chip, auf welchem der n-Kanal-Speicher-FET angebracht ist, zugeführt werden müssen. Dies bedeutet letzten Endes eine erhebliche Erleichterung für den Anwender solcher n-Kanal-Speicher-FETs bzw. für den Anwender solcher Chips.
  • Für manche Zwecke ist die alleinige Anbringung der ersten Zone Z01 unter der Substratoberfläche noch nicht ganz befriedigend. Es gibt nämlich Fälle, in denen die Einsatzspannung für einen nichtprogrammierten n-Kanal-Speicher-FET dann so niedrig ist, daß selbst bei Steuerung des nichtprogrammierten n-Kanal-Speicher-FET in seinen sperrenden Zustand, d.h. selbst bei O Volt zwischen seinem Steuergate G2 und seiner Source S, bereits ein kleiner Strom zwischen der Source S und dem Drain D zu fließen beginnt. Derart extrem niedrige Ein- satzspannungen, wie sie an sich die Erfindung ermöglicht, sind für manche Anwendungszwecke unerwünscht, z.B. weil bei Anbringung einer Vielzahl solcher n-Kanal-Speicher-FETs auf einem gemeinsamen Chip in einer Leseleitung durch Überlagerung vieler solcher kleinen Ströme bereits ein beachtlicher Gesamtstrom fließen kann. Auf diese Weise können fehlerhafte Lesevorgänge entstehen, zumindest entstehen aber Einergieverluste.
  • Solche kleinen Source-Drain-Ströme im ~# gesperrten" nichtprogrammierten n-Kanal-Speicher^RET kann man aber durch eine leichte Erhöhung der Einsatzspannung dieses n-Kanal-Speicher-FET vermeiden. Eine solche leichte Erhöhung der Einsatzspannung kann man ohne Störung des Durchbruchverhaltens insbesondere dadurch erreichen, daß weit über der ersten Zone Z01, unmittelbar an der Substratoberfläche, eine zweite p+-dotierte Zone, vgl.
  • Z02, angebracht wird. Diese zweite p+-dotierte Zone Z02 kann man, um die Einsatzspannung nicht unnötig groß zu machen, schwach dotieren, z.30 mit einer Implantationsdosis von 1'.1011 bis 4.1011 #cm#2 Boratomen. Diese zweite Zone Z02 wird man im allgemeinen besonders dünn machen, vgl. die Figur, um oberhalb der ersten Zone Z01 einen genügend tiefen Substratabschnitt zu haben, in dem sich ungestört die Verarmungszone des Kanals zwischen der Source und dem Drain ausbilden kann.
  • Die Anbringung einer solchen zweiten Zone Z02 gestattet also, nachträglich die Einsatzspannung des n-Kanal-Speicher-FET auf spezielle, Jeweils gewünschte Werte einzustellen, nämlich schwach zu erhöhen, selbst wenn ein exstrem hochohmiges Substrat HT verwendet und damit an sich zunächst eine besonders kleine Einsatzspannung bewirkt wurde. Es zeigte sich, daß für Lesespannungen zwischen Steuergate und Source von 4 bis 6 Volt im allgemeinen eine Einsatzspannung, gemessen zwischen Steuer- gate und Source, von ca. 1 bis 1,5 Volt günstig ist.
  • Solche Einsatzspannungswerte lassen sich also selbst bei hochohmigem Substrat HT mit Hilfe der dünnen zweiten Zone Z02 erreichen, wobei die Hochohmigkeit des Substrats die ungestörte Ausbildung der Verarmungszone unter dem leitenden Kanal und damit den auch Jetzt noch niedrigen Wert der Einsatzspannung weiterhin ermöglicht.
  • Man kann nicht nur die erste Zone Z01, sondern auch die zweite Zone Z02 durch Ionenimplantation, z.B. durch Einschießen von Boratomen als Rezeptoren, erzeugen. Es zeigte sich, daß es dann im allgemeinen günstig ist, die betreffenden Rezeptoren nicht unmittelbar in das Substrat hineinzuschießen, sondern besser die betreffenden Rezeptoren durch den Isolator Isi, der zwischen dem Speichergate Gi und der Substratoberfläche angebracht ist, hindurch in das Substrat hin einzuschieBen.
  • Dadurch erhält man ein besser reproduzierbares Betriebsverhalten des n-Kanal-Speicher-FET. Je nach Dicke des Isolators 1s1 sind also zur Erzeugung der ersten Zone ZO relativ hohe Beschleunigungsspannungen, z.B. 180 kV, sowie zur Erzeugung der zweiten Zone Z02 relativ kleine Beschleunigungsspannungen, z.B. 30 kV, als Beschleunigungsspannung der eingeschossenen Rezeptoren anzuwenden.
  • Das in der Figur gezeigte Ausführungsbeispiel kann man dabei z.B. gemäß DE-OS 24 45 030 auf folgende Weise herstellen: Auf einer hochohmigen Substratscheibe HT erzeugt man zunächst durch Oxidation eine dicke Schutzoxidschicht 1s3 von z.B. 1 /um Dicke, in die ein bis zum Substrat HT durchgehendes Fenster geätzt wird. In diesem Fenster liegt später die Source-Drain-Strecke S-D des n-Kanal- Speicher-FET.
  • In diesem Fenster wird, z.B. durch thermische Oxidation, eine relativ dünne erste Isolierschicht Isi von z.B.
  • 60 nm Dicke erzeugt, durch die hindurch mittels Ionenimplantation die erste Zone Z01, sowie bei Bedarf zusätzlich die zweite Zone Z02, erzeugt wird. Auf der ganzen Substratscheibe wird anschließend eine erste Polisiliziumschicht von z.B. 300 nm Dicke abgeschieden, welche dotiert ist oder dotiert wird, um sie leitfähig zu machen. Diese erste Polisiliziumschicht wird durch Wegätzen so geformt, daß im wesentlichen nur noch der Bereich des Speichergate G1 zurückbleibt - mit Ausnahme von an dieses Speichergate G1 angrenzenden Randschichten, welche zunächst noch nicht weggeätzt werden sondern in über den späteren Drain und der späteren Source gelegene Bereiche S, D hineinreichen. Auf diese so geformte erste Polisiliziumschicht wird eine relativ dünne zweite Isolierschicht 1s2 von z@B. 60 nm Dicke erzeugt. Auf der ganzen Substratscheibe wird anschließend eine zweite Polisiliziumschicht von z.B. 300 nm Dicke abgeschieden, welche mittels einer Maske durch Wegätzen so geformt wird, daß das Steuergate G2 zurückbleibt. Diese zweite Polisiliziumschicht kann zusätzlich dotiert sein oder dotiert werden, um sie elektrisch leitfähig zu machen.
  • Mit der zur Formung der zweiten Polisiliziumschicht verwendeten Maske werden die über den späteren Drain D und die spätere Source S hineinreichenden Randschichten der ersten Polisiliziumschicht sowie nicht benötigte Teile der zweiten und ersten Isolierschicht Is2, Isl weggeätzt. Die gleiche Maske legt die Kanallänge zwischen Source S und Drain D weitgehend fest.
  • Anschließend wird die Dotierung der z.B. 1,1 /um dicken Source S und des Drain D angebracht. Dazu kann man, falls über der Source S und dem Drain D alle Isolierschichten Isl, 1s2 völlig weggeätzt sind, die Diffusion verwenden, oder, falls zumindest Reste der ersten Isolierschicht Is1 nicht weggeätzt sind, die Ionenimplantation durch diese nicht mehr weggeätzten Isolierschichten hindurch verwenden.
  • Schließlich wird über der ganzen Substratscheibe ein erster, unterer Teil einer Schutzoxidschicht Iss, ferner werden mittels Kontaktfenstern die Kontakte für die Source, den Drain und das Steuergete, sowie mittels Metallbedampfung und anschließend mittels formender Ätzung die erforderlichen Verbindungsleitungen zu anderen Bauteilen auf dieser Substratscheibe hergestellt. Schließlich wird der restliche darüberliegende Teil der isolierenden Schutzschicht Iss aufgebracht und dadurch ein Schutz des ganzen n-Kanal-Speicher-FET erreicht.
  • 12 Patentansprüche 1 Figur

Claims (1)

  1. Patentans#rUche.
    0 n-Kanal-Speicher-FET mit wenigstens einem Gate, nämlich mit einem allseitig von einem Isolator umgebenen, floatenden Speichergate, bei dem zur Umladung des Speichergate die Elektronen injizierende Kanalinjektion - d. h. Umladung durch im eigenen leitenden Kanal stark beschleunigte und hierdurch aufgeheizte Elektronen, die wegen ihrer Aufheizung durch ein in Source-Drain-Richtung wirkendes elektrisches Feld die Energieschwelle zum Leitfähigkeitsband des Isolators überwinden und da durch zum Speichergate gelangen - ausgenutzt wird9 zu sätzlich ausgestattet mit einem steuerbarem Steuergate, das kapazitiv auf das Speichergate wirkt, ferner mit der Aufgabe, zum Programmieren, also Aufladen des Speichergate auf ein gegenUber dem ungeladenen Zustand negatives Potential, die Kanalinjektion auszunutzenS so daß das Speichergate nach dieser Aufladung mittels seiner negativen Ladung durch Ins benz in den Source-Drain-Strom hemmender Weise auf die Source=Drain#Strecke einwirkt, nach Anmeldung/Patent P 24 45 157.4~33 = VPA 74/6185 BRD, insbesondere für Programmspeicher eines Fernsprech-Vermittlungssystems, g e k e n n -z e i c h n e t d u r G h eine zwischen Drain (D) und Source (S) angebrachte erste p+-dotierte Zone (zol), die ihre höchste Dotierungsintensität in einer Tiefe unter der Substratoberfläche aufweist, die mindestens 30 % der Dicke der Source (S) beträgt.
    2. n-Kanal-Speicher-FET nach Anspruch 1, g e k e n n -z e i c h n e t d u r-c h eine Tiefe der höchsten Dotierungsintensität, die zwischen 30 % und 60 5' der Sourcedicke beträgt 3. n-Kanal-Speicher-FET nach Anspruch 1 oder 2, g e -k e n n z e i c h n e t d u r c h ein Substrat zwischen 10 bis 30 Ohmcm Eigenwiderstand.
    4. n-Kanal-Speicher-FET nach einem der Ansprüche 1, 2 oder 3, g e k e n n z e i c h n e t d u r c h ein Verhältnis von Kanallänge zu Source-Drain-Abstand, dos kleiner als 3 ist.
    5. n-Kanal-Speicher-FET nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t d u r c h eine Implantationsdosis der ersten Zone (Z01) zwischen 2w1011 bis 5 1011^cm 2 (Boratome).
    6. n-Kanal-Speicher-FET nach einem der vorhergehenden Ansprüche, g e k e n n z e i c h n e t d u r c h O Volt zwischen dem Substrat (HT) und der Source (S).
    7. n-Kanal-Speicher-FET nach einem der vorhergehenden Ansprttche, g e k e n n z e i c h n e t d u r c h eine über der ersten Zone (zog) unmittelbar an der Substratoberfläche angebrachte zweite p+-dotierte Zone (Z02).
    8. n-Kanal-Speicher-FET nach Anspruch 6, g e k e n n -z e i c h n e t d u r c h eine Implantationsdoais der zweiten Zone (Z02) zwischen 11011 bis 4.1011 .cm#2 (Boratome).
    9. n-Kanal-Speicher-FE? nach einem der Ansprüche 7 oder 8, g e k e n n z e i c h n e t d u r c h ein der Einsatzspannung entsprechendes Steuergatepotential zwischen +1 bis +1,5 Volt, bezogen auf ein Sourcepotential von 0 Volt.
    10. n-Kanal-Speicher-FET nach einem der Ansprüche 7, 8 oder 9, g e k e n n z e i c h n e t d u r c h ein der Lesespannung entsprechendes Steuergatepotential zwischen 4 und 6 Volt, bezogen auf ein Sourcepotential von 0 Bist.
    11. Verfahren zur Herstellung eines n-Kanal-Speicher-FET nach einem der Ansprüche, g e k e n n z e i c h -n e t i u r c h Ionenimplantation zur Anbringung der Rezeptoren in der ersten bzw. zweiten Zone (zo1, Z02).
    12. Verfahren nach Anspruch 11, g e k e n n z e i c h -n e t d u r c h - durch den Isolator (Is1) zwischen Speichergate (G1) und Substratoberfläche hindurch bewirkte - Ionenimplantation.
DE2812049A 1974-09-20 1978-03-20 n-Kanal-Speicher-FET Expired DE2812049C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2643947A DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643932A DE2643932C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643987A DE2643987C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE19772759039 DE2759039A1 (de) 1974-09-20 1977-12-30 N-kanal-speicher-fet
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Publications (2)

Publication Number Publication Date
DE2812049A1 true DE2812049A1 (de) 1979-09-27
DE2812049C2 DE2812049C2 (de) 1982-05-27

Family

ID=33098855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2812049A Expired DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2812049C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521796A (en) * 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
EP0294864A2 (de) * 1987-06-11 1988-12-14 STMicroelectronics S.r.l. Verfahren zur Herstellung einer löschbaren nichtflüchtigen EPROM-Zelle und durch dieses Verfahren hergestellte Zelle
EP0400670A2 (de) * 1989-06-01 1990-12-05 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2129181A1 (de) * 1970-06-15 1971-12-23 Intel Corp Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement
DE2235533A1 (de) * 1971-07-28 1973-02-08 Philips Nv Halbleiterspeicherelement
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
DE1564411B2 (de) * 1965-06-18 1973-10-31 Philips Nv Feldeffekt Transistor
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
US3825945A (en) * 1972-02-29 1974-07-23 Tokyo Shibaura Electric Co Field effect semiconductor memory apparatus with a floating gate
DE2445030A1 (de) * 1974-09-20 1976-04-01 Siemens Ag Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einem steuergate
DE2547828A1 (de) * 1974-12-30 1976-07-01 Intel Corp Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2445137A1 (de) * 1974-09-20 1976-09-16 Siemens Ag N-kanal-speicher-fet
DE2636350B1 (de) * 1976-08-12 1977-12-15 Siemens Ag Speichereigenschaften aufweisender n-Kanal-FET

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564411B2 (de) * 1965-06-18 1973-10-31 Philips Nv Feldeffekt Transistor
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2129181A1 (de) * 1970-06-15 1971-12-23 Intel Corp Festkörper-Speichervorrichtung mit schwebender Gate-Elektrode
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement
DE2235533A1 (de) * 1971-07-28 1973-02-08 Philips Nv Halbleiterspeicherelement
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
US3825945A (en) * 1972-02-29 1974-07-23 Tokyo Shibaura Electric Co Field effect semiconductor memory apparatus with a floating gate
FR2188314A1 (de) * 1972-06-13 1974-01-18 Philips Nv
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
DE2445030A1 (de) * 1974-09-20 1976-04-01 Siemens Ag Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einem steuergate
DE2445137A1 (de) * 1974-09-20 1976-09-16 Siemens Ag N-kanal-speicher-fet
DE2547828A1 (de) * 1974-12-30 1976-07-01 Intel Corp Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2636350B1 (de) * 1976-08-12 1977-12-15 Siemens Ag Speichereigenschaften aufweisender n-Kanal-FET
DE2636802A1 (de) * 1976-08-12 1978-02-23 Siemens Ag Speichereigenschaften aufweisender n-kanal-fet

Non-Patent Citations (14)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, Bd. 15, 1969, S. 364, 365 *
Electronics, 25.10.73, S. 9E u. 11E *
IBM J.Res.Develop., Nov. 1975, S. 530-538 *
IBM Technical Disclosure Bulletin, Bd. 14, Mai 1972, S. 3721 *
IBM Technical Disclosure Bulletin, Bd. 15, März 1973, S. 3264-3266 *
IEEE Journal of Solid-State Circuits, Bd. SC-6, 1971, S. 301-306 *
IEEE Journal of Solid-State Circuits, Bd. SC-9, 1974, S. 1-13 *
IEEE Journal ofSolid-State Circuits, Bd. SC-7, 1972, S. 369-375 *
ISSCC 1972 IEEE International Solid-State Circuits Conference, Bd. 15, S. 52, 53 *
ISSCC 1977 IEEE International Solid-State Circuits Conference, Bd. 20, S. 186, 187 *
Journal of Applied Physics, Bd. 41, 1970, S. 3052-3057 *
Proceedings of the 3. Conference on Solid-State Devices, Tokyo 1971, Supplement to Oyo Buturi, Bd. 41, 1972, S. 155, 162 *
Solid-State Electronics, Bd. 12,1969, S. 981-987 *
Solid-State Electronics, Bd. 17, 1974, S. 1-10, 367-375, 517-529 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521796A (en) * 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
EP0294864A2 (de) * 1987-06-11 1988-12-14 STMicroelectronics S.r.l. Verfahren zur Herstellung einer löschbaren nichtflüchtigen EPROM-Zelle und durch dieses Verfahren hergestellte Zelle
EP0294864A3 (de) * 1987-06-11 1990-05-30 STMicroelectronics S.r.l. Verfahren zur Herstellung einer löschbaren nichtflüchtigen EPROM-Zelle und durch dieses Verfahren hergestellte Zelle
EP0400670A2 (de) * 1989-06-01 1990-12-05 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
EP0400670A3 (de) * 1989-06-01 1991-02-06 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
DE2812049C2 (de) 1982-05-27

Similar Documents

Publication Publication Date Title
DE112005003893B3 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP0003231A1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE2652253A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2655998C2 (de) Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2706623A1 (de) Mis-fet fuer hohe source-drain-spannungen
DE3346831C2 (de) Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben
DE3220250A1 (de) Halbleiterbauelement mit planarstruktur
DE2904424C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE2918888C2 (de) MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung
DE19620032A1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE10249009A1 (de) Halbleitervorrichtung
DE2834724A1 (de) Mos-feldeffekttransistoren fuer hoehere spannungen
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2812049A1 (de) N-kanal-speicher-fet
DE4340592A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE19614010C2 (de) Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung und Verfahren zu dessen Herstellung
DE2744114A1 (de) Speicher-fet mit wenigstens einem gate
DE2460967A1 (de) Halbleiterbauelement mit einer mos-transistorstruktur
DE2324914B2 (de)
DE2636802C3 (de) Speichereigenschaften aufweisender n-Kanal-FET
DE2636350C2 (de) Speichereigenschaften aufweisender n-Kanal-FET
DE2744194C3 (de)
WO2020225275A1 (de) Depfet-transistor und verfahren zur herstellung eines depfet-transistors
DE2638730C2 (de) n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8125 Change of the main classification

Ipc: H01L 29/78

8126 Change of the secondary classification

Ipc: G11C 11/24

AF Is addition to no.

Ref country code: DE

Ref document number: 2445137

Format of ref document f/p: P

D2 Grant after examination