DE2636802C3 - Speichereigenschaften aufweisender n-Kanal-FET - Google Patents

Speichereigenschaften aufweisender n-Kanal-FET

Info

Publication number
DE2636802C3
DE2636802C3 DE2636802A DE2636802A DE2636802C3 DE 2636802 C3 DE2636802 C3 DE 2636802C3 DE 2636802 A DE2636802 A DE 2636802A DE 2636802 A DE2636802 A DE 2636802A DE 2636802 C3 DE2636802 C3 DE 2636802C3
Authority
DE
Germany
Prior art keywords
channel
drain
gate
potential
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2636802A
Other languages
English (en)
Other versions
DE2636802A1 (de
DE2636802B2 (de
Inventor
Bernward Dipl.-Ing. 8000 Muenchen Roessler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19762636350 priority Critical patent/DE2636350C2/de
Priority claimed from DE19762636350 external-priority patent/DE2636350C2/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2636802A priority patent/DE2636802C3/de
Publication of DE2636802A1 publication Critical patent/DE2636802A1/de
Publication of DE2636802B2 publication Critical patent/DE2636802B2/de
Application granted granted Critical
Publication of DE2636802C3 publication Critical patent/DE2636802C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine Fortbildung eines in dem Hauptpatent P 26 36 350.8 angegebenen n-Kanal-FET -»n sowie eine Fortbildung von Weiterbildungen jenes n-Kanal-FET. Die Erfindung stellt nämlich eine Fortbildung eines Speichereigenschaften aufweisenden n-Kanal-FET dar mit zwei Anschlußbereichen, nämlich mit Source und Drain, sowie mit einem allseitig von ·»'> einem Isolator umgebenen und daher in elektrischer Hinsicht floatenden Speichergate, das beim Programmieren mittels Kanalinjektion von Elektronen, d. h. mittels im eigenen leitenden Kanal durch ein entsprechend starkes Source-Drain-Feld aufgeheizten und r>» daher den Isolator durchdringender Elektronen negativ nufgeladen wird, wobei am kanalseitigen Rand zumindest einer der beiden η-dotierten Anschlußbereiche ein n-dolierter Übergangsbereich, der dünner als der betreffende Anschlußbereich ist, zwischen dem betref- '>r> fcnden Anschlußbereich und einem unter dem Speichergate liegenden Kanalabschnitt angebracht ist, v/obei isoliert vom Speichergate über dem .Speichergate ein Stenergale angebracht ist und wobei zumindest ein Teil des an den Drain angrenzenden Übergangsbereiches wi /war nicht vom Speichergate, aber vom Steuergate bedeckt ist. Die Erfindung wurde insbesondere für i:inen groliintegrierten REPROM-Speicherbaustein in einem Fernspreeh-Vermittlungssystem entwickelt.
Die Erfindung eignet sich darüber hinaus aber auch h"> für andere Speicher und insbesondere auch für andere Systeme, 1. B. für elektronische Datenverarbeitungsanlagen und für Kleinstrechner.
Der oben angegebene n-Kanal-FET ist, wie in der Hauptanmeldung beschrieben, weilgehend unempfindlich gegen Nachbarwortstörungen.
Insbesondere ist in der Hauptanmeldung angegeben, daß der Übergangsbereich möglichst dicker als die Dicke des leitenden Kanals, also relativ dick im Vergleich zur Eindringtiefe des Steuergatepotentials und Speichergatepotentials in das Substrat sein soll.
In den folgenden Erläuterungen wird mit »depletion-Typ-Kanalbereich« ein Kanalbereich bezeichnet, in dem ohne äußere Felder viele freie Ladungen vorhanden sind, die beim Anlegen einer äußeren Spannung einen elektrischen Strom zur Folge haben. Ein solcher depletion-Typ-Kanalbereich wird durch eine dünne Halbleiterzone gebildet, die gleichartig wie Source und Drain dotiert ist — bei der Erfindung also η-dotiert ist. Die Dotierungsintensitäten von Source und Drain einerseits und vom depletion-Typ-Kanalbereich andererseits können jedoch verschieden sein.
Die Definition von Drain und Source entspricht der Kanalstromrichtung während des Programmierens.
In IEEE Trans, on Electron Devices ED-22 (Oktober 1975), Nr. 10, S.849-857, sowie in IEEE J. Sol. St. Circ. SC-7 (April 1972), Nr. 2, S. 146-153, und Sol. St. Electronics 18 (1975), 777-783, sind Angaben über die Durchführung von Ionenimplantationen enthalten. Danach ist es möglich, nach freier Wahl verschiedene Dicken von dotierten Oberflächenbereichen durch entsprechende Wahl der die Ionen implantierenden, beschleunigenden Hochspannung zu erzeugen. Dabei
kann auch die Dotierungsintensität nahezu nach Belieben gewählt werden, indem die bei der Implantation fließenden lonenströme und die Dauer dieser lonenströme entsprechend der gewünschten Dotierungsintensität gewählt werden kann.
In der Druckschrift IEEE Trans, on Electron Devices ED-19 (Juni 1972), Nr. 6, S. 774 - 781, sind Angaben über p- und η-Kanäle normaler FETs enthalten.
Der Einfluß der Dicke eines n-depletion-Typ-Kanalbereiches, also eines dünnen, η-dotierten Kanalbereiches zwischen Source und Drain, auf die Abschnürspannung (cut-off voltage) ist für die Anwendung der Erfindung ausreichend genau bekannt oder leicht dadurch experimentell bestimmbar, daß die zur Abschnürung des n-depletion-Kanalbereiches nötigen Betriebsspannungen bei verschiedenen Dicken dieses n-depletion-Kanalbereiches und verschiedenen Isolatordicken leicht experimentell bestimmbar sind. Bei den zur Abschnürung nötigen Mindestspannungen ist die effektiv wirksame Dicke der Verarmungszone im depletion-Typ-Kanalbereich gleich groß wie die Dicke dieses depletion-Typ-Kanalbereiches (vgl. auch IEEE J. Sol. St Circ, Juni 1973, S. 226-230, und Sol. St. Electronics 18 [1975], S. 777-783).
Im Hauptpatent ist bereits angegeben, daß an jener speichergatenahen Oberfläche des Übergangsbereiches, deren Zustand vom Speichergate gesteuert wird, eine speichergategesteuerte Verarmungszone entsteht, falls das Drainpotential deutlich positiver als das Speichergatepotential ist Die Dicke dieser Verarmungszone wächst, je größer die Potentialdifferenz zwischen Drain und Speichergate ist.
Die Erfindung geht von der Vorstellung aus, daß man diesen Übergangsbereich als einen n-depletion-Typ-Kanal auffassen kann, wobei die Dicke seiner weiteren Verarmungszone im speichergatenahen Bereich von der Potentialdifferenz zwischen Drain und Speichergate abhängt — wobei aber in speichergatefernen, steuergatenahen ÜLergangsbereich-Oberflächenbereichen die Dicke der steuergategesteuerten Verarmungszone von der Potentialdifferenz zwischen Drain und Steuergate abhängt. Die η-leitenden, tiefer gelegenen Schichten dieses im Vergleich zum Drain dünnen Übergangsbereiches werden ihrerseits immer dünner und damit immer schlechter leitend, je dicker die stouergategesteuerte Verarmungszone wird. In der Hauptanmeldung ist bereits beschrieben, daß die Gefahr einer Nachbarwortstörung wegen der Entstehung der weiteren, speichergategesteuerten Verarmungszone in speichergatenahen Teilen des Übergangsbereiches vermindert ist. — Die Vorstellung eines Übergangsbereiches als depletion-Typ-Kanalbereich ist für sich durch Sol. St. Electronics 18(1975),S. 777-783, Fig. !,bekannt.
Für die folgenden Betrachtungen kann die speichergategesteuerte Verarmungszone vernachlässigt werden, so daß nun die »weitere Verarmungszone« kurz als »Verarmungszone« bezeichnet werden kann.
Die Aufgabe der Erfindung ist, die Gefahr einer Nachbarwortstörung durch Fortbildung des oben sowie im Oberbegriff des Hauptanspruchs angegebenen n-Kanal-FET noch stärker ?u vermindern, so daß praktisch keine Gefahr einer Nachbarwortstörung mehr auftreten kann.
Die Aufgabe der Erfindung wird bei diesem n-Kanal-FET dadurch gelöst, daß der an den Drain angrenzende Übergan^bereich so dünn ist, daß er zumindest unter der Bedingung, daß gleichzeitig das positivste, im Betrieb verwendete Drainpotential und
das negativste, im Betrieb verwendete Steuergatepctential sowie normales Substratpotential vorhanden sind, infolge einer vom Steuergatepotential im Übergangsbereich erzeugten Verarmungszone nichtleitend ist.
Bei der Erfindung ist also vorgesehen, daß der Querschnitt der Verarmungszone im steuergatenahen Übergangsbereich voll den Querschnitt des Übergangsbereiches ausfüllt, sobald die im Betrieb vorgesehenen höchsten Spannungen zwischen auf positivem Potential liegendem Drain und auf vergleichsweise negativem Potential liegendem Steuergate anliegen. In diesem besonderen Betriebsfall stellt also der — erfindungsgemäß besonders dünne — Übergangsbereich einen nichtleitenden n-depletion-Typ-Kanalbereich dar, welcher das hohe positive Potential des Drain schon weit abseits vom Speichergate nicht mehr bis in die Nähe des Speichergates weiterleiten kann. Die Gefahr einer Nachbarwortstörung ist bei der Erfindung also dadurch vermieden, daß das hohe positive Drainpotential bei Betriebsspannungen, welche bei Nj.cbbarwortstörungen auftreten — nämlich bei besonders großen Potentialdifferenzen zwischen positivem Drain und negativem Steuergate — nicht mehr so nahe an das — wegen der Programmierung negativ aufgeladene — Speichergate herangeführt wird. Eine unerwünschte, teilweise oder sogar völlige Entladung dieses Speichergate ist dann völlig vermieden. Die Gefahr der Nachbarwortstörung ist bei der Erfindung sogar unabhängig davon beseitigt, an welchen der eine Löschung bewirkenden, physikalischen Effekte man jeweils denkt. Am wichtigsten sind insofern der Avalanche-Effekt und der Fowler-Nordheim-Tunneleffekt.
Ein Avalanche-Effekt zwischen speichergatenahen Teilen des Übergangsbereiches und Substrat tritt nicht auf. Ein Avalanche-Effekt zwischen Drain und Substrat kann aber nicht mehr das Speichergate entladen, weil die durch diesen Avalanche-Effekt erzeugten, aufgeheizten Löcher in zu großen Entfernungen vom Spichergate erzeugt werden, so daß die aufgeheizten Löcher zwar vielleicht zum Steuergate, aber nicht mehr zum Speichergate gelangen.
Auch der Fowler-Nordheim-Tunneleffekt kann das Speichergate nicht entladen, weil der drainnahe Übergangsbereich — zumindest in Speichergatenähe — nicht mehr auf dem hohen positiven Drainpotential liegt und weil der Abstand zwischen dem Speichergate einerseits und den auf dem vollen hohen Drainpotential liegenden, weit abseits vom Speichergate liegenden Bereichen des Übergangsbereiches oder des Drain andererseits aufgrund der Abschnürung des steuergatenaher Teils des Übergangsbereiches zu groß und damit aie 1 eidstärke im speichergatenahen Isolator recht klein geworden i?t. Die Erfindung beseitigt also die Gefahr der Nachbarwortstörung bezüglich aller wesentlichen löschfähigen Effekte so weitgehend, daß im allgemeinen überhaupt keine Gefahr einer Nachbarwortstörung mel.i· besteht. Außerdem ist bei der Erfindung wegen der extremen Dünnheit des Übergangsberciches auch der Durchgriffstrom besonders klein sowie die Source-Drain-Durchbrjchsspannung besonders groß.
Die Erfindung wird anhand der Figur näher erläutert, welche, schematiscli und wegen der Übersichtlichkeit nicht maßstabsgerecht, das Prinzip eines erfindungsgemäßen Ausführungsbeispiels zeigt.
Weil das in der Figur gezeigte Ausführungsbeispiel weitgehend dem in der Figur des Hauptpatentes
gezeigten Beispiel entspricht, kann sich die Beschreibung des erfindungsgemäßer] Au'f;hrungsbeispiels auf die wesentlichen Unterschiede zum in der Hauptanmeldung beschriebenen Beispiel beschränken.
Der wesentliche konstruktive Unterschied beider n-Kanal-FETs ist darin zu sehen, daß bei der Erfindung die Dicke des Übergangsbereiches BD — übrigens hier auch die Dicke des Übergangsbereiches BS — jeweils nur die sehr geringe Dirke t/'nufweist, also dünner ist ah ein n-depletion-Typ-Kanalbereich BD sein müßte, der bei Jen während einer Nachbarwortstörung auftretende" Betrii-jsspannungen noch leitend ist. Der Übergangsbereich BD muß also so dünn sein, daß er einen n-depletion-Typ-Kanalbereich darstellt, welcher unter den Betriebsspannungen, die bei Nachbarwortstörungen auftreten, wegen der in ihm erzeugten Verarmungszone bereits völlig nichtleitend, also abgeschnürt ist. Der
G 2 bedeckte
dshcr vc
Steuergate Gl gesteuerte Teil des drainnahen Übergangsbereiches BD wird nämlich nichtleitend bei Programmierpotential, z. B. + 25 V. am Drain, nämlich bei dem positivsten im Betrieb verwendeten Drainpotential — falls gleichzeitig am Steuergate G 2 ein im Vergleich zum Drainpotential deutlich negatives Potential, ζ. B. 0 V, liegt. Das entspricht insbesondere dem Betneb eines ausgewählten, in einer Speichermatrix angi-orachten n-Kana1 FET. der an seinem rvaip D /war Programmierpotential erhält, jedoch seiost nicht programmiert werden soll und daher ein stark negatives Steuergatepotential erhält. Dieses negative Steuergatepotential entspricht im allgemeinen exakt oder zumindest angenähert dem negativsien im Betrieb verwendeten Steuergatepotential. Das negativste im Betrieb verwendete Steuergatepotential stell! normalerweise nämlich jenes Steuergatepotential dar. das während der Dauer der Gefahr der Nachbarwortstörung am nicht ausgewählten n-Kanal-FET liegt. Insbesondere wegen der Herstellungsioleranzen sollte der dünne libergangsbereich sogar schon bei noch geringeren Drain-Steuergatespannungen abgeschnürt sein, also einen nichtleitenden depletion-Typ-Kanalbereich darstellen. Gleichzeitig liegt normales Substratpotential, z. B. floatendes Potential oder eine Vorspannung von — 1 V. am Substrat an.
Dadurch, daß der Übergangsbereich BD bei den während Nachbarwortstörungen auftretenden Betriebsspannungen nichtleitend ist. liegt das dabei auftretende hohe Drainpotential nicht an den speichergatenahen Bereichen des Übergangsbereiches BD. Die Feldstärke in der lsolatorschi<-ht Is 1 ist daher bei diesen Betriebsspannungen sehr viel kleiner, als wenn der Übergangsbereich BD viel dicker und damit noch leitend wäre. Aufgrund der erfindungsgemäßen Dimensionierung der Dicke des Übergangsbereiches BD ist also eine besonders niedrige Feldstärke an der drainseitigen Oberfläche des aufgeladenen Speichergate G 1 erreicht, weswegen die Entladung des aufgeladenen Speichergate G1 nicht mehr aufgrund des Fowler-Nordheim-Tunneieffekts auftritt. Aber auch der Avalanche-Effekt, welcher im wesentlichen an dem sperrenden pn-übergang zwischen Drain D und Substrat HT auftritt, führt wegen der erfindungsgemäßen Maßnahme nicht mehr zu einer Entladung des aufgeladenen Speichergate GI, weil der Abstand Spcichergaie —Drain viei größer (z. B. 1,5 μπι) als der Abstand Steuergate - Drain (z. B. OJ μπι) ist. Die mittels des Avaianche-Effekts erzeugten, aufgeheizten Löcher fließen nämlich zwar eventuell zum — im Vergleich zum Drain D — negativ aufgeladenen Steuergate G 2. Sit fließen aber wegen des nichtleitenden Übergangsberei ches BD nicht zum Speichergate Gl. Da diese durch den Avalanche-Effekt aufgeheizten Löcher zudem danr durch andere Isolatorschichtenbereichc Is\lls2 fließer als die beim Programmieren aufgeheizten, das Speicher gate G 1 aufladenden Elektronen — diese Elektroner fließen durch Isolatorschichlbereiche /st, die zwischer dem p-Substrat W7~und dem Speichergat? G 1 liegen — wird auch eine Vergiftung der Isolatorschich' !., i vermieden.
Ob eine teilweise oder völlige Entladung de1 Speichergate G1 erfolgte, kann man leich· :!>ircr Anlegen der normalen Lesespannungen an deti n-Kanal-FET und Messen des Source-Drain-Stroms. der von der Speichergateaufladung abhängt, feststellen.
Wie bereits oben erwähnt ist, ist Hin Figur nicht völlig
besser zeigen zu können. Daher wurden, im Vergleich
:o zum z. B. 5 um betragenden Abstand (/"zwischen Soure S und Dra.,1 D, die z. B. jeweils 55 nm betragender Dicken der Isolatorschichten lsi, Is2 viel zu groLI gezeichnet, um den Aufbau unter dem Steuergate GI zeiger, /u können. Außerdem wurden, im Vergleich zu
Ji d". jeweils die z. B. 1,5 μηι betragenden Dicken d von Source S und Drair P zu groß gezeichnet, um die . cigieichsv- .'se extrem kleine, z.B. 40 nm betragende Dicke d' der Übergangsbereiche BD, BS noch einigermaßen maßstabsgerecht im Vergleich zu ι,
Vi zeigen zu können.
Wie schon aus dem Hauptpatcvt Hervorgeht, ist der Durchgriffsstrom um so kleiner, je dünner solche Übergangsbereiche BD, BS sind. Bei der Erfindung ist also der Durchgriffsstrom sogar besonders klein, weil </
!· besonders klein ist. Auch die Gefahr einer Zerstörung des n-Kanal-FET aufgrund eines Source-Drain-Durch bruchs ist wegen des großen Verhältnisses von Kanallänge zu Übergangsbereichsdicke relativ gering. Der erfindungsgemäße n-Kanal-FET hat daneben
w noch den Vorteil, daß auch ein einzelner solcher, ni'.ht in einer .Speichermatrix, sondern in einer r-eliebigen anderen Anordnung verwendeter n-Kanal-1-ΈΤ nicht mehr unbeabsichtigt gelöscht wird, falls das Speichergate G 1 bei ähnlich extremen Drain-Steuergate-Spannun-
■»i gen negativ aufgeladen ist.
Messungen bestätigten, daß die erfindungsgemäße Maßnahme, nämlich die entsprechende Dimensionie rung der Dicke des Übergangsbereiches BD. die ungewollte völlige oder teilweise Entladung des negativ
v> aufgeladenen Speichergate G 1 bei den während ein«_i Nachbarwortstörung auftretenden Betriebsspannungen vermeidet. Erzeugt man nämlich mehrere verschiedene n-Kanal-FETs mit jeweils verschiedenen Dicken des Übergangsbereiches BD — mittels Ionenimplantation
ϊ5 ist die Dicke dieses Übergangsbereiches BD leicht in verschiedener Weise herzustellen —. dann kann man später durch Messen der bei Lese-Betriebsspannungen auftretenden Kanalströme beobachten, daß bei relativ dickem Übergangsbereich BD — d. h. vor allem bei
Vi großen Beschleunigungs-Hochspannungen, also großen Beschleunigungsenergien für die Implantation der Ionen — eine teilweise Entladung des negativ geladenen Speichergate G1 noch relativ leicht auftrat, falls entsprechende Betriebsspannungen angelegt wurden,
'.-> oft sogar fails das Potential des Steuergate G 2 vergleichsweise besonders stark negativ, z. B. 0 V, bei — 5 V am Substrat bezüglich dem z.B. auf +35V liegenden Drain gewählt wurde. Dagegen ist auffälliger-
weise selbst bei gleich hohem und bei geringerem Drainpotential ( + 7V) - und auch bei extremen Betriebsspannungen, die zu Prüf/wecken noch extremer als bei Nachbarwortstörungen waren — keine Entladung des negativ aufgeladenen Speichergate G1 beobachtet worden, falls die Dicke i/'des Übergangsbereitnes BD, also insbesondere die Reschleimigungs-Hochspannung der implantierten Ionen, jeweils einen Grenzwert unterschritt.
Dieser Grenzwert hangt jeweils von vielen Parametern ab, z. B. auch von der Dotierungsintensität des Übergangsbeieiches BD, von der p-Dotierungsintensität des Substrats HT vor der Ionenimplantation sowie von Ji r Dicke der Isolatorschichten Is 1 und Is 2. Daher kann hier keine allgemein gültige exakte Regel für die konkret jeweils zu wählende Dicke d'dcs Übergangsbereiches BD, abhängig von konkret genannten Werten für solche übrigen Parameter, angegeben werden. Um die erfindungsgemäße Dimensionierung der Dicke d' des '"'' ' r.ingsbereiches BD für einen n-Kanal-FET festzulegen, dessen sonstigen Parameter, wie Dotie riingsintensitäten und Isolatorschichtdicken, schon aus anderen Gründen irgendwie vorher festgelegt wurden, kann man z. B.. wie bereits beschrieben, einige η-Kanal l'ETs mit verschiedenen Dicken d' des Übergangsbereiches BD herstellen und abhängig von der Dicke d' jene Betriebsspannungen messen, bei denen keine oder bei denen eine teilweise oder völlige Entladung des negativ geladenen Speichergate CI eintritt. Man wählt dann schließlich jene Dicke d' des Übergangsbereiches BD unter den verschiedenen Beispielen, bei welchen deutlich die Entladung des Speichergate G i, wenn überhaupt, zuverlässig erst bei für den Betrieb nicht mehr vorgesehenen Potentialen auftritt. Statt dessen kann man auch die Dimensionierung anhand der bekannten depletion-Typ-Eigenschaften bekannter FETs festlegen.
Eigene Untersuchungen zeigten, daß der Übergangsbereich BD erfindungsgemäß dimensioniert war, wenn für d' ungefähr 40 nm — bei einer Übergangsbereich-Dotierungsintensität von 2 · 10u Phosphoratome/cm2, bei einer p-Dotierungsintensität des ursprünglichen Substrats von 1O15Cm3, bei einer Dicke von lsi + Is2 von ca. 100 nm, bei einem Steuergatepotential von 0 V, bei einem Substratpotential von -5 V und bei einer positiven Drainspannung von über +7V- gewählt wurde. Schon bei + 7 V wurde hier also der Übergangsbereich BD abgeschnürt.
Bei weiterer Erhöhung der Übergangsbereich-Dotierungsintensität sinkt der spezifische Widerstand des Übergangsbereiches, wodurch vor allem die zur Programmierung nötige Source-Drain-Spannung vermindert werden kann. Gleichzeitig wird bei dieser Ionenimplantation aber etwas die Dicke des Übergangsbereiches erhöht, so daß manchmal die Abschnürspannung zwischen Steuergate und Drain zu groß werden kann. Insbesondere, um trotz dieser Erhöhung der Übergangsbereich-Dotierungsintensität die Dicke des Übergangsbereiches konstant zu halten oder gar um sie zu vermindern, kann man zusätzlich Akzeptoren,
z. B. Boratome, in den Bereich der Übergangsbereich-Unterseite implantieren. Durch eine solche, die implantierten Donatoren dort kompensierende, zusätzliche p-Dotierung — am Übergang zwischen dem Über-
gangsbereich und dem Substrat — kann man die Dick; des Übergangsbereiches sogar dann wieder stark vermindern, falls die Übergangsbereich-Dotierungsintensität sehr stark erhöht wurde. Diese Methode zur Verringerung der Dicke eines depletion-Typ-Kanalbereiches ist für sich durch IREF. Trans nn Electron Dev. ED-21 (Dezember '974), Nr. 12, S. 799-807, bekannt.
Bei dem in der Figur gezeigten Ausführungsbeispiel grenzt sowohl an der: Drain D als auch an die Source S jeweils ein solcher Übergangsbereich BD, BS an, der hier jeweils die gleiche Dicke c/'aufweist. Falls so dünne Übergangsbereiche BD, BS an beide Anschlußbereiche D, S angrenzen, ist der Durchgriffstrom dieses Ausfuhrungsbeispieis besonders gering, eben weil beide Übergangsbereiche die geringe Dicke d' aufweisen.
Außerdem ist die Source-Drain-Durchbruchsspannung vermindert — im Vergleich zu einem n-Kanal-FET gleicher Kanallänge, der nur einen drainnahen Übergangsbereich L/Daufweist.
Dadurch, daß die Dicke ^'beider Übergangsbereiche BD, BS unter sich jeweils gleich groß sind, kann dieses Ausführungsbeispiel besonders leicht hergestellt wer den, weil sowohl der an den Drain D grenzende Übergangsbereich BD als auch der an die Source S angrenzende Übergangsbereich ßSin einem gemeinsamen Herstellungsprozeß hergestellt werden können, insbesondere unter Verwendung der gleichen Beschleunigungs-Hochspannung für die Implantation der Ionen.
In der Figur ist ein n-Kanal-FET gezeigt, bei dem der ganze Kanal zwischen den beiden Ubergangsbereichen BD, BS vom Speichergate Gi- sowie vom Steuergate G 2 — gesteuert wird, indem das Speichergate G 1 den Kanal über seine volle Länge bedeckt. Ein solcher n-Kanal-FET ist, wie auch aus den Angaben in der Hauptanmeldung hervorgeht, besonders einfach aufg»" baut und entsprechend einfach herstellbar.
Man kann jedoch (vgl. die Angaben im Hauptpatent zur dortigen Fig. 2) den Kanal auch in zwei Teile bzw. Bereiche (Ki, K 2) teilen, besonders, um eine übermäßige Löschung des Speichergate, also auch eine gewisse, dann positive Speichergateaufladung, zulassen zu können — wodurch größere Toleranzen für die anzulegenden Lösch-Betriebsspannungen zugelassen werden können.
Falls man den Abstand c/"von Source 5 und Drain D <;roß im Vergleich zur Dicke d von Source 5 und Drain D macht, und besonders falls man diesen Abstand d" sehr groß gegen die Länge des Kanals, also insbesondere groß gegen den Abstand der beiden in der Figur gezeigten Übergangsbereiche BS, BD voneinander macht, ist zusätzlich jeweils eine Verringerung des Durchgriffstroms sowie eine Erhöhung der Source-Drain-Durchbruchsspannung erreichbar — im Vergleich zu einem n-Kanal-FET, der eines dieser beiden Merkmale oder diese beiden Merkmale nicht enthält.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Speichereigenschaften aufweisender n-Kanal-FET mit zwei Anschlußbereichen, nämlich mit Source und Drain, sowie mit einem allseitig von einem Isolator umgebenen und daher in elektrischer Hinsicht floatenden Speichergate, das beim Programmieren mittels Kanalinjektion von Elektronen, d. h. mittels im eigenen leitenden Kanal durch ein entsprechend starkes Source-Drain-Feld aufgeheizter und daher den Isolator durchdringender Elektronen, negativ aufgeladen wird, wobei am kanalseitigen Rand zumindest einer der beiden η-dotierten AnschluBbereiche ein η-dotierter Übergangsbereich, der dünner als der betreffende Anschlußbereich ist, zwischen dem betreffenden Anschlußbereich und einem unter dem Speichevgate liegenden Kanalabschnitt angebracht ist, wobei isoliert vom Sneichergate über dem Speichergate ein Steuergate angebracht ist und wobei zumindest ein Teil des an den Drain angrenzenden Übergangsbereiches zwar nicht vom Speichergate, aber vom Steuergate bedeckt ist, insbesondere für Programmspeicher eines Fernsprech-Vermittlungssystems nach Patent P2636350.8, dadurch gekennzeichnet, daß der an den Drain (D) angrenzende Übergangsbereich (BD) so dünn (d') ist, daß er zumindest unter der Bedingung, daß gleichzeitig das positivste, im Betrieb verwendete Drainpotential w (Programmierpotential +25 V) und das negativste, im Betrieb verwendete Steuergatepotential (OV) sowie normales Subsiratpotential (Vorspannung — 5 V) vorhanden sind, infolge ^iner vom Steuergatepotential im Übergangsbereich erzeugten Verarmungszone nichtleitend ist
2. n-Kanal-FET nach Anspruch 1, dadurch gekennzeichnet, daß sowohl an den Drain (D) als auch an die Source (S) ein solcher dünner (d') Übergangsbereich (BD, BS) angrenzt
3. η Kanal-FET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daE der Abstand (d")von brain (D) und Source (S) sehr viel größer als die Dicke (d)\on Drain (D) und Source (s) sowie sehr viel größer als die Länge des vom Speichergate (G 1) gesteuerten Kanals ist
4. n-Kanal-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sein Kanal aus zwei elektrisch in Reihe liegenden Teilen besteht von denen der erste Teil sowohl vom Speichergate (Gi) als auch vom Steuergate (G2) gesteuert wird und von denen der zweite Teil nur vom Steuergate, aber nicht vom Speichergate gesteuert wird.
5. n-Kanal-FET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sein Kanal in voller Länge sowohl vom Steuergate (G 2) als auch vom Speichergate (Gi) gesteuert wird.
6. n-Kanal-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dotierungsintensität (Phosphor) des Übergangsbereiches (BD)gröQera\s 1013Cm-2 ist.
7. n-Kanal-FET nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an der Unterseite des Übergangsbereiches (BD), also an der zum Substrat (HT) hingewendeten Übergangsbereich-Seite, eine zusätzliche p-Dotierung (3 · 10l2cm-2)angebracht(implantiert)ist.
DE2636802A 1976-08-12 1976-08-16 Speichereigenschaften aufweisender n-Kanal-FET Expired DE2636802C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19762636350 DE2636350C2 (de) 1976-08-12 Speichereigenschaften aufweisender n-Kanal-FET
DE2636802A DE2636802C3 (de) 1976-08-12 1976-08-16 Speichereigenschaften aufweisender n-Kanal-FET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19762636350 DE2636350C2 (de) 1976-08-12 Speichereigenschaften aufweisender n-Kanal-FET
DE2636802A DE2636802C3 (de) 1976-08-12 1976-08-16 Speichereigenschaften aufweisender n-Kanal-FET

Publications (3)

Publication Number Publication Date
DE2636802A1 DE2636802A1 (de) 1978-02-23
DE2636802B2 DE2636802B2 (de) 1978-09-28
DE2636802C3 true DE2636802C3 (de) 1979-07-12

Family

ID=33098863

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2636802A Expired DE2636802C3 (de) 1976-08-12 1976-08-16 Speichereigenschaften aufweisender n-Kanal-FET

Country Status (1)

Country Link
DE (1) DE2636802C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET

Also Published As

Publication number Publication date
DE2636802A1 (de) 1978-02-23
DE2636802B2 (de) 1978-09-28
DE2636350B1 (de) 1977-12-15

Similar Documents

Publication Publication Date Title
EP0006167B1 (de) Mehrwertiger FET-Festwertspeicher
DE2706623C2 (de)
DE4035660A1 (de) Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen
DE2619663B2 (de) Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
DE2828836C2 (de) Wortweise elektrisch löschbarer, nichtflüchtiger Speicher
EP0010149B1 (de) Referenzquelle auf einem integrierten FET-Baustein sowie Verfahren zum Betrieb der Referenzquelle
DE2201028A1 (de) Feldeffekt-Speicherelement
DE2153284C3 (de) Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente
DE2729656A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2636802C3 (de) Speichereigenschaften aufweisender n-Kanal-FET
DE2842589A1 (de) Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
DE2433077A1 (de) Dynamische speichereinrichtung
DE2643947C2 (de) n-Kanal-Speicher-FET
DE102004028138A1 (de) Hochspannungstransistor
DE2744114A1 (de) Speicher-fet mit wenigstens einem gate
DE2643948C2 (de) In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung
DE2744194C3 (de)
DE1805843A1 (de) Elektrische Schutzschaltung
DE2513207C2 (de) n-Kanal-Speicher-FET
DE2643987C2 (de) n-Kanal-Speicher-FET
DE2525097C3 (de) Verfahren zum Betrieb eines n-Kanal-Speicher-FET
DE2812049A1 (de) N-kanal-speicher-fet
DE2912859A1 (de) Ig-fet mit schwebendem speichergate und mit steuergate
DE2525062C2 (de) Matrixanordnung aus n-Kanal-Speicher-FET

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)