DE2729657A1 - Feldeffekttransistor mit extrem kurzer kanallaenge - Google Patents

Feldeffekttransistor mit extrem kurzer kanallaenge

Info

Publication number
DE2729657A1
DE2729657A1 DE19772729657 DE2729657A DE2729657A1 DE 2729657 A1 DE2729657 A1 DE 2729657A1 DE 19772729657 DE19772729657 DE 19772729657 DE 2729657 A DE2729657 A DE 2729657A DE 2729657 A1 DE2729657 A1 DE 2729657A1
Authority
DE
Germany
Prior art keywords
gate electrode
source
coating
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772729657
Other languages
English (en)
Inventor
Karl-Heinrich Dr Ing Horninger
Lothar Dr Schrader
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772729657 priority Critical patent/DE2729657A1/de
Priority to GB19495/78A priority patent/GB1601483A/en
Priority to US05/913,827 priority patent/US4189737A/en
Priority to FR7819006A priority patent/FR2396415A1/fr
Priority to JP8046278A priority patent/JPS5414176A/ja
Publication of DE2729657A1 publication Critical patent/DE2729657A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München ^ vpa 77 P 7 O 7 8 BRO
Feldeffekttransistor mit extrem kurzer Kanallänge
Die Erfindung bezieht sich auf einen Feldeffekttransistor mit extrem kurzer Kanallänge nach der im Oberbegriff des Patentanspruches 1 angegebenen Art.
Solche Transistoren sind beispielsweise aus derZeitschrift "IEEE Journal of Solid-state Circuits", Vol. SC-10, No. 5, Okt. 1975, S. 322 - 331 bekannt. Zur Erzeugung einer hohen "punchthrough-Spannung", die als derjenige Wert der Drainspannung definiert ist, bei dem das drainseitige Verarmungsgebiet das Sourcegebiet erreicht, und zur gleichzeitigen Vermeidung eines nennenswerten Einflusses der Drainspannung auf den Transistor-Innenwiderstand werden die in dieser Veröffentlichung beschriebenen Transistoren als sogenannte DMOS-Feldeffekttransistoren ausgeführt, worunter eine MOS-Transistorstruktur zu verstehen ist, die durch eine Doppel-Diffusionstechnik erhalten wird. Hierbei werden die Source- und Draingebiete an der Oberfläche einer dotierten Halbleiterschicht in einem normalen Abstand voneinander eindiffundiert, wobei Jedoch diesem Diffusionsvorgang ein anderer vorausgeht,bei dem im Sourcebereich eine die Dotierung der HaIbleiterschicht wesentlich verstärkende Diffusionswanne gebildet wird, in die dann das Sourcegebiet eindiffundiert wird.
Bei der DMOS-Technik entsteht ein Transistorkanal, dessen überwiegender Teil zwischen dem Rand der Diffusionswanne und dem Rand des Draingebiets verläuft, während nur ein sehr kleiner Teil desselben zwischen dem Rand der Diffusionswanne und dem Rand des in diese eingebetteten Sourcegebiets liegt. Dieser
29.6.1977/ St 1
S 77P7078BR0
letztere Teil bestimmt die wirksame Kanallänge des Transistors, innerhalb der eine Steuerung des Ladungsträgertransports mittels einer gegen die Halbleiteroberfläche isolierten Gateelektrode und einer dieser zugeführten Steuerspannung erfolgt, während die "punch-through-Spannung1· Werte annimmt, die auch bei MOS-Transistoren mit einer dem Source-Orain-Abstand entsprechenden Kanallänge auftreten.
Bei den in DMOS-Technik hergestellten Feldeffekttransistoren tritt Jedoch der Machteil auf, daß die wirksame Kanallänge von dem Verlauf des Doppel-Diffusionsprozesses abhängt. Da im allgemeinen eine Vielzahl von gleichartigen Transistoren, die insbesondere auf einem gemeinsamen Substrat angeordnet sind, diesem Prozeß gleichzeitig unterworfen werden, sind die wirksamen Kanallängen sowie die Sättigungsspannungen aller dieser Transistoren, letztere unter der Voraussetzung gMcher Gate spannungen, untereinander gleich groß oder stehen zumindest in einem prozeßabhängigen Verhältnis zueinander.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor der eingangs genannten Art mit extrem kurzer Kanallänge anzugeben, bei dem die vorstehenden Nachteile der bekannten Transistoren nicht auftreten. Das wird erfindungsgemäß durch eine Ausbildung nach den im kennzeichnenden Teil des Patentanspruches 1 angeführten Merkmalen erreicht.
Der Feldeffekttransistor nach der Erfindung zeichnet sich vor allem dadurch aus, daß seine wirksame Kanallänge durch die gegenseitige Plazierung zweier in verschiedenen Ebenen übereinanderliegenden Be- Schichtungen bestimmt wird, wobei wenigstens eine dieser Beschich tungen aus einer Gateelektrode besteht und wobei die Begrenzungen dieser Beschichfungen in Abhängigkeit von den ihnen zugeordneten Masken individuell definierbar sind. Daher sind bei einer Mehrzahl solcher Transistoren, die gemeinsamen Diffusionsprozessen unter worfen werden, prozeßunabhängige, unterschiedliche Abmessungen der wirksamen Kanallangen erzielbar. Außerdem ist die sich an der Drainelektrode ergebende Sättigungspannung der einzelnen Feldeffekttransistoren beim Anschluß einer Vorspannungsquelle in einfacher Weise wählbar bzw. einstellbar.
809882/0391
(c 77 P 7 0 7 8 BRO
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung näher beschrieben. Dargestellt ist ein Feldeffekttransistor, dessen Kanalbereich an der Oberfläche einer pdotierten Halbleiterschicht 1, z.B. aus Silizium, zwischen η dotierten Source- und Draingebieten 2 und 3 verläuft. Mit Ausnahme eines schmalen streifenförmigen Halbleitergebiets 4, das unmittelbar an das Sourcegebiet 2 angrenzt, ist die Halbleitersdicht 1 innerhalb des gesamten Bereiches zwischen dem Sourcegebiet 2 und dem Draingebiet 3 mit einer oberflächensei"igen Gegendotierung versehen, so daß ein Bereich 5 entsteht, der nur p~- oder auch η dotiert ist. Das Gebiet 4 sowie mindestens ein Teil des angrenzenden, gegendotierten Halbleitergebietes 5 wird von einer ersten Gateelektrode 6 überdeckt, die durch eine erste Isolierschicht 7* z.B. aus SiO2, gegen die Oberfläche der Halbleiterschicht 1 isollert ist. Wie in der Zeichnung schematisch angedeutet, ist die erste Gateelektrode 6 mit einem Anschluß 8 versehen, der mit einer steuernden Gatespannung U beschaltet ist, während das Sourcegebiet 2 mit einem Anschluß 9 verbunden ist, dem ein Bezugspotential zugeführt wird, und das Draingebiet 3 über einen Anschluß 10 mit einer Drainspannung U beaufschlag; ist. Die Halbleiterschicht 1 ist über einen Anschluß 1a an ein Substratpotential USulj gelegt.
Oberhalb der Gateelektrode 6 und durch eine weitere Isolierschicht 11, z.B. aus SiOp» von dieser getrennt ist eine zweite Gateelektrode 12 vorgesehen, die über einen Anschluß 13 mit einer Vorspannung U-. beschaltet ist. Die Gateelektroden 6 und 12 and dabei
{ic.
in ihren Umrissen so festgelegt, daß der sourceseitige Rand der ersten Gateelektrode 6 etwa oberhalb der sourceseitigen Begrenzung des streifenförmigen Halbleitergebiets 4 verläuft, während der sourceseitige Rand der zweiten Gateelektrode 12 etwa oberhalb der drainseitigen Grenze des Gebiets 4erläuft. Der drainseitige Rand der zweiten Gateelektrode 12 verläuft etwa oberhalb der Begrenzung des Draingebiets 3. Dabei kann die Gateelektrode 12 so ausgebildet sein, daß ein Teil 12a in der Ebene der Gateelektrode 6 liegt.
Bei Zuführung einer positiven Vorspannung UQ2 an die zweite Gateelektrode 12 und beim Anlegen einer positiven Drainspannung U an den Anschluß 10 erfolgt eine Steuerung des Ladungsträgertransports zwischen dem Sourcegebiet 2 und dem Draingebiet 3 in Abhängigkeit
809882/0391
77 P 7 O 7 8 BRO
von einer im allgemeinen positiven Gatespannung U-,., die der ersten Gateelektrode 6 zugeführt wird. Die Steuerung erfolgt dabei innerhalb eines wirksamen Kanalbereiches, dessen Länge mit der Breite des streifenförmigen Halbleitergebiets 4 übereinstimmt. Die elek trische Wirkungsweise des Transistors entspricht dabei einem Feldeffekttransistor vom Anreicherungstyp (Enhancement-Typ). Die Länge des wirksamen Kanalbereiches ist geometrisch, d.h. durch den gegenseitigen Abstand der sourceseitigen Ränder der Gateelektroden 6 und 12, bestimmt und läßt sich durch eine hinreichend geneue Justierung der Masken kontrollieren, die bei der Ausformung dieser Elektroden aus den in den betreffenden Ebenen aufgebrachten elektrisch leitenden Beschichtungen auf z.B. photolithographischem Wege verwendet werden. Es ist weiterhin möglich, bei einer Mehrzahl derartiger, in gemeinsamen Arbeitsgängen hergestellter Transistoren die wirksamen Kanallängen derselben unterschiedlich zu bemessen, indem die den einzelnen Transistoren zugeordneten Maskenteile entsprechend unterschiedlich ausgebildet werden. Die wirksamen Kanallängen solcher Transistoren können z.B. 1 .um oder noch weniger betragen.
Durch die Wahl der Vorspannung U__ 1st die Sättigungsspannung
KjC.
am Drainanschluß 10 in einfacher Weise wählbar und zwar unabhängig von der steuernden Gatespannung ÜG1· Zweckmäßigerweise ist die Vorspannung Uß2 variabel, wobei die Sättigungsspannung des Transistors auch im Betrieb individuell den jeweiligen Erfordernissen an gepaßt werden kann.
Abweichend von der bisher beschriebenen Ausführungsform kann die Gateelektrode 12 durch eine lediglich als Implantatbnsmaske wirkende Beschichtung 12 ersetzt sein, die insbesondere auch aus Lack oder einem anderen nichtleitenden Material besteht. Hierbei muß sich dann das Draingebiet 3 bis an den drainseitigen Rand der Gateelektrode 6 erstrecken. Auch in dieser Ausführung entspricht die wirksame Kanallänge des über die Gateelektrode 6 gesteuerten FeId effekttransistors der Breite des Gebiets 4. Allerdings tritt hier bei die Beeinflussung des Innenwiderstandes durch die Drainspannung U stärker in Erscheinung, während andererseits die "punchthrough- Spannung" verringert wird.
Gemäß einer Weiterbildung des Erfindungsgedankens wird die Halb-
-5- S 77 P 7 07 8 BRO
leiterschicht 1 nicht, wie oben beschrieben, p-dotiert, sondern P~-dotiert, wobei das gegendotierte Gebiet 5 TT- oder n-dotiert ist. In diesem Fall wird das streifenförmige Halbleitergebiet 4 in seiner Dotierung auf einen p-Wert angehoben, beispielsweise durch eine lokale Implantation von Akzeptor-Ionen. Durch die p~- Dotierung wird eine Verringerung der Störkapazitäten an den pnübergängen der Source- und Draingebiete 2 und 3 erreicht, ohne daß sich die übrigen elektrischen Eigenschaften des Transistors hierdurch ändern.
Bei der Herstellung des Feldeffekttransistors nach der Erfindung
wird zweckmäßigerweise so vorgegangen, daß man die Halbleiterschicht 1 zunächst ganzflächig mit einer Gegendotierung versieht, die entweder so schwach bemessen 1st, daß die Leitfähigkeit in der Schichtoberseite lediglich herabgesetzt wird, oder so stark, daß sich der Leitfähigkeitstyp an der Schichtoberseite umkehrt. Die Gegendotierung erfolgt dabei zweckmäßig durch eine oberflächenseitige Implantation von Donator-Ionen. Anschließend wird eine die Halbleiterschicht 1 abdeckende, erste Isolierschicht 7 aufge bracht, über die dann eine erste, elektrisch leitende Beschichtung gelegt wird. Aus dieser wird die Gateelektrode 6 bezüglich ihres Umrisses beispielsweise auf photolithographischem Wege definiert. Nach dem Aufbringen einer zweiten, die Gateelektrode 6 abdeckenden Isolierschicht 11 wird dann eine zweite Besdichtung 12 aufgebracht und beispielsweise auf photolithographischem Wege entsprechend der gewünschten Form in ihren Umrissen definier^". Durch eine Implantation von Akzeptor-Ionen im ungefähren Bereich des Sourcegebiets 2, die mit einer solchen Ionenbeschleunigung durchgeführt wird, daß die Gateelektrode 6 noch durchdrungen wird, nicht aber die sich überdeckenden Beschichtungen 6 und 12, wird dann das streifenförmige Gebiet 4 p-dotiert. Anschließend wird im ungefähren Bereich des Sourcegebiets 2 und des Draingebiets 3 eine Implai tation von Donator-Ionen mit einer so geringen Ionenbeschleunigung vorgesehen, daß nur die weder von der Gateelektrode 6 noch von der Be- schichtung 12 abgedeckten Teile der Halbleiterschicht 1 beaufschlagt werden. Hierdurch entstehen die n+-dotierten Source- und Draingebiete 2 und 31 deren kanalseitige Grenzen durch die Randzonen der Gateelektroden 6 und 12 definiert werden.
Nach einer Variante des Herstellungsverfahrens wird die Beschich-
809882/0391
<? 77 P 7 O 7 8 BRD
tung 12, mindestens soweit sie drainseitig über die Gateelektrode hinausragt, vor der zweiten Donator-Ionenimplantation entfernt, so daß in diesem Fall der drainseitige Rand der Gateelektrode 6 das Draingebiet 3 definiert.
Die genannten Dotierungen des Feldeffekttransistors nach der Erfindung können auch so abgeändert werden, daß sich die Leixfähigkeitstypen der einzelnen Halbleiterbereiche jeweils umkehren, wobei auch Betriebsspannungen der entgegengesetzten Polarität vorzusehen sind. Die erste Gateelektrode 6 und/oder die zweite GateelekizDde 12 kann aus stark dotiertem Halbleitermaterial, insbesondere aus Polysilizium, bestehen oder als metallische Beschichtung, insbesondere aus Aluminium, ausgeführt sein.
9 Patentansprüche 1 Figur
809882/0391
-40-.
L e e r s e i t e

Claims (9)

  1. Patentansprüche
    Feldeffekt transistor mit kurzer Kanallänge, der eine dotierte Halbleiterschichx mit oberflächenseitig eingefügten, entgegengesetzt dotierten Source- und Draingebieten und eine von der Halbleiteroberfläche durch eine Isolierschicht getrennte Gateelektrode aufweist, dadurch gekennzeichnet , daß die dotierte Halblei erschicht (1) eine oberflächenseitige Gegendotierung (5) aufweist, die den gesamten Halbleiterbereich zwischen dem Source- und Draingebiet (2 und 3) mit Ausnahme eines schmalen streifenförmigen Halbleitergebiets (4) umfaßt, welches unmittelbar an das Sourcegebiet (2) angrenzt, daß dieses streifenförmige Halbleitergebiet (4) sowie mindestens ein angrenzender Teil des oberflächenseitig gegendotierten Halbleitergebiets (5) von der Gateelektrode (6) überdeckt ist, daß über der Gateelektrode (6) und von dieser durch eine Isolierschicht (11) getrennt eine Beschichtung (12) vorgesehen ist, deren sourceseitiger Rand die drainseitige Grenze des streifenförmigen Halbleitergebiets (4) bestimmt, während der sourceseitige Rand der 'Gateelektrode (6) die sourceseitige Grenze des streifenförmigen Halbleitergebiets (4) bestimmt, und daß die Gateelektrode (6) mit einem Steuerspannungsanschluß (8) versehen ist.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Beschichtung (12) elektrisch leitend ist und über einen Anschluß (13) mit einer Vorspannungsquelle (UG2) verbunden ist.
  3. 3. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die erste Gateelektrode (6) und/oder die elektrisch leitende Beschichtung (12) aus stark dotiertem Halbleitermaterial, insbesondere Polysilizium, besteh^.
  4. 4. Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß die erste Gateelektrode (6) und/oder die elektrisch leitende Beschichtung (12) als metallische Beschichtung, insbesondere aus Aluminium, ausgeführt ist.
  5. 5- Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Beschichtung (12) lediglich als Implantationsmaske dient
    809882/0391
    -θ- λ 77 P 7 O 7 8 BRD
    und daß sich das Draingebiet (3) bis unter den drainseitigen Rand der Gateelektrode (6) erstreckt.
  6. 6. Feldeffekt ransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Gegendotierung so bemessen ist, daß sich der Leitfähigkeitstyp der Halbleiterschicht (1) oberflächenseitig umkehrt.
  7. 7. Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das schmale streifenförmige Halbleitergebiet (4) eine höhere oberflächenseitige Dotierung aufweist, als die übrige Halbleiterschicht (1).
  8. 8. Verfahren zur Herstellung eines Feldeffekttransistors nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die dotierte Halbleiterschicht (1) zunächst mit einer oberflächensei^igen Gegendotierung versehen wird, daß nach dem Aufbringen einer ersten,die Halbleiterschicht (1) abdeckenden Isolierschicht (7) über dieser die Gateelektrode (8) aufgebracht und bezüglich ihres Umrisses ausgeformt wird, daß nach dem Aufbringen einer weiteren, die Gateelektrode (6) abdeckenden Isolierschicht (11) über dieser eine elektrisch leitende Beschichtung (12) aufgebracht wird, deren Umriß ausgeformt wird, daß der drainsei^ige Umriß dieser Beschichtung (12) so Ästgelegt wird, daß er die Grenze des Draingebiets (3) bestimmt, daß eine erste Ionenimplantation im Bereich des schmalen streifenförmigen Halbleitergebiets (4) und des Sourcegebiets (2) vorgenommen wird, durch die die oberflächenseitige Gegendotierung selektiv aufgehoben wird, wobei die Ionenbeschleunigung so gewählt wird, daß alle nicht gleichzeitig von der Gateelektrode (6) und der elektrisch leitenden Beschichtung (12) abgedeckten Teile der Halblei erschicht (1) oberflächenseitig mi r implantierten Ionen beaufschlagt werden, und daß eine zweite Ionenimplantation im ungefähren Source- und Drainbereich vorgenommen wird, durch die die entgegengesetzt dotierten Source- und Draingebiete (2 und 3) erzeugt werden, wobei die Ionenbeschleunigung so gewählt wird, daß nur die weder von der Gateelektrode (6) noch von der elektrisch leitenden Beschichtung (12) abgedeckten Teile der Halbleiterschicht (1) oberflächenseitig mit implantierten Ionen beaufschlagt werden.
    809882/0391
    -9-3 77 P 7 O 7 8 BRO
  9. 9. Verfahren zur Herstellung eines Feldeffekttransistors nach Anspruch 5, dadurch gekennzeichnet, daß die dotierte Halbleiterschich (1)zunächst mit einer oberflächigen Gegendotierung versehen wird, daß nach dem Aufbringen einer ersten, die Halbleiterschich" (1) abdeckenden Isolierschicht (7) über dieser die Gateelektrode (6) aufgebracht und bezüglich ihres Umrisses ausgeformt wird, daß nach dem Aufbringen einer weiteren, die Gateelektrode (6) abdeckenden Isolierschicht (11) über dieser eine Beschichtung (12) aufgebracht wird, deren Umriß ausgeformt wird, daß eine erste Ionenimplantation im Bereich des schmalen streifenförmigen Halbleitergebiets (4) und desSourcegebiets (2) vorgenommen wird, durch die die oberflächen-
    seitige Gegendotierung selektiv aufgehoben wird, wobei die Ionenbeschleunigung so gewählt wird, daß alle nicht gleichzeitig von der Gateelektrode (6) und der Beschichtung (12) abgedeckten Teile der Halbleiterschicht (1) oberflächenseitig mit implantierten Ionen beaufschlagt werden, daß mindestens die über die Gateelektrode (6) drainseitig hinausragenden Teile der Beschichtung (12) entfernt werden und daß eine zweite Ionenimplantation im ungefähren Source- und Drainbereich vorgenommen wird, durch die die entgegengesetzt dotierten Source- und Draingebiete (2 und 3) erzeugt werden, wobei die Ionenbeschleunigung so gewählt ist, daß die von der Gateelektrode (6) nicht abgedeckten Teile der Halbleiterschicht (1) oberflächenseitig mit implantierten Ionen beaufschlagt werden.
    809882/0391
DE19772729657 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge Ceased DE2729657A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19772729657 DE2729657A1 (de) 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge
GB19495/78A GB1601483A (en) 1977-06-30 1978-05-15 Field-effect transistors
US05/913,827 US4189737A (en) 1977-06-30 1978-06-08 Field effect transistor having an extremely short channel length
FR7819006A FR2396415A1 (fr) 1977-06-30 1978-06-26 Transistor a effet de champ a canal de longueur extremement courte
JP8046278A JPS5414176A (en) 1977-06-30 1978-06-30 Short channel length fet and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772729657 DE2729657A1 (de) 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge

Publications (1)

Publication Number Publication Date
DE2729657A1 true DE2729657A1 (de) 1979-01-11

Family

ID=6012851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772729657 Ceased DE2729657A1 (de) 1977-06-30 1977-06-30 Feldeffekttransistor mit extrem kurzer kanallaenge

Country Status (5)

Country Link
US (1) US4189737A (de)
JP (1) JPS5414176A (de)
DE (1) DE2729657A1 (de)
FR (1) FR2396415A1 (de)
GB (1) GB1601483A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0019758A1 (de) * 1979-05-28 1980-12-10 Siemens Aktiengesellschaft Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672423A (en) * 1982-09-30 1987-06-09 International Business Machines Corporation Voltage controlled resonant transmission semiconductor device
NL8204855A (nl) * 1982-12-16 1984-07-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode en werkwijze ter vervaardiging daarvan.
US4587709A (en) * 1983-06-06 1986-05-13 International Business Machines Corporation Method of making short channel IGFET
US4499481A (en) * 1983-09-14 1985-02-12 The United States Of America As Represented By The Secretary Of The Navy Heterojunction Schottky gate MESFET with lower channel ridge barrier
EP0416141A1 (de) * 1989-09-04 1991-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung eines FET mit asymmetrisch angeordnetem Gate-Bereich
JP2519608B2 (ja) * 1990-04-16 1996-07-31 三菱電機株式会社 半導体装置およびその製造方法
US7145191B1 (en) * 2000-03-31 2006-12-05 National Semiconductor Corporation P-channel field-effect transistor with reduced junction capacitance
KR101025846B1 (ko) 2004-09-13 2011-03-30 삼성전자주식회사 탄소나노튜브 채널을 포함하는 반도체 장치의 트랜지스터
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP1868247B1 (de) * 2006-06-13 2013-04-24 STMicroelectronics Srl Hochfrequenz-MOS-Anordnung und Verfahren zur deren Herstellung
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153252A (en) * 1966-04-15 1969-05-29 Philco Ford Corp Improvements in and relating to Semiconductor Devices
US3534235A (en) * 1967-04-17 1970-10-13 Hughes Aircraft Co Igfet with offset gate and biconductivity channel region
DE1614300B2 (de) * 1966-12-13 1974-10-10 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Feldeffekttransistor mit isolierter Steuerelektrode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1136569A (en) * 1965-12-22 1968-12-11 Mullard Ltd Insulated gate field effect transistors
US3564355A (en) * 1968-02-08 1971-02-16 Sprague Electric Co Semiconductor device employing a p-n junction between induced p- and n- regions
US3657614A (en) * 1970-06-15 1972-04-18 Westinghouse Electric Corp Mis array utilizing field induced junctions
JPS5145438B1 (de) * 1971-06-25 1976-12-03
US3735156A (en) * 1971-06-28 1973-05-22 Bell Telephone Labor Inc Reversible two-phase charge coupled devices
US4087795A (en) * 1974-09-20 1978-05-02 Siemens Aktiengesellschaft Memory field effect storage device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153252A (en) * 1966-04-15 1969-05-29 Philco Ford Corp Improvements in and relating to Semiconductor Devices
DE1614300B2 (de) * 1966-12-13 1974-10-10 N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) Feldeffekttransistor mit isolierter Steuerelektrode
US3534235A (en) * 1967-04-17 1970-10-13 Hughes Aircraft Co Igfet with offset gate and biconductivity channel region

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0019758A1 (de) * 1979-05-28 1980-12-10 Siemens Aktiengesellschaft Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JPS5414176A (en) 1979-02-02
US4189737A (en) 1980-02-19
FR2396415A1 (fr) 1979-01-26
GB1601483A (en) 1981-10-28
FR2396415B1 (de) 1982-12-17

Similar Documents

Publication Publication Date Title
DE2853736C2 (de) Feldeffektanordnung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69130163T2 (de) Verfahren zur Herstellung einer MOS-EEPROM-Transistorzelle mit schwebendem Gate
DE112009000642B4 (de) LDMOS Vorrichtungen mit verbesserten Architekturen und Herstellungsverfahren dafür
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE2503864B2 (de) Halbleiterbauelement
DE102006007096B4 (de) MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
WO1997013277A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE2727944C2 (de)
DE19620032A1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE2729656A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE3940388A1 (de) Vertikal-feldeffekttransistor
DE69212897T2 (de) Herstellungsverfahren für MIS-Halbleiterbauelement
DE3139169C2 (de)
DE2842589A1 (de) Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection