DE2842589A1 - Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite - Google Patents

Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite

Info

Publication number
DE2842589A1
DE2842589A1 DE19782842589 DE2842589A DE2842589A1 DE 2842589 A1 DE2842589 A1 DE 2842589A1 DE 19782842589 DE19782842589 DE 19782842589 DE 2842589 A DE2842589 A DE 2842589A DE 2842589 A1 DE2842589 A1 DE 2842589A1
Authority
DE
Germany
Prior art keywords
field effect
semiconductor body
effect transistor
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782842589
Other languages
English (en)
Inventor
Lothar Dr Rer Nat Schrader
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782842589 priority Critical patent/DE2842589A1/de
Priority to US06/073,899 priority patent/US4282539A/en
Priority to FR7923791A priority patent/FR2437700A1/fr
Priority to JP12469879A priority patent/JPS5546596A/ja
Priority to GB7933658A priority patent/GB2030769B/en
Publication of DE2842589A1 publication Critical patent/DE2842589A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA
78 P 7 .'.5 0 BRD
Feldeffekttransistor mit verringerter Substratsteuerung der Kanalbreite
Die Erfindung bezieht sich auf einen Feldeffekttransistor, der im Oberbegriff des Patentanspruchs 1 angegebenen Art.
Bei Transistoren dieser Art tritt in Abhängigkeit von sich im Betrieb ergebenden Schwankungen des Sourcepotentials gegenüber dem Bezugspotential des Halbleiterkörpers oder in Abhängigkeit von Schwankungen der anderen Betriebsspannungen (Drainspannung, Gatespannung) ein unerwünschter, sogenannter Substratsteuereffekt auf, der auch die wirksame Kanalbreite des Transistors beeinflußt. Eine Vergrößerung der Potentialdifferenz zwischen dem Sourcegebiet und dem Bezugspotential des Halbleiterkörpers führt dabei zu einer Verringerung der wirksamen Kanalbreite.
St 1 Hub / 21.09.1978
030019/0013
VPA 78 P 7 '.5 0 BRD
Der Erfindung liegt die Aufgabe zugrunde, den Einfluß des Substratsteuereffekts auf die wirksame Kanalbreite des Feldeffekttransistors zu verringern.
Das wird erfindungsgemäß durch eine Ausbildung des Feldeffekttransistors nach dem Kennzeichen des Patentanspruchs 1 erzielt. Die Ansprüche 2 bis 7 geben bevorzugte Ausgestaltungen und Weiterbildungen des Gegenstandes des Patentanspruchs 1 an. Die Ansprüche 8 und sind auf Verfahren zur Herstellung von Feldeffekttransistoren nach den Ansprüchen 1 und 2 gerichtet.
Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß eine wirksame Verringerung der bei Substratsteuereinflussen entstehenden Kanalbreiteschwankungen erzielt wird, wobei die hierzu erforderlichen strukturellen Maßnahmen durch einfache zusätzliche Verfahrensschritte bei der Herstellung des Feldeffekttransistors berücksichtigt werden können.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt:
Fig. 1 einen senkrecht zur Kanallängsrichtung verlaufenden Querschnitt durch einen erfindungsgemäßen
Feldeffekttransistor und
Fig. 2 eine Struktur, aus der der Feldeffekttransistor nach Fig. 1 herstellbar ist.
In der Querschnittsdarstellung nach Fig. 1 bezeichnet einen mit einer Grunddotierung versehenen Halbleiterkörper eines ersten Leitfähigkeitstyps, der mit einem Substratanschluß S versehen ist. Beispielsweise handelt es sich dabei um ein p-leitendes Silizium-Substrat mit Akzeptoren-Grunddotierung von 7 · 10 cm~ . Oberhalb und unterhalb der Zeichenebene sind jeweils ein Source-
030019/0013
-/- VPA 78 P 7 \ 5 O BRO
gebiet und ein Draingebiet im Halbleiterkörper 1 vorgesehen, die sich bis zu seiner durch eine Isolierschicht 2 abgedeckten Oberfläche 3 erstrecken und n-leitend sind. Zwischen diesen Gebieten erstreckt sich an der 5 Oberfläche des Halbleiterkörpers 1 ein Kanalbereich 4, der unterhalb eines Dünnschichtbereiches 21 der Isolierschicht 2 liegt. Die seitlichen Begrenzungen des Kanalbereiches 4 sind durch die Randzonen von Dickschichtbereichen 22 der Isolierschicht 2 gegeben, deren Dicke
z. B. 500 mn beträgt, während der Dünnschichtbereich eine Dicke von etwa 50 nm aufweist. Eine mit einem Anschluß G versehene, leitende Gatestruktur 5, z. B. aus Aluminium oder aus hochdotiertem, polykristallinem Silizium, ist auf der Isolierschicht 2 angeordnet und stellt mit ihrem oberhalb des Kanalbereiches 4 liegenden Abschnitt 51 das eigentliche Gate des Feldeffekttransistors dar, der aus den Teilen 1, 21, 51> dem Source- und Draingebiet und den mit diesen Gebieten verbundenen Anschlüssen besteht.
Eine dem Anschluß G zugeführte Gatespannung bewirkt im Kanalbereich 4 den Aufbau einer Raumladungszone, wobei innerhalb derselben eine in Fig. 1 gestrichelt gezeichnete Inversionsrandschicht 6 gebildet wird. Bei einem Feldeffekttransistor vom Anreicherungstyp (enhancement-Typ) ist die Gatespannung zum Aufbau der Raumladungszone und der Inversionsrandschicht notwendig, wobei die letztere mit steigender Gatespannung stärker wird, so daß der Stromfluß im Kanalbereich 4 ansteigt. Die Breite der Inversionsrandschicht 6 ist in Fig. 1 mit b bezeichnet. Ergeben sich Schwankungen des Potentials des Sourcegebietes gegenüber einem Bezugspotential des Halbleiterkörpers 1, das durch eine bei S zugeführte Substratvorspannung bestimmt ist, oder Schwankungen der anderen Betriebsspannungen, wie z. B. der dem Draingebiet zugeführten Spannung oder der bei G anliegenden
030019/0013
-ι/- VPA 78- P 7 '» C O oRD
Gatespannung gegenüber dem Bezugspotential, so führt das zu Änderungen der Breite b der Inversionsrandschicht, die der wirksamen Breite des Kanalbereichs des Feldeffekttransistors entspricht. Jede Vergrößerung der Differenz zwischen dem Potential des Sourcegebietes und dem Bezugspotential ergibt einer Verkleinerung der wirksamen Kanalbreite.
Handelt es sich um einen Feldeffekttransistor vom Verarmungstyp (depletion-Typ), so bilden sich die Raumladungszone und die Inversionsrandschicht auch ohne die Zuführung einer Gatespannung aus. Die bereits beschriebenen Schwankungen der Betriebspotentiale gegenüber dem Bezugspotential bewirken in diesem Fall eine verstärkte Beeinflussung der wirksamen Breite b des Kanalbereiches.
Der nach der Erfindung ausgebildete Feldeffekttransistor ist im Bereich der parallel zur Source-Drain-Richtung, d.-h. senkrecht zur Bildebene in Fig. 1, verlaufenden Begrenzungen des Kanalbereichs 4 mit strichpunktiert eingezeichneten, streifenförmigen Zonen 71, 72 versehen, die eine zusätzliche Dotierung mit Störstellenatomen aufweisen, die ihrer Art nach eine zur Grunddotierung entgegengesetzte Leitfähigkeit herbeiführen. Im Fall eines p-leitenden Halbleiterkörpers 1 werden also Donatoren zusätzlich eingebracht. Die streifenförmigen Zonen 71, 72 erstrecken sich über ihrer ganzen Länge bis zur Oberfläche 3 des Halbleiterkörpers 1. In den Zonen 71,72 ergibt sich eine resultierende Dotierung, die schwächer ist als die Grunddotierung. Bei Transistoren vom Anreicherungstyp darf die Grunddotierung dabei nur so weit verringert werden, daß bei Abschaltung der Gatespannung vom Anschluß G in den Zonen 71, 72 noch kein Strom fließt. Bei Transistoren vom Verarmungstyp kann in den Zonen 71, 72 eine weitergehende Verringerung der Grunddotierung stattfinden. Insbesondere kann auch eine
030019/0013
-ß4 VPA 78 P 7 1 5 O BRD
Überkompensation der Grunddotierung erfolgen, so daß sich der Leitungstyp der Halbleiterzonen 71 und 72 umkehrt.
Feldeffekttransistoren vom Verarmungstyp weisen oft im Kanalbereich 4 eine Gegendotierung auf, die in Fig. 1 punktiert angedeutet ist und die zu einer Umkehrung des Leitungstyps im Kanalbereich 4 führt. In diesem Fall kann die zusätzliche Dotierung in den Zonen 71 und 72 eine solche Konzentration aufweisen, daß diese Zonen den gleichen Leitfähigkeitstyp aufweisen wie der Kanalbereich, diesen jedoch im Dotierungsgrad übertreffen.
Es sind Feldeffekttransistoren bekannt, bei denen der Halbleiterkörper 1 unterhalb der Dickschichtbereiche oberflächenseitig mit einer die Grunddotierung verstärkenden Zusatzdotierung versehen ist. In Fig. 1 sind die Halbleiterzonen, in die eine solche Zusatzdotierung eingebracht wird, durch gestrichelte Linien 81 und 82 angedeutet. Dies geschieht zu dem Zweck, die Einsatzspannungen, bei denen sich unterhalb der Bereiche 22 Inversionsrandschichten aufbauen, gegenüber dem Normalfall anzuheben. Auf diese ¥eise ergeben sich für die Transistoren bessere Isolierungseigenschaften gegenüber benachbarten Schaltungsteilen. Dies führt jedoch zu einem Dotierungssprung an den seitlichen Begrenzungen des schwächer dotierten Kanalbereiches 4. Demzufolge bilden sich an diesen Begrenzungen Verarmungsrandschichten aus, deren Ausdehnung in Richtung auf den Kanalbereich 4 von Schwankungen der Betriebspotentiale gegenüber dem Bezugspotential abhängig ist. Es entsteht ein weiterer unerwünschter Substratsteuereffekt, der die wirksame Breite b des Kanalbereichs 4 betriebsspannungsabhängig verändert. Wenn die Zonen 71 und 72, wie in Fig. 1 gezeigt, so angeordnet sind, daß sie in den Randzonen der mit einer die Grunddotierung verstärkenden Zusatz-
030019/0013
dotierung versehenen Halbleitergebiete liegen, sind sie in der Lage, auch diesen zusätzlichen Steuerungseffekt zu verringern oder ganz auszuschalten.
Da sich die genannten Beeinflussungen der wirksamen Breite des Kanalbereiches bei Transistoren des Verarmungstyps, die eine kleine Kanalbreite aufweisen, besonders störend bemerkbar machen, ist eine Anwendung der Erfindung in diesen Fällen sehr wirkungsvoll. Transistoren dieser Art werden üblicherweise als Lastelemente geschaltet, bei denen dann häufig das Gate mit dem Sourcegebiet leitend verbunden ist.
In Fig. 2 ist eine Halbleiterstruktur dargestellt, die sich bei der Herstellung des Transistors nach Fig. 1 nach einigen Verfahrensschritten ergibt. Dabei sind die bereits in Fig. 1 dargestellten Teile mit denselben Bezugszeichen versehen. Die Verfahrensschritte sind aus der DE-OS 26 41 334 bekannt, wobei die Darstellung der Fig. 2 etwa der Fig. 4 dieser DE-OS 26 41 334 entspricht. Im einzelnen wird zur Herstellung des Feldeffekttransistors nach der Erfindung auf dem Halbleitersubstrat 1 zunächst eine durchgehende Isolierschicht mit einer den späteren Dickschichtbereichen 22 entsprechenden Dicke aufgebracht. Diese Isolierschicht wird mit einer lichtempfindlichen Schicht, z. B. mit Fotolack, überzogen, wobei diese durch fotolithografische Schritte derart strukturiert wird, daß sie lediglich die Dickschichtbereiche 22 bedeckt. Die von der strukturierten, lichtempfindlichen Schicht nicht bedeckten Teile der Isolierschicht werden entfernt, wobei die Öffnung 9 entsteht. Dann wird eine Maskierungsschicht, z. B. eine Aluminiumschicht, auf die erhalten gebliebenen Teile der lichtempfindlichen Schicht sowie innerhalb der Öffnung 9 auf den Halbleiterkörper 1 aufgebracht. Löst man anschließend die auf den Dickschichtbereichen 22 befind-
030019/0013
VPA 78 P 7 \ 5 O BRD
lichen Teile der lichtempfindlichen Schicht ab und entfernt die auf diesen befindlichen Teile der Markierungsschicht, so bleibt lediglich der mit 10 bezeichnete, innerhalb der öffnung 9 auf den Halbleiterkörper 1 aufgebrachte Teil der Maskierungsschicht bestehen. Führt man eine Ionenimplantation durch, was in Fig. 2 durch die Pfeile 11 angedeutet ist, und verwendet hierfür Ionen, die ihrer Art nach eine zur Grunddotierung des Halbleiterkörpers 1 entgegengesetzte Leitfähigkeit herbeiführen, wobei die Implantat!onsenergie nur so groß gewählt ist, daß neben dem Teil 10 auch die Dickschichtbereiche 22 als Implantationsmaske dienen, so entstehen unter den Spalten zwischen den Teilen 10 und 22 die streifenförmi- gen Zonen 71 und 72. Danach wird der Teil 10 entfernt und der unter diesem befindliche Teil des Halbleiterkörpers 1 mit einem Dünnschichtbereich 21 der Isolierschicht überzogen. Oberhalb des Dünnschichtbereiches und der Dickschichtbereiche 22 wird eine leitende Schicht aufgebracht und mittels fotolithografischer Schritte derart strukturiert, daß die Gatestruktur 5 entsteht. Ist diese aus polykristallinem Silizium gebildet, so kann sie als eine Dotierungsmaske für das Einbringen der Sour.ce- und Draingebiete in den Halbleiterkörper 1 mittels einer weiteren Ionenimplantation herangezogen werden.
Soll eine Zusatzdotierung entsprechend den Linien 81 und 82 vorgesehen werden, so wird nach dem Aufbringen des Teils 10 der Maskierungsschicht und dem Entfernen der übrigen Teile derselben eine Ionenimplantation vorgenommen, bei der die Grunddotierung des Halbleiterkörpers 1 verstärkende Ionen, im Fall eines p-1eitenden Körpers also Akzeptoren, verwendet werden. Diese werden mit einer großen Implantationsenergie von etwa 150 bis 200 keV implantiert, so daß die Dickschichtbereiche 22 keine Maskenfunktion haben.
030019/0013
Die genannten Leitungstypen der einzelnen Halbleiterbereiche stellen nur beispielhafte Angaben dar und können durch die jeweils entgegengesetzten Leitungstypen ersetzt werden.
9 Patentansprüche
2 Figuren
030019/0013

Claims (9)

  1. "Ζ"
    VPA Patentansprüche ' 78 P 7 1 5 O
    Γη Feldeffekttransistor, bei dem in einem mit einer Gnmddotierung versehenen Halbleiterkörper eines ersten Leitungstyps ein Source- und ein Draingebiet des entgegengesetzten Leitungstyps vorgesehen sind, bei dem ein durch eine Isolierschicht von dem Halbleiterkörper getrenntes Gate über einem sich zwischen dem Source- und dem Draingebiet erstreckenden Kanalbereich angeordnet ist und bei dem der Kanalbereich durch einen Dünnschichtbereich der Isolierschicht überdeckt und parallel zur Source-Drain-Richtung durch Dickschichtbereiche der letzteren begrenzt ist, dadurch gekennzeichnet, daß der Halbleiterkörper (1) im Bereich der parallel zu der Source-Drain-Richtung verlaufenden Kanalbegrenzungen streifenförmige Zonen (71> 72) enthält, die zu der von der Isolierschicht (2) überdeckten Oberfläche (3) parallel verlaufen und sich bis zu dieser Oberfläche (3) hin erstrecken, und daß der HaIbleiterkörper (1) innerhalb dieser Zonen (71, 72) eine zusätzliche Dotierung mit StörStellenatomen aufweist, die ihrer Art nach eine zur Grunddotierung entgegengesetzte Leitfähigkeit herbeiführen.
  2. 2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (1) an der von der Isolierschicht (2) überdeckten Oberfläche (3) unterhalb der Dickschichtbereiche (22) eine die Grunddotierung verstärkende Zusatzdotierung aufweist und daß die streifenförmigen Zonen (71, 72) in die Randzonen der die Zusatzdotierung aufweisenden Bereiche (81, 82) eingefügt sind.
  3. 3· Feldeffekttransistor nach Anspruch 1 oder 2, d a durch gekennzeichnet, daß die Störstellenkonzentration der zusätzlichen Dotierung so ge-
    030019/0013
    _2_ WA 78 P 7 150 BRD
    wählt ist, daß die streifenförmigen Zonen (71, 72) den zu dem Halbleiterkörper (1) entgegengesetzten Leitungstyp aufweisen.
  4. 4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er als ein Transistor vom Verarmungstyp ausgebilet ist.
  5. 5· Feldeffekttransistor nach Anspruch 4, dadurch lOgekennze ichnet , daß sein Gate- und sein Sourcegebiet leitend miteinander verbunden sind.
  6. 6. Feldeffekttransistor nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß der Halbleiterkörper (1) im Kanalbereich eine zusätzliche Dotierung aufweist, die den Leitungstyp des Kanalbereiches (4) umkehrt, und daß die Störstellenkonzentration der zusätzlichen Dotierung innerhalb der streifenförmigen Zonen (71, 72) so bemessen ist, daß die resultierende Störstellenkonzentration innerhalb derselben die des Kanalbereiches (4) bei gleichem Leitungstyp noch übersteigt.
  7. 7. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß er als ein Transistor vom Anreicherungstyp ausgebildet ist. -
  8. 8. Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 1, dadurch gekennzeich-η e t , daß auf dem Halbleiterkörper eine Isolierschicht mit der Dicke der späteren Dickschichtbereiche aufgebracht wird, daß diese Isolierschicht mit einer lichtempfindlichen Schicht überzogen wird, daß die letztere durch fotolithografische Schritte so strukturiert wird, daß sie lediglich die späteren Dickschichtbereiche bedeckt, daß die von der strukturierten, lichtempfindlichen Schicht
    030019/0013
    -3- VPA 78P7!50BRD
    nicht bedeckten Teile der Isolierschicht entfernt werden, daß eine Maskierungsschicht auf die von den genannten Teilen der Isolierschicht befreiten Oberflächengebiete des Halbleiterkörpers und auf die erhaltengebliebenen
    .5 Teile der lichtempfindlichen Schicht aufgebracht wird, daß die erhaltengebliebenen Teile der lichtempfindlichen Schicht abgelöst und die auf ihnen befindlichen Teile der Maskierungsschicht entfernt werden, daß eine Ionenimplantation mit Ionen vorgenommen wird, die eine zur Grunddotierung des Halbleiterkörpers entgegengesetzte Leitfähigkeit gewährleisten, daß die Implantationsenergie so gewählt wird, daß neben den bestehengebliebenen Teilen der Maskierungsschicht auch die bestehengebliebenen Teile der Isolierschicht als Implantationsmaske dienen, daß die zuletzt genannten Teile der Maskierungsschicht entfernt werden, daß die unter diesen befindlichen Oberflächenteile des Halbleiterkörpers mit einem Dünnschichtbereich der Isolierschicht überdeckt werden, und daß mittels weiterer fotolithografischer Schritte innerhalb des Dünn-Schichtbereiches ein Gate auf der Isolierschicht plaziert wird.
  9. 9. Verfahren nach Anspruch 8 zum Herstellen eines Feldeffekttransistors nach Anspruch 2, dadurch g e kennzeichnet, daß vor dem Entfernen der bestehengebliebenen Teile der Maskierungsschicht eine weitere Ionenimplantation mit Ionen vorgenommen wird, die die Grunddotierung des Halbleiterkörpers verstärken und daß die Implantationsenergie so groß gewählt wird, daß lediglich die bestehengebliebenen Teile der Maskierungsschicht als Implantationsmaske dienen.
    030019/0013
DE19782842589 1978-09-29 1978-09-29 Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite Ceased DE2842589A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19782842589 DE2842589A1 (de) 1978-09-29 1978-09-29 Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
US06/073,899 US4282539A (en) 1978-09-29 1979-09-10 Field effect transistor with decreased substrate control of the channel width
FR7923791A FR2437700A1 (fr) 1978-09-29 1979-09-25 Transistor a effet de champ a commande reduite de la largeur du canal par le substrat
JP12469879A JPS5546596A (en) 1978-09-29 1979-09-27 Field effect transistor and method of fabricating same
GB7933658A GB2030769B (en) 1978-09-29 1979-09-28 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782842589 DE2842589A1 (de) 1978-09-29 1978-09-29 Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite

Publications (1)

Publication Number Publication Date
DE2842589A1 true DE2842589A1 (de) 1980-05-08

Family

ID=6050936

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782842589 Ceased DE2842589A1 (de) 1978-09-29 1978-09-29 Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite

Country Status (5)

Country Link
US (1) US4282539A (de)
JP (1) JPS5546596A (de)
DE (1) DE2842589A1 (de)
FR (1) FR2437700A1 (de)
GB (1) GB2030769B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084794B (en) * 1980-10-03 1984-07-25 Philips Electronic Associated Methods of manufacturing insulated gate field effect transistors
US4441931A (en) * 1981-10-28 1984-04-10 Bell Telephone Laboratories, Incorporated Method of making self-aligned guard regions for semiconductor device elements
GB2123605A (en) * 1982-06-22 1984-02-01 Standard Microsyst Smc MOS integrated circuit structure and method for its fabrication
US4680605A (en) * 1984-03-12 1987-07-14 Xerox Corporation High voltage depletion mode transistor with serpentine current path
US4745086A (en) * 1985-09-26 1988-05-17 Motorola, Inc. Removable sidewall spacer for lightly doped drain formation using one mask level and differential oxidation
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US5378650A (en) * 1990-10-12 1995-01-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a manufacturing method thereof
FR2807206A1 (fr) * 2000-03-31 2001-10-05 St Microelectronics Sa Transistor mos dans un circuit integre et procede de formation de zone active

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898684A (en) * 1970-12-07 1975-08-05 Motorola Inc Diffusion guarded metal-oxide-silicon field effect transistors
JPS571149B2 (de) * 1974-08-28 1982-01-09
US4193080A (en) * 1975-02-20 1980-03-11 Matsushita Electronics Corporation Non-volatile memory device
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
DE2641334C2 (de) * 1976-09-14 1985-06-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung integrierter MIS-Schaltungen
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
US4198252A (en) * 1978-04-06 1980-04-15 Rca Corporation MNOS memory device

Also Published As

Publication number Publication date
FR2437700B1 (de) 1983-12-23
GB2030769B (en) 1983-03-02
JPS5546596A (en) 1980-04-01
US4282539A (en) 1981-08-04
JPS6361787B2 (de) 1988-11-30
FR2437700A1 (fr) 1980-04-25
GB2030769A (en) 1980-04-10

Similar Documents

Publication Publication Date Title
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE2706623C2 (de)
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE2335333B1 (de) Verfahren zur Herstellung von einer Anordnung mit Feldeffekttransistoren in Komplementaer-MOS-Technik
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3029125A1 (de) Halbleiterspeicher
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE2902368A1 (de) Komplementaer-mos-inverter
DE2064886A1 (de) Integrierte Schaltung mit Feldeffekt transistoren Ausscheidung aus 2047672
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE2453279C3 (de) Halbleiteranordnung
DE2831522A1 (de) Integrierte schaltung und verfahren zu deren herstellung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2842589A1 (de) Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
DE69218501T2 (de) Dünnfilm-Transistoren und Verfahren zur Herstellung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2729656A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE69212897T2 (de) Herstellungsverfahren für MIS-Halbleiterbauelement
DE3932445A1 (de) Komplementaere halbleitereinrichtung mit verbessertem isolationsbereich
DE3139169C2 (de)

Legal Events

Date Code Title Description
OB Request for examination as to novelty
8110 Request for examination paragraph 44
8131 Rejection