DE69124009T2 - Dünnfilmtransistor und Verfahren zur Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zur Herstellung

Info

Publication number
DE69124009T2
DE69124009T2 DE69124009T DE69124009T DE69124009T2 DE 69124009 T2 DE69124009 T2 DE 69124009T2 DE 69124009 T DE69124009 T DE 69124009T DE 69124009 T DE69124009 T DE 69124009T DE 69124009 T2 DE69124009 T2 DE 69124009T2
Authority
DE
Germany
Prior art keywords
thin film
film transistor
electrically conductive
silicon
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69124009T
Other languages
English (en)
Other versions
DE69124009D1 (de
Inventor
Satoshi Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE69124009D1 publication Critical patent/DE69124009D1/de
Application granted granted Critical
Publication of DE69124009T2 publication Critical patent/DE69124009T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Dünnschichttransistor, der besonders geeignet für die Verwendung in Flüssigkristallvorrichtungen mit Aktivmatrix, Bildsensoren, dreidimensionalen integrierten Schaltungen und dergleichen geeignet ist.
  • Ein Beispiel des Aufbaus eines herkömmlichen Dünnschichttransistors ist nachstehend unter Bezug auf Fig. 2 erläutert. Fig. 2 ist eine Querschnittsansicht des Aufbaus in Richtung eines Kanals. Ein Source-Bereich 202 und ein Drain-Bereich 203, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, der eine als Donator oder Akzeptor dienende Verunreinigung zugesetzt ist, sind auf einem Isoliersubstrat 201 aus Glas, Quarz, Saphir oder dergleichen ausgebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehender Kanalbereich 204 ist derart angeordnet, daß er sich in Kontakt mit der Oberseite eines Endes des Source-Bereichs 202 und der Oberseite eines Endes des Drain-Bereichs 203 befindet, so daß er diese zwei Bereiche verbindet. Eine aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehende Source-Elektrode 205 ist derart angeordnet, daß sie in Kontakt mit dem Source- Bereich 202 ist, und eine aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehende Drain-Elektrode 206 ist derart angeordnet, daß sie mit dem Drain-Bereich 203 in Kontakt steht. Dies alles ist mit einer Gate-Isolierschicht 207 wie beispielsweise einer Siliziumoxidschicht usw. bedeckt. Eine aus einem Metall, einer transparenten elektrisch leitfähigen Schicht usw. bestehende Gate-Elektrode 208 ist derart angeordnet, daß sie sowohl den Source- Bereich 202 als auch den Drain-Bereich 203 oder zumindest einen Teil jedes der Bereiche bedeckt. Die Gate-Isolierschicht 207 dient auch als Zwischenlage-Isolierschicht zum Aufrechterhalten der Isolierung zwischen Verbindungen.
  • Der vorstehend beschriebene Stand der Technik weist jedoch folgende Probleme auf.
  • Fig. 3 ist ein Graph, der ein Beispiel der Kenndaten eines N-Kanal-Dünnschichttransistors mit dem in Fig. 2 dargestellten Aufbau zeigt. Die horizontale Achse gibt die Gate-Spannung Vgs an, und die vertikale Achse gibt logarithmische werte des Drain-Stroms Id an. In diesem Beispiel wird ein Strom, der zwischen der Source und dem Drain fließt, wenn der Transistor in einem OFF-Zustand, d.h. Ausschaltzustand, ist, als loff bezeichnet; ein Strom, der zwischen der Source und dem Drain fließt, wenn der Transistor in einem ON-Zustand, d.h. Einschaltzustand, ist, wird als Ion bezeichnet. Ein Transistor mit Kenndaten dergestalt, daß der ON-Strom (Durchlaßstrom) groß und der OFF-Strom (Sperrstrom) klein ist, oder mit anderen Worten mit Kenndaten eines hohen ON/OFF-Verhältnisses (Ioff/Ion), ist bevorzugt. Wenn jedoch der ON-Strom erhöht wird, neigt der OFF-Strom im allgemeinen dazu, ebenfalls anzusteigen. Diese Tatsache stellt insbesondere dann ein Problem dar, wenn versucht wird, eine Flüssigkristallvorrichtung mit integriertem Treiber zu realisieren. Das heißt, es ist erforderlich, daß im Pixelbereich einer Flüssigkristallvorrichtung verwendete Transistoren Kenndaten mit niedrigem OFF-Strom aufweisen, während es erforderlich ist, daß in Peripherieschaltungen verwendete Transistoren Kenndaten mit hohem ON-Strom aufweisen, um einen Betrieb bei hohen Geschwindigkeiten zu ermöglichen.
  • Das Dokument JP-A-01 089464 offenbart einen Dünnschichttransistor mit einem sogenannten Offset-Aufbau, bei dem die Gate-Elektrode bezüglich Source- und Drain-Bereichen seitlich derart verschoben ist, daß sie die Source- und Drain-Bereiche nicht überlappt. Das Herstellungsverfahren dieses bekannten Dünnschichttransistors umfaßt: Bilden einer Halbleiterdünnschicht auf einem Substrat, Bilden und Mustern einer Gate-Isolierschicht und einer Gate-Elektrode auf der Halbleiterdünnschicht, Bilden von Oxidschichten auf beiden Seiten der Gate-Elektrode und Bilden von Source- und Drain-Bereichen in der Halbleiterdünnschicht, die dadurch selbstjustiert sind, daß eine Ionenimplantation unter Verwendung der Gate-Elektrode und der Oxidschichten als Maske erfolgt.
  • Ein weiterer Dünnschichttransistor mit einem derartigen Offset-Aufbau ist im Dokument US-A- 4,751,196 offenbart.
  • Das Dokument JP-A-02 091 973 offenbart einen Dünnschichttransistor mit Source/Drain-Bereichen, die im Vergleich zum Kanalbereich eine größere Dicke aufweisen.
  • Die vorliegende Erfindung soll einen Dünnschichttransistor mit den Kenndaten eines hohen 0N/OFF-Verhältnisses (Ion/Ioff) sowie ein Verfahren zur Herstellung eines derartigen Transistors angeben.
  • Diese Aufgabe wird mit einem Verfahren zur Herstellung eines Dünnschichttransistors gemäß Anspruch 1 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der nachstehenden Beschreibung bevorzugter Ausführungsformen der vorliegenden Erfindung unter Bezug auf die Zeichnungen hervor. Es zeigen:
  • Fig. 1 eine Querschnittsansicht, die ein Beispiel des Aufbaus eines erfindungsgemäß hergestellten Dünnschichttransistors zeigt;
  • Fig. 2 eine Querschnittsansicht eines Beispiels des Aufbaus eines herkömmlichen Dünnschichttransistors,
  • Fig. 3 einen Graphen, der die Kenndaten des herkömmlichen Dünnschichttransistors zeigt;
  • Fig. 4 einen Graphen, der die Kenndaten des erfindungsgemäß hergestellten Dünnschichttransistors zeigt; und
  • Fig. 5(a) bis 5(c), Fig. 6(a) bis 6(c), Fig. 7(a) bis 7(d), Fig. 8(a) bis 8(d), Fig. 9(a) bis 9(d) und Fig. 10(a) bis 10(c) Querschnittsansichten, die Verfahrensschritte von Ausführungsbeispielen des Herstellungsverfahrens gemäß der vorliegenden Erfindung zeigen.
  • Das zweite Problem besteht darin, daß die Anzahl der Verfahrensschritte, wie beispielsweise die Ionenimplantation usw. stark ansteigt.
  • Der Aufbau des Dünnschichttransistors der vorliegenden Erfindung senkt die Spannung zwischen dem Gate und dem Drain während der OFF-Zeit effektiv, da die Gate-Elektrode mit dem sogenannten Offset-Aufbau gebildet wird, bei dem die Gate-Elektrode den Source-Bereich oder den Drain-Bereich nicht überlappt. Ferner ist die Kristallstruktur in einem Randbereich des Drain nicht beeinträchtigt. Somit kann der wert des OFF-Stroms in der Nähe einer Gate-Spannung von 0 V bei einem herkömmlichen Transistor erfindungsgemäß bei Gate-Spannungen von weniger als 0 V aufrechterhalten werden, wie in Fig. 4 gezeigt ist. Die OFF-Kenndaten des Dünnschichttransistors können stark verbessert werden. Andererseits ist im Vergleich zu einem herkömmlichen Transistor der ON-Strom nicht wesentlich niedriger. Der Grund hierfür liegt darin, daß in einem Dünnschichttransistor, da die Siliziumschicht des Kanalbereichs dünn ist, der Bereich, über den sich eine Verarmungsschicht erstreckt, begrenzt ist und die Bildung einer Inversionsschicht wahrscheinlich ist. Wenn die Länge des Offset-Bereichs optimiert wird, kann demzufolge ein Abfallen des ON-Stroms unterdrückt werden. Im Ergebnis wurde es möglich, einen Dünnschichttransistor mit hervorragenden Kenndaten aufgrund eines großen ON/OFF- Verhältnisses zu schaffen.
  • Die vorliegende Erfindung ist nachstehend erläutert.
  • Fig. 1 ist eine Querschnittsansicht, die den Aufbau eines erfindungsgemäß hergestellten Dünnschichttransistors zeigt. Ein Source-Bereich 102 und ein Drain-Bereich 103, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, der eine als Donator oder Akzeptor dienende Verunreinigung zugesetzt ist, sind auf einem Isoliersubstrat 101 aus Glas, Quarz, Saphir oder dergleichen ausgebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehender Kanalbereich 104 ist derart angeordnet, daß er so in Kontakt mit dem Source-Bereich und dem Drain-Bereich ist, daß er diese zwei Bereiche verbindet. Eine aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehende Source-Elektrode 105 ist derart angeordnet, daß sie in Kontakt mit dem Source-Bereich 102 ist, und eine Drain-Elektrode 106 ist derart angeordnet, daß sie in Kontakt mit dem Drain-Bereich 103 ist. Dies alles ist mit einer Gate- Isolierschicht 107 wie beispielsweise einer Siliziumoxidschicht usw. bedeckt. Eine aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehende Gate-Elektrode 108 ist derart angeordnet, daß sie wenigstens den Source-Bereich 102 oder den Drain-Bereich 103 nicht bedeckt. Die Gate-Isolierschicht 107 wirkt auch als Zwischenlage-Isolierschicht zum Aufrechterhalten der Isolation zwischen Verbindungen.
    • Ausführungsform 1
  • Fig. 5 ist eine Querschnittsansicht, die die Verfahrensschritte einer Ausführungsform der vorliegenden Erfindung zeigt, durch die ein Dünnschichttransistor hergestellt wird.
  • Muster 802 und 803, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, werden auf einem Isoliersubstrat 801 aus Glas, Quarz, Saphir oder dergleichen gebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehendes Muster 804 wird derart angeordnet, daß es in Kontakt mit der Oberseite der zwei Bereiche dergestalt ist, daß es diese zwei Bereiche verbindet. Danach wird all dies mit einer Gate-Isolierschicht 805 wie beispielsweise einer Siliziumoxidschicht usw. bedeckt. Danach wird wiederum darauf eine elektrisch leitende Schicht 806 gebildet, die als eine Gate-Elektrode (vgl. Fig. 5(a)) dient. Danach wird unter Verwendung eines Fotoätzverfahrens ein Resistmuster 807 auf der elektrisch leitenden Schicht 806 gebildet. Mit diesem Muster als Maske wird die elektrisch leitende Schicht 806 derart selektiv geätzt, daß sie relativ klein im Vergleich zum Resistmuster wird, und eine Gate-Elektrode 808 wird gebildet. Durch Zusetzen einer als Donator oder als Akzeptor dienenden Verunreinigung mittels Ionenimplantation wird ein selbstjustierender Source-Bereich 809 und ein selbstjustierter Drain-Bereich 810 gebildet. Dann wird das Resistmuster 807 entfernt (vgl. Fig. 5(b)).
  • Danach werden eine Source-Elektrode 811 und eine Drain-Elektrode 812, die aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehen, gemäß üblicher Verfahren mit dem Source-Bereich 809 bzw. dem Drain-Bereich 810 verbunden. Damit ist ein Dünnschichttransistor gemäß der vorliegenden Erfindung fertig (vgl. Fig. 5(c)).
    • Ausführungsform 2
  • Fig. 6 ist eine Querschnittsansicht, die die Verfahrensschritte einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, durch die ein Dünnschichttransistor hergestellt wird.
  • Muster 902 und 903, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, werden auf einem Isoliersubstrat 901 aus Glas, Quarz, Saphir oder dergleichen gebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehendes Muster 904 wird derart angeordnet, daß es in Kontakt mit der Oberseite der zwei Bereiche dergestalt ist, daß es diese zwei Bereiche verbindet. Danach wird all dies mit einer Gate-Isolierschicht 905 wie beispielsweise einer Siliziumoxidschicht usw. bedeckt. Danach wird wiederum darauf eine elektrisch leitende Schicht 906 gebildet, die als eine Gate-Elektrode (vgl. Fig. 6(a)) dient.
  • Danach wird unter Verwendung eines Fotoätzverfahrens ein Resistmuster 907 auf der elektrisch leitenden Schicht 906 gebildet. Mit diesem Muster als Maske wird die elektrisch leitende Schicht 906 selektiv geätzt, und eine Gate-Elektrode 908 wird gebildet. Durch Zusetzen einer als Donator oder als Akzeptor dienenden Verunreinigung mittels Ionenimplantation werden dann ein bezüglich der Gate-Elektrode selbstjustierter Source-Bereich 909 und ein selbstjustierter Drain-Bereich 910 gebildet. Dann wird das Resistmuster 907 entfernt (vgl. Fig. 6(b)).
  • Danach werden eine Source-Elektrode 911 und eine Drain-Elektrode 912, die aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehen, gemäß üblicher Verfahren mit dem Source-Bereich 909 bzw. dem Drain-Bereich 910 verbunden. Damit ist ein Dünnschichttransistor gemäß der vorliegenden Erfindung fertig (vgl. Fig. 6(c)).
    • Ausführungsform 3
  • Fig. 7 ist eine Querschnittsansicht, die die Verfahrensschritte einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, durch die ein Dünnschichttransistor hergestellt wird.
  • Muster 1002 und 1003, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizum oder amorphem Silizium bestehen, werden auf einem Isoliersubstrat 1001 aus Glas, Quarz, Saphir oder dergleichen gebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehendes Muster 1004 wird derart angeordnet, daß es in Kontakt mit der Oberseite der zwei Bereiche dergestalt ist, daß es diese zwei Bereiche verbindet. Danach werden wiederum darauf eine Gate-Isolierschicht 1005 wie beispielsweise eine Siliziumoxidschicht usw., eine als Gate-Elektrode dienende elektrisch leitende Schicht 1006 und eine Schicht 1007 wie beispielsweise eine Siliziumoxidschicht usw. (vgl. Fig. 7(a)) gebildet.
  • Danach wird unter Verwendung eines Fotoätzverfahrens ein Resistmuster 1008 auf der Siliziumoxidschicht 1007 gebildet. Mit diesem Muster als Maske wird die Siliziumoxidschicht 1007 selektiv geätzt (vgl. Fig. 7(b)).
  • Danach wird das Resistmuster 1008 entfernt. Dann wird die elektrisch leitende Schicht 1006 mit der Siliziumoxidschicht 1007 als Maske derart selektiv geätzt, daß sie relativ klein im Vergleich zum Siliziumoxidschichtmuster 1007 wird. Dadurch wird eine Gate-Elektrode 1009 gebildet. Dann wird durch Zusetzen einer als Donator oder Akzeptor dienenden Verunreinigung durch Ionenimplantation ein Source-Bereich 1010 und ein Drain-Bereich 1011 in selbstjustierender Weise bezüglich der Gate-Elektrode (vgl. Fig. 7(c)) gebildet.
  • Danach werden eine Source-Elektrode 1012 und eine Drain-Elektrode 1013, die aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehen, gemäß üblicher Verfahren mit dem Source-Bereich 1010 bzw. dem Drain-Bereich 1011 verbunden. Damit ist ein Dünnschichttransistor gemäß der vorliegenden Erfindung fertig (vgl. Fig. 7(d)).
    • Ausführungsform 4
  • Fig. 8 ist eine Querschnittsansicht, die die Verfahrensschritte einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, durch die ein Dünnschichttransistor hergestellt wird.
  • Muster 1102 und 1103, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, werden auf einem Isoliersubstrat 1101 aus Glas, Quarz, Saphir oder dergleichen gebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehendes Muster 1104 wird derart angeordnet, daß es in Kontakt mit der Oberseite der zwei Bereiche dergestalt ist, daß es diese zwei Bereiche verbindet.
  • Danach werden auf all diesem wiederum eine Gate-Isolierschicht 1105 wie beispielsweise eine Siliziumoxidschicht usw., eine als Gate-Elektrode dienende elektrisch leitende Schicht 1106 und eine Schicht 1107 wie beispielsweise eine Siliziumoxidschicht usw. (vgl. Fig. 8(a)) gebildet.
  • Danach wird unter Verwendung eines Fotoätzverfahrens ein Resistmuster 1108 auf der Siliziumoxidschicht 1107 gebildet. Mit diesem Muster als Maske wird die Siliziumoxidschicht 1107 selektiv geätzt (vgl. Fig. 8(b)).
  • Danach wird das Resistmuster 1108 entfernt. Dann wird die elektrisch leitende Schicht 1106 mit der Siliziumoxidschicht 1107 als Maske selektiv geätzt, und eine Gate-Elektrode 1109 wird gebildet. Dann werden durch Zusetzen einer als Donator oder Akzeptor dienenden Verunreinigung durch Ionenimplantation ein selbstjustierter Source-Bereich 1111 und ein selbstjustierter Drain-Bereich 1111 gebildet. Danach wird die Gate-Elektrode 1109 derart selektiv geätzt, daß die Gate-Elektrode 1109 klein im Vergleich zu der Siliziumoxidschicht 1107 wird (vgl. Fig. 8(c)).
  • Danach werden eine Source-Elektrode 1112 und eine Drain-Elektrode 1113, die aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehen, gemäß üblicher Verfahren mit dem Source-Bereich 1110 bzw. dem Drain-Bereich 1111 verbunden. Damit ist ein Dünnschichttransistor gemäß der vorliegenden Erfindung fertig (vgl. Fig. 8(d)).
    • Ausführungsform 5
  • Fig. 9 ist eine Querschnittsansicht, die die Verfahrensschritte einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, durch die ein Dünnschichttransistor hergestellt wird.
  • Muster 1202 und 1203, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, werden auf einem Isoliersubstrat 1201 aus Glas, Quarz, Saphir oder dergleichen gebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehendes Muster 1204 wird derart angeordnet, daß es in Kontakt mit der Oberseite der zwei Bereiche dergestalt ist, daß es diese zwei Bereiche verbindet. Danach werden auf all diesem wiederum eine Gate-Isolierschicht 1205 wie beispielsweise eine Siliziumoxidschicht usw. und eine als Gate-Elektrode dienende elektrisch leitende Schicht 1206 (vgl. Fig. 9(a)) gebildet.
  • Danach wird unter Verwendung eines Fotoätzverfahrens ein Resistmuster 1207 auf der elektrisch leitenden Schicht 1206 gebildet. Mit diesem Muster als Maske wird die elektrisch leitende Schicht 1206 selektiv geätzt und eine Gate-Elektrode 1208 gebildet (vgl. Fig. 9(b)).
  • Dann werden durch Zusetzen einer als Donator oder Akzeptor dienenden Verunreinigung durch Ionenimplantation ein selbstjustierter Source-Bereich 1209 und ein selbstjustierter Drain-Bereich 1210 gebildet. Danach wird die Gate-Elektrode 1208 derart selektiv geätzt, daß sie klein ist (vgl. Fig. 9(c)).
  • Danach werden eine Source-Elektrode 1211 und eine Drain-Elektrode 1212, die aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehen, gemäß üblicher Verfahren jeweils mit dem Source-Bereich 1209 und dem Drain-Bereich 1210 verbunden. Damit ist ein Dünnschichttransistor gemäß der vorliegenden Erfindung fertig (vgl. Fig. 9(d)).
    • Ausführungsform 6
  • Fig. 10 ist eine Querschnittsansicht, die die Verfahrensschritte einer weiteren Ausführungsform der vorliegenden Erfindung zeigt, durch die ein Dünnschichttransistor hergestellt wird.
  • Muster 1502 und 1503, die aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehen, werden auf einem Isoliersubstrat 1501 aus Glas, Quarz, Saphir oder dergleichen gebildet. Ein aus einer Siliziumdünnschicht aus beispielsweise polykristallinem Silizium oder amorphem Silizium bestehendes Muster 1504 wird derart angeordnet, daß es in Kontakt mit der Oberseite der zwei Bereiche dergestalt ist, daß es diese zwei Bereiche verbindet. Danach wird all dies mit einer Gate-Isolierschicht 1505 wie beispielsweise einer Siliziumoxidschicht usw. bedeckt. Darauf wird eine Gate-Elektrode 1506 gebildet, die aus einem Metall, einer elektrisch leitenden Schicht, einer polykristallinen Schicht, der eine Verunreinigung zugesetzt ist, usw. besteht (vgl. Fig. 10(a)).
  • Dann wird eine Isolierschicht 1507, beispielsweise eine Siliziumoxidschicht usw. auf all diesem gebildet. Danach wird unter Verwendung eines Fotoätzverfahrens ein Resistmuster 1508 darauf gebildet. Mit diesem Muster als Maske wird durch Zusetzen einer als Donator oder Akzeptor dienenden Verunreinigung mittels Ionenimplantation zu zumindest einem Teil jedes der Muster 1502 und 1503 ein Source-Bereich 1509 und ein Drain-Bereich 1510 gebildet (vgl. Fig. 10(b)).
  • Danach wird das Resistmuster 1508 entfernt. Eine Source-Elektrode 1511 und eine Drain-Elektrode 1512, die aus einem Metall, einer transparenten elektrisch leitenden Schicht usw. bestehen, werden mit dem Source-Bereich 1509 bzw. dem Drain-Bereich 1510 gemäß den herkömmlichen Verfahren verbunden. Damit ist ein Dünnschichttransistor gemäß der vorliegenden Erfindung fertig (vgl. Fig. 10(c)).
  • Vorstehend wurden Ausführungsformen zur Realisierung der vorliegenden Erfindung erläutert. Die vorliegende Erfindung kann unter Verwendung anderer Materialien als den vorstehend genannten ausgeführt werden. Wie vorstehend erläutert wurde, ist es mit dem erfindungsgemäß hergestellten Dünnschichttransistor möglich, den OFF-Strom drastisch zu senken, ohne den ON- Strom zu senken. Dieser Dünnschichttransistor ist eine bahnbrechende Erfindung, die insbesondere den Weg für eine große Flüssigkristallanzeige mit eingebautem integriertem Treiber ebnet. Außerdem können eine beträchtliche Verbesserung der Qualität der Anzeige und eine Senkung ihrer Kosten erwartet werden, wenn ein herkömmlicher Dünnschichttransistor durch den Dünnschichttransistor der vorliegenden Erfindung ersetzt wird. Beispielsweise sind in einer herkömmlichen Flüssigkristallanzeige, da der OFF-Strom eines in seinem Pixelbereich verwendeten Dünnschichttransistors groß ist, Transistoren in Serie geschaltet, um den OFF-Strom zu senken. Dies muß jedoch nicht erfolgen, wenn der Dünnschichttransistor der vorliegenden Erfindung verwendet wird, weshalb die Ausbeute und die Bildqualität der Anzeige verbessert werden können.
  • Die vorstehend beschriebene Erfindung kann bei allen Anwendungen eingesetzt werden, bei denen Dünnschichttransistoren verwendet werden, wie beispielsweise bei Bildsensoren, Flüssigkristallanzeigen usw. Die vorliegende Erfindung liefert einen großen Beitrag zur Verbesserung der Leistungsfähigkeit der genannten Vorrichtungen und zur Senkung ihrer Herstellungskosten.

Claims (3)

1. Verfahren zur Herstellung eines Dünnschichttransistors, das folgende Schritte umfaßt:
(a) Bilden einer ersten Siliziumdünnschicht auf einem Isoliersubstrat (801; 901; 1001; 1101; 1201);
(b) Bilden zweier getrennter Dünnschichtmuster (802, 803; 902, 903; 1002, 1003; 1102, 1103; 1202, 1203) durch selektives Ätzen der ersten Siliziumdünnschicht;
(c) Bilden einer zweiten Siliziumdünnschicht (804; 904; 1004; 1104; 1204) auf dem Substrat zwischen und teilweise auf dem ersten sowie dem zweiten Dünnschichtmuster;
(d) Bilden einer Gate-Isolierschicht (805; 905; 1005; 1105; 1205) und einer elektrisch leitenden Schicht (806; 906; 1006; 1106; 1206) auf den zwei Dünnschichtmustern und der zweiten Siliziumdünnschicht;
(f) Bilden eines Source-Bereichs und eines Drain-Bereichs (809, 810; 909, 910; 1009, 1010; 1109, 1110; 1209, 1210) in selbstjustierender weise durch Implantieren von Verunreinigungen in das erste und das zweite Dünnschichtmuster und benachbarte Abschnitte der zweiten Siliziumdünnschicht unter Verwendung einer Maske (807; 907; 1007; 1107; 1206) mit einer Querabmessung, die größer als diejenige einer Gate-Elektrode (808; 908; 1009; 1109; 1208) ist; und
(g) Bilden der Gate-Elektrode durch selektives Ätzen der elektrisch leitenden Schicht.
2. Verfahren nach Anspruch 1, bei dem die Maske (807; 907, 906; 1007; 1107, 1106) auf der elektrisch leitenden Schicht gebildet und Schritt (g) vor oder nach Schritt (f) ausgeführt wird.
3. Verfahren nach Anspruch 1, bei dem die elektrisch leitende Schicht (1206) als Implantationsmaske verwendet und Schritt (g) nach Schritt (f) ausgeführt wird.
DE69124009T 1990-06-08 1991-06-04 Dünnfilmtransistor und Verfahren zur Herstellung Expired - Lifetime DE69124009T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2150151A JPH0442579A (ja) 1990-06-08 1990-06-08 薄膜トランジスタ及び製造方法

Publications (2)

Publication Number Publication Date
DE69124009D1 DE69124009D1 (de) 1997-02-20
DE69124009T2 true DE69124009T2 (de) 1997-05-22

Family

ID=15490616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69124009T Expired - Lifetime DE69124009T2 (de) 1990-06-08 1991-06-04 Dünnfilmtransistor und Verfahren zur Herstellung

Country Status (6)

Country Link
US (2) US5208476A (de)
EP (1) EP0460605B1 (de)
JP (1) JPH0442579A (de)
KR (1) KR920001763A (de)
DE (1) DE69124009T2 (de)
TW (1) TW204414B (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459763B1 (de) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
US7154147B1 (en) * 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US8106867B2 (en) 1990-11-26 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH04334054A (ja) * 1991-05-09 1992-11-20 Mitsubishi Electric Corp 半導体装置、電界効果トランジスタおよびその製造方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5858821A (en) * 1993-05-12 1999-01-12 Micron Technology, Inc. Method of making thin film transistors
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
WO1995003629A1 (fr) 1993-07-26 1995-02-02 Seiko Epson Corporation Dispositif semi-conducteur a film mince, sa fabrication et son systeme d'affichage
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
DE4435461C2 (de) 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
KR970004484B1 (ko) * 1993-12-16 1997-03-28 금성일렉트론 주식회사 반도체 소자의 ldd mosfet 제조방법
GB9406900D0 (en) * 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JP2878137B2 (ja) * 1994-06-29 1999-04-05 シャープ株式会社 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
US5548132A (en) * 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
KR0146899B1 (ko) * 1994-11-28 1998-09-15 김광호 액정 디스플레이 박막트랜지스터소자 및 제조 방법
US5567958A (en) * 1995-05-31 1996-10-22 Motorola, Inc. High-performance thin-film transistor and SRAM memory cell
US5920085A (en) * 1996-02-03 1999-07-06 Samsung Electronics Co., Ltd. Multiple floating gate field effect transistors and methods of operating same
KR0177785B1 (ko) * 1996-02-03 1999-03-20 김광호 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR100219117B1 (ko) * 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JP3525316B2 (ja) * 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6187639B1 (en) * 1997-04-21 2001-02-13 Taiwan Semiconductor Manufacturing Company Method to prevent gate oxide damage by post poly definition implantation
US6140160A (en) 1997-07-28 2000-10-31 Micron Technology, Inc. Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure
US5940691A (en) 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
US6344378B1 (en) 1999-03-01 2002-02-05 Micron Technology, Inc. Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6768180B2 (en) * 2002-04-04 2004-07-27 C. Andre T. Salama Superjunction LDMOST using an insulator substrate for power integrated circuits
JP4631437B2 (ja) * 2002-06-07 2011-02-16 ソニー株式会社 表示装置及びその製造方法、並びに投射型表示装置
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR101084261B1 (ko) 2010-03-17 2011-11-16 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법들
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102490881B1 (ko) * 2014-12-26 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
KR102518726B1 (ko) 2015-10-19 2023-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치
EP3857604A4 (de) 2018-10-09 2022-10-05 Micron Technology, Inc. Vorrichtungen mit vertikalen transistoren mit wasserstoffsperrmaterialien und zugehörige verfahren
US12040333B2 (en) 2020-08-27 2024-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
JPS5856443B2 (ja) * 1979-06-30 1983-12-15 松下電工株式会社 接点駆動装置
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0828507B2 (ja) * 1982-03-16 1996-03-21 セイコーエプソン株式会社 半導体装置
US4603472A (en) * 1984-04-19 1986-08-05 Siemens Aktiengesellschaft Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation
JPS60224275A (ja) * 1984-04-20 1985-11-08 Nec Corp 絶縁基板ｍｉｓ型電界効果トランジスタの製造方法
KR890004962B1 (ko) * 1985-02-08 1989-12-02 가부시끼가이샤 도오시바 반도체장치 및 그 제조방법
JPS61216364A (ja) * 1985-03-20 1986-09-26 Fujitsu Ltd 半導体装置
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof
JPS6347981A (ja) * 1986-08-18 1988-02-29 Alps Electric Co Ltd 薄膜トランジスタおよびその製造方法
JP2678596B2 (ja) * 1986-09-30 1997-11-17 セイコーエプソン株式会社 薄膜トランジスタ
JPS63124033A (ja) * 1986-11-13 1988-05-27 Nec Corp 薄膜トランジスタ基板
US4762398A (en) * 1987-01-26 1988-08-09 Hosiden Electronics Co., Ltd. Pixel transistor free of parasitic capacitance fluctuations from misalignment
JPS6461061A (en) * 1987-09-01 1989-03-08 Fujitsu Ltd A-si thin film transistor
JPS6467970A (en) * 1987-09-08 1989-03-14 Fujitsu Ltd Thin film transistor
GB8721193D0 (en) * 1987-09-09 1987-10-14 Wright S W Semiconductor devices
JPS6489464A (en) * 1987-09-30 1989-04-03 Toshiba Corp Semiconductor device and manufacture thereof
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
JPH025572A (ja) * 1988-06-24 1990-01-10 Matsushita Electron Corp 半導体装置
JP2755614B2 (ja) * 1988-09-29 1998-05-20 株式会社東芝 半導体装置の製造方法
US4951113A (en) * 1988-11-07 1990-08-21 Xerox Corporation Simultaneously deposited thin film CMOS TFTs and their method of fabrication
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US4998146A (en) * 1989-05-24 1991-03-05 Xerox Corporation High voltage thin film transistor
JPH03109739A (ja) * 1989-09-25 1991-05-09 Ricoh Co Ltd 薄膜半導体装置の製法

Also Published As

Publication number Publication date
DE69124009D1 (de) 1997-02-20
JPH0442579A (ja) 1992-02-13
EP0460605B1 (de) 1997-01-08
EP0460605A1 (de) 1991-12-11
US5208476A (en) 1993-05-04
KR920001763A (ko) 1992-01-30
TW204414B (de) 1993-04-21
US5482870A (en) 1996-01-09

Similar Documents

Publication Publication Date Title
DE69124009T2 (de) Dünnfilmtransistor und Verfahren zur Herstellung
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE69434235T2 (de) Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69021513T2 (de) Anzeigevorrichtung mit aktiver Matrix.
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3530065C2 (de) Verfahren zur Herstellung eines Halbleiters
DE3011982C2 (de)
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE68910249T2 (de) Hochspannungsdünnschichttransistoren.
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE3714164A1 (de) Fluessigkristallanzeige
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2922016A1 (de) Vlsi-schaltungen
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69114906T2 (de) Dünnfilmtransistor mit einer Drainversatzzone.
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE69218501T2 (de) Dünnfilm-Transistoren und Verfahren zur Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE4417154A1 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition