KR0146899B1 - 액정 디스플레이 박막트랜지스터소자 및 제조 방법 - Google Patents

액정 디스플레이 박막트랜지스터소자 및 제조 방법

Info

Publication number
KR0146899B1
KR0146899B1 KR1019940031472A KR19940031472A KR0146899B1 KR 0146899 B1 KR0146899 B1 KR 0146899B1 KR 1019940031472 A KR1019940031472 A KR 1019940031472A KR 19940031472 A KR19940031472 A KR 19940031472A KR 0146899 B1 KR0146899 B1 KR 0146899B1
Authority
KR
South Korea
Prior art keywords
gate
pattern
silicon
liquid crystal
thin film
Prior art date
Application number
KR1019940031472A
Other languages
English (en)
Other versions
KR960018731A (ko
Inventor
배병성
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940031472A priority Critical patent/KR0146899B1/ko
Priority to US08/563,388 priority patent/US5710053A/en
Priority to JP7309411A priority patent/JPH08228009A/ja
Publication of KR960018731A publication Critical patent/KR960018731A/ko
Application granted granted Critical
Publication of KR0146899B1 publication Critical patent/KR0146899B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 액정 디스플레이 박막트랜지스터소자 및 제조방법에 관한 것으로서, 게이트 배선과 실리콘 사이의 누설전류를 대폭 줄이고 절연파괴 특성을 대폭 향상시켜 소자의 신뢰성을 향상시키고 수율의 증대를 가져오기 위하여,실리콘을 기판위에 증착하여 실리콘패턴을 형성하는 단계와; 게이트절연막을 형성하는 단계와; 게이트전극 및 게이트라인을 증착하여 게이트패턴을 형성하는 단계와; 이온주입 하는 단계와; 층간절연막을 형성하는 단계와; 이온 주입의 활성화 단계와; 콘택구멍 형성 단계와; 소오스-드레인 전극 및 배선패턴 형성단계로 제조된 액정 디스플레이 박막트랜지스터소자에 관한 것.

Description

액정 디스플레이 박막트랜지스터소자 및 제조 방법
제1도는 종래 기술의 액정 디스플레이 박막트랜지스터소자 평면도이고,
제2도는 상기 제1도의 A-A'의 단면도이고,
제3도는 종래 기술의 실리콘 패턴의 아래 경계면으로 산화가 진행되면서 실리콘이 들리면서 실리콘의 모서리 부분에서 절연막이 얇아진 부분이 발생한 것을 나타낸 측단면도이고,
제4도는 종래 기술의 실리콘패턴의 모서리 부분에서 산화가 잘 진행되지 않으면서 귀가 생겨 절연막이 얇아진 부분이 발생한 것을 나타낸 측단면도이고,
제5도는 이 발명의 바람직한 실시예에 따른 액정 디스플레이 박막트랜지스터의 구조도이고,
제6도는 상기 제5도의 B-B'의 단면도이고,
제7도는 이 발명의 바람직한 실시예에 따른 실리콘패턴시 게이트 배선을 따라 실리콘이 돌출되도록 형성한 액정 디스플레이 박막트랜지스터의 구조도이고,
제8도는 (a)∼(f)는 이 발명의 바람직한 실시예에 따른 액정 디스플레이 박막트랜지스터의 공정순서를 나타낸 각 공정단계의 평면도 및 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 게이트라인 4 : 취약영역
6 : 실리콘패턴 7 : 절연막
8 : 배선패턴 10 : 이온주입창
12 : 콘택구멍 14 : 층간 절연막
16 : 기판 22 : 게이트라인
24 : 게이트전극 26 : 실리콘패턴
27 : 게이트절연막 28 : 배선패턴
30 : 이온주입창 32 : 게이트콘택
25 : 층간절연막 34 : 소오스-드레인콘택
36 : 기판 40 : 계단모양 실리콘패턴 및 게이트절연막
이 발명은 액정 디스플레이 박막트랜지스터소자 및 제조방법에 관한 것으로서, 더욱 상세히 말하자면 게이트 배선과 실리콘 사이의 누설전류를 대폭 줄이고 절연파괴 특성을 대폭 향상시켜 소자의 신뢰성을 높이고 수율의 증대를 가져오기 위한 액정 디스플레이 박막트랜지스터소자 및 제조 방법에 관한 것이다.
종래의 비정질 실리콘 박막트랜지스터는 누설전류가 1㎀ 이하이고 온 전류와 오프 전류의 비가 106이상이기 때문에 각 화소의 점등상태를 스위칭하는 소자로서 충분히 사용할 수 있고 가격 또한 석영에 비하여 훨씬 싼 대형유리를 기판으로 사용하여 저온에서 비교적 쉽게 제조할 수 있기 때문에 이미 액정 디스플레이 스위칭 소자로서 널리 사용되어 왔다.
그러나 고속 동작하는 구동회로를 제조하기에는 전자이동도가 작기 때문에 현재 액정 디스플레이 구동회로를 제작함에 있어서는 별도로 단결정 실리콘 소자로 제조하여 와이어본딩(Wire bonding)이나 TCP(tape carrier package)형태로 만든 뒤에 이방성도전 접착제를 사용하여 열압착하여 외부신호와 연결이 가능하도록 해야하는 번거로움이 있다.
그러므로 화소수가 많고 화수간의 피치가 짧아질수록 구도회로와 화소부의 접착에서 생산수율이 저하되는 문제가 발생하고 이에 따라 고해상도의 액정 디스플레이를 실현하는데 실질적으로 한계를 갖는다.
따라서 상기한 종래의 비정질 실리콘 박막트랜지스터에 비해, 전자이동도가 비교적 커서 화소 스위칭 소자뿐만 아니라 동일한 투명 기판상에 액정 디스플레이 구동회로 까지 동시에 집적함으로써 생산성을 높임과 동시에 고해상도 및 대형 액정 디스플레이를 실현할 수 있는 폴리실리콘 박막트랜지스터가 사용되고 있다.
상기한 폴리실리콘 박막트랜지스터의 제조공정은, 석영을 기판으로 사용하는 고온공정과 유리를 기판으로 사용하는 저온공정으로 대별할 수 있다.
이하, 첨부된 도면을 참고로하여 종래의 폴리실리콘 박막트랜지스터에 관하여 설명하기로 한다.
제1도는 종래 기술의 액정 디스플레이 박막트랜지스터소자 구조도이고, 제2도는 상기 제1도의 A-A'의 단면도이고, 제3도는 종래 기술의 실리콘 패턴의 아래 경계면으로 산화가 진행되면서 실리콘이 들리면서 실리콘의 모서리 부분에서 절연막이 얇아진 부분이 발생한 것을 나타낸 측단면도이고, 제4도는 종래 기술의 실리콘패턴의 모서리 부분에서 산화가 잘 진행되지 않으면서 귀가 생겨 절연막이 얇아진 부분이 발생한 것을 나타낸 측단면도이다.
제1도 및 제2도를 참고로하여 종래의 폴리실리콘을 이용한 액정 디스플레이 박막트랜지스터 소자 및 제조 방법을 설명하면 다음과 같다.
먼저, 기판 위에 실리콘을 저압력 화학 기상 기법(Low-Pressure Chemical Vapor Deposition:LPCVD)이나 기타 여러 가지 박막 증착법을 사용하여 증착하고 고상결정화나 레이저결정화등의 방법으로 결정화후 패턴 형성후 게이트 절연막을 형성한다. 이때 고온 공정의 경우에는 고온의 산소 분위기에서 절연막을 형성하는 열산화법(THERMAL OXIDATION)을 사용하고, 저온의 경우에는 여러 가지 화학 기상 기법이나 스퍼터링등의 여러 가지 방법을 활용하여 저온에서 게이트 절연막을 형성한다. 다음에 게이트 형성을 위한 폴리실리콘을 증착하고 게이트 패턴을 형성한 후, 소오스-드레인 영역을 형성하기 위하여 이온주입을 한다. 다음에 층간절연막을 증착한다. 다음에 주입 이온의 활성화 후 큰텍패턴을 형성하여 배선용 금속을 증착한다. 다음에 소오스-드레인 전극 및 배선 패턴을 형성한다.
그러나 상기한 종래의 폴리실리콘을 이용한 액정 디스플레이 박막트랜지스터의 제조 방법은 다음과 같은 단점이 있다.
먼저, 제1도 및 제2도의 원형부분(Week region 표시)은 게이트전극과 실리콘패턴의 모서리 부분이 만나는 곳으로 게이트절연막이 얇기 때문에 게이트전극과 실리콘패턴과의 사이에 누설전류가 증가하거나 절연파괴가 일어나기 쉽다.
또한 열산화막 형성의 경우에 대표적으로 나타나는 취약점은 제3도 및 제4도에 도시한 바와 같이 실리콘 패턴의 아래 경계면으로 산화가 진행되면서 실리콘이 들려 실리콘의 모서리 부분에서 게이트절연막이 얇아져, 전압을 가했을 때 절연파괴가 잘 일어난게 된다. 또한 제4도에 도시되어 있는 바와 같이 실리콘 패턴의 모서리 부분에서 게이트절연막 형성시 실리콘 각부분의 스트레스 차이에 의해 산화가 잘 진행되지 않으면서 귀가 생겨 절연막이 얇아진 부분이 발생한다.
따라서 이러한 실리콘 모서리 부분에서의 절연막의 얇아짐이나 기타 증착절연막의 경우 단차 피복성의 불량에 기인하는 절연막의 두께 얇아짐과 스트레스의 집중등에 의해 제2도에 도시한 게이트패턴과 실리콘패턴 사이의 누설전류의 증가나 절연파괴등이 유발된다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 누설전류를 억제하고 절연파괴를 방지하여 소자의 신뢰성을 확보하여 전체적으로 수율의 향상을 가져오는 박막트랜지스터 소자 및 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 이 발명은, 실리콘을 기판위에 증착하여 실리콘패턴을 형성하는 단계와(S10); 열산화법 혹은 증착법으로 게이트절연막을 형성하는 단계와(S20); 게이트 전극 및 게이트라인 형성물질을 증착하여 게이트패턴을 형성하는 단계와(S30); 이온주입하는 단계와(S40); 층간절연막을 형성하는 단계와(S50); 이온주입의 활성화 단계와(S60); 게이트콘택구멍(32)과 소오스-드레인콘택구멍(34) 형성 단계와(S60); 배선패턴 형성단계(S70)로 이루어진 액정 디스플레이 박막트랜지스터의 제조 방법에 있어서, 게이트 전극이 실리콘 패턴 모서리보다 안쪽으로 형성되게 하고, 층간절연막 증착후에 게이트콘택구멍을 게이트전극과 게이트라인에 각각 형성하여 배선패턴 형성단계에서 상호 연결하는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 이 발명의 또다른 구성은, 기판 위에 적층된 실리콘패턴과; 상기 실리콘패턴의 상부에 적층된 게이트절연막과; 상기 게이트절연막 위에 게이트전극과 분리되게 기판 위에 게이트라인이 적층된 게이트패턴과; 상기 게이트패턴과 게이트절연막을 둘러싸게 적층된 층간절연막과; 상기 층간절연막 증착후 게이트콘택구멍과 소오스-드레인 콘택구멍이 형성되어 있어 게이트전극과 게이트라인이 연결되고, 소오스-드레인전극과 실리콘패턴이 연결되게 하는 배선패턴으로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 액정 디스플레이 박막트랜지스터 제조 방법의 바람직한 실시예를 상세히 설명한다.
제5도는 이 발명의 실리콘패턴 위에 게이트는 실리콘 가장자리에서 조금 안쪽과 실리콘패턴 바끝쪽으로 패턴 형성시켜 실리콘 모서리 부분에는 게이트 패턴이 형성되지 않도록 한 액정 디스플레이 박막트랜지스터의 구조도이고, 제6도는 상기 제5도의 B-B'의 단면도이고, 제7도는 이 발명의 실리콘패턴시 게이트 배선을 따라 실리콘을 돌출되도록 형성한 액정 디스플레이 박막트랜지스터의 구조도이고, 제8도는 이 발명의 실시예에 따른 액정 디스플레이 박막트랜지스터의 공정순서를 나타낸 각 공정단계의 평면도 및 단면도이다.
제8도에 도시되어 있듯이 이 발명의 실시예에 따른 액정 디스플레이 박막트랜지스터의 제조 방법은, 실리콘을 기판위에 증착하여 실리콘패턴(26)을 형성하는 단계와(S10); 열산화법 혹은 증착법으로 게이트절연막(27)을 형성하는 단계와(S20); 게이트전극(24) 및 게이트라인 (22)을 증착하여 게이트패턴을 형성하는 단계와(S30); 이온주입하는 단계와(S40); 층간절연막(25)을 형성하는 단계와(S50); 이온주입의 활성화단계와(S60); 게이트콘택구멍(32)과 소오스-드레인콘택구멍(34) 형성 단계와(S70); 배선패턴(28) 형성단계(S80)로 이루어진 액정 디스플레이 박막트랜지스터의 제조 방법에 있어서, 게이트전극(24)이 실리콘패턴(26) 모서리보다 안쪽으로 형성되게 하고, 층간절연막(25) 증착후에 게이트콘택구멍(32)을 게이트전극(24)과 게이트라인(22)에 각각 형성하여 배선패턴(28) 형성단계에서 상호 연결하는 것을 특징으로 한다.
제6도에 도시되어 있듯이 이 발명의 실시예에 따른 액정 디스플레이 박막트랜지스터소자의 구성은, 기판 위에 적층된 실리콘패턴(26)과; 상기 실리콘패턴(26)의 상부에 적층된 게이트절연막(27)과; 상기 게이트절연막(27) 위에 게이트전극(24)이 형성되어있고, 게이트전극(24)과 분리되게 기판(36) 위에 게이트라인(22)이 적층된 게이트패턴과; 상기 게이트패턴과 게이트절연막(27)을 둘러싸게 적층된 층간절연막(25)과; 상기 층간절연막(25) 증착후 게이트 콘택구멍(32)과 소오스-드레인 콘택구멍(34)이 형성되어 있어, 게이트전극(24)과 게이트라인(22)이 연결되고 소오스-드레인 전극과 실리콘패턴(25)이 연결되게 하는 배선패턴(28)으로 이루어져 있다.
이 발명의 실시예에 따른 제조공정은 다음과 같다.
먼저, 제8도의 (a)에 도시된 바와같이 실리콘을 기판위에 증착하여 실리콘패턴(26)을 형성한다(S10).
이때 제7도에 도시된바와 같이 실리콘패턴시 게이트 배선을 따라 실리콘을 돌출되도록 계단모양(40)으로 형성하면 트랜지스터의 폭을 유지하는데 어려움을 없앨 수 있다.
다음에 제8도의 (b)에 도시된 바와 같이, 상기 실리콘패턴(26) 위에 게이트절연막(27)을 형성한다(S20).
다음에 제8도의 (c)에 도시된 바와 같이, 상기 게이트절연막(27) 위에 게이트 전극(24)이 위치하고 상기 실리콘패턴(26) 위의 양쪽에 게이트라인(22)이 위치하도록 게이트패턴을 형성한다(S30).
이때 제5도 및 제6도에 도시된바와 같이 실리콘패턴 위에 게이트전극(24)은 실리콘패턴(26) 가장자리보다 조금 안쪽으로 형성시켜 실리콘 모서리 부분에는 게이트 패턴이 형성되지 않도록 한다.
다음에 이온주입한다(S40).
이때 이온주입 마스크를 형성할 때는 제5도에 이온주입창(30)으로 표시된 바와같이 이온주입은 실리콘패턴(26) 모서리 안쪽까지만 형성한다. 또한 게이트패턴 보다도 더 안쪽으로 이온주입이 되도록한다.
다음에 제8도의 (d)에 도시된 바와같이 층간절연막(25)을 형성한다(S50).
다음에 이온주입을 활성화한다(S60).
다음에 제8도의 (e)에 도시된 바와 같이 게이트콘택구멍(32)과 소오스-드레인콘택구멍(34)을 형성한다(S70).
이때 게이트콘택구멍(32)과 소오스-드레인콘택구멍(34)은 각각 소오스-드레인 전극이 형성될 부분과 게이트라인과 게이트전극이 형성될 부분에 형성한다.
다음에 제8도의 (f)에 도시된 바와 같이 배선패턴(28)을 형성한다(S80).
이때 배선패턴(28)은 소오스-드레인 전극을 형성하고 게이트전극과 게이트라인을 연결하는 역할을 할 수 있도록 제5도 및 제6도에 나타낸 바와 같이 형성된다.
상기와 같이 이루어진 액정 디스플레이 박막트랜지스터소자 제조 방법의 효과로는, 제6도의 원으로 표시한 부분과 같이 실리콘패턴과 게이트패턴이 종래의 방법에 비하여 층간절연막만큼 더 두꺼워져 브레이크다운을 방지할 수 있는 장점과 실리콘의 모서리 부분은 이온주입이 되지않아 모서리 근처의 실리콘패턴의 저항이 커지는 장점이 있다.
따라서 게이트패턴과 실리콘패턴 사이의 누설전류가 대폭 줄어들고 또한 절연파괴 특성도 대폭 향상시켜 소자의 신뢰성을 향상시키고 수율의 증대를 가져온다.

Claims (6)

  1. 실리콘을 기판위에 증착하여 실리콘패턴을 형성하는 단계와(S10); 열산화법 혹은 증착법으로 게이트절연막을 형성하는 단계와(S20); 게이트 전극 및 게이트라인을 증착하여 게이트패턴을 형성하는 단계와(S30); 이온주입하는 단계와(S40); 층간절연막을 형성하는 단계와(S50); 이온주입의 활성화 단계와(S60); 게이트콘택구멍과 소오스-드레인콘택구멍 형성 단계와(S70); 배선패턴 형성단계(S80)로 이루어진 액정 디스플레이 박막트랜지스터의 제조 방법에 있어서, 게이트 전극이 실리콘 패턴 모서리보다 안쪽으로 형성되게 하고, 층간절연막 증착후에 콘택구멍을 게이트전극과 게이트라인에 각각 형성하여 배선패턴 형성단계에서 상호 연결하는 것을 특징으로 하는액정 디스플레이 박막트랜지스터의 제조 방법.
  2. 제 1항에 있어서, 상기 실리콘을 기판위에 증착하여 실리콘패턴을 형성하는 단계(S10)에서, 실리콘패턴의 모양이 게이트전극의 상부와 하부의 근처에서 계단모양으로 돌출되도록 형성하는 것을 특징으로 하는 액정 디스플레이 박막트랜지스터의 제조 방법.
  3. 제1항에 있어서, 상기 게이트전극 및 게이트라인을 증착하여 게이트패턴을 형성하는 단계(S30)에서 게이트패턴 형성시 실리콘 모서리 부분에는 패턴이 형성되지 않도록 하는 것을 특징으로 하는 액정 디스플레이 박막트랜지스터의 제조 방법.
  4. 제1항에 있어서, 상기 이온 주입하는 단계(S40)에서 이온 주입시 상기 실리콘 패턴 모서리 안쪽까지만 이온 주입되도록 하는 것을 특징으로 하는 액정 디스플레이 박막트랜지스터의 제조 방법.
  5. 기판 위에 적층된 실리콘패턴과; 상기 실리콘패턴의 상부에 적층된 게이트절연막과; 상기 게이트절연막 위에 게이트전극과, 게이트전극과 분리되게 기판 위에 게이트라인이 적층된 게이트패턴과; 상기 게이트패턴과 게이트절연막을 둘러싸게 적층된 층간절연막과; 상기 층간절연막 증착후 게이트콘택구멍과 소오스-드레인 콘택구멍이 형성되어 있어, 게이트전극과 게이트라인이 연결되고 소오스-드레인전극과 실리콘패턴이 연결되게 하는 배선패턴으로 이루어지는 것을 특징으로 하는 액정 디스플레이 박막트랜지스터 소자.
  6. 제5항에 있어서, 상기 게이트전극은 상기 게이트절연막 위에 실리콘패턴 모서리보다 안쪽으로 형성된 것을 특징으로 하는 액정 디스플레이 박막트랜지스터소자.
KR1019940031472A 1994-11-28 1994-11-28 액정 디스플레이 박막트랜지스터소자 및 제조 방법 KR0146899B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940031472A KR0146899B1 (ko) 1994-11-28 1994-11-28 액정 디스플레이 박막트랜지스터소자 및 제조 방법
US08/563,388 US5710053A (en) 1994-11-28 1995-11-28 Method for manufacturing thin film transistor for a liquid crystal display
JP7309411A JPH08228009A (ja) 1994-11-28 1995-11-28 液晶ディスプレイ用薄膜トランジスタ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031472A KR0146899B1 (ko) 1994-11-28 1994-11-28 액정 디스플레이 박막트랜지스터소자 및 제조 방법

Publications (2)

Publication Number Publication Date
KR960018731A KR960018731A (ko) 1996-06-17
KR0146899B1 true KR0146899B1 (ko) 1998-09-15

Family

ID=19399214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031472A KR0146899B1 (ko) 1994-11-28 1994-11-28 액정 디스플레이 박막트랜지스터소자 및 제조 방법

Country Status (3)

Country Link
US (1) US5710053A (ko)
JP (1) JPH08228009A (ko)
KR (1) KR0146899B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298156B2 (ja) * 2011-04-20 2013-09-25 株式会社半導体エネルギー研究所 フロント型プロジェクタ、及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053345A (en) * 1989-02-06 1991-10-01 Harris Corporation Method of edge doping SOI islands
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5508216A (en) * 1992-06-24 1996-04-16 Seiko Epson Corporation Thin film transistor, solid device, display device and manufacturing method of a thin film transistor

Also Published As

Publication number Publication date
JPH08228009A (ja) 1996-09-03
KR960018731A (ko) 1996-06-17
US5710053A (en) 1998-01-20

Similar Documents

Publication Publication Date Title
US7517738B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6204520B1 (en) Thin film transistor, liquid crystal display and fabricating methods thereof
KR100205373B1 (ko) 액정표시소자의 제조방법
JPH01219824A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
JPH1168102A (ja) 半導体装置の製造方法
KR0178775B1 (ko) 액티브매트릭스 기판의 제조방법
KR0169356B1 (ko) 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
US6235558B1 (en) Method for fabricating semiconductor device
US5668381A (en) Thin film transistor array panel for a liquid crystal display
KR0146899B1 (ko) 액정 디스플레이 박막트랜지스터소자 및 제조 방법
JPH0792491A (ja) アクティブマトリクス表示装置用薄膜トランジスタ基板
KR0163912B1 (ko) 박막 트랜지스터 액정 디스플레이 소자 및 그 제조방법
JPS61187272A (ja) 薄膜電界効果トランジスタとその製造方法
JPH0391721A (ja) アクティブマトリクス基板
JPH06175154A (ja) 液晶表示装置の製造方法
KR100903791B1 (ko) 표시 장치와 그 제조 방법
JPH10135467A (ja) 薄膜トランジスタおよびその製造方法
KR100310707B1 (ko) 박막 트랜지스터 액정표시장치 및 그의 제조방법
KR100218529B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP3011210B2 (ja) アクティブマトリックス基板の製造方法
JPS63289946A (ja) Ｎ↑＋非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法
JPS62169125A (ja) 液晶表示パネルの製造方法
KR100244789B1 (ko) 반도체소자제조방법
CN115377120A (zh) 垂直反相器及半导体器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120416

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee