JPH1168102A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1168102A JPH1168102A JP22505497A JP22505497A JPH1168102A JP H1168102 A JPH1168102 A JP H1168102A JP 22505497 A JP22505497 A JP 22505497A JP 22505497 A JP22505497 A JP 22505497A JP H1168102 A JPH1168102 A JP H1168102A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- gate
- insulator
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】トレンチゲート構造において、特にゲート絶縁
膜の膜厚が確保されて信頼性に富む構造とされるＭＯＳ
トランジスタ等の半導体装置の製造方法を提供すること
を課題とする。 【解決手段】半導体基板１１の表面部に形成されるソー
ス領域１２を貫通するようにしてトレンチ１３が形成さ
れる。このトレンチ１３の内部にはまず絶縁物２０が充
填され、その後トレンチ１３の底部を残して絶縁物２０
がエッチングされる。この場合、トレンチ１３の下部の
円弧部を含み絶縁物が残され、その後トレンチ１３の内
周面に酸化膜によるゲート絶縁膜１４が成長され、この
ゲート絶縁膜１４および底部の絶縁物２０で囲まれたト
レンチ１３の内部に、ポリシリコンによるゲート電極１
５が埋め込み形成される。
膜の膜厚が確保されて信頼性に富む構造とされるＭＯＳ
トランジスタ等の半導体装置の製造方法を提供すること
を課題とする。 【解決手段】半導体基板１１の表面部に形成されるソー
ス領域１２を貫通するようにしてトレンチ１３が形成さ
れる。このトレンチ１３の内部にはまず絶縁物２０が充
填され、その後トレンチ１３の底部を残して絶縁物２０
がエッチングされる。この場合、トレンチ１３の下部の
円弧部を含み絶縁物が残され、その後トレンチ１３の内
周面に酸化膜によるゲート絶縁膜１４が成長され、この
ゲート絶縁膜１４および底部の絶縁物２０で囲まれたト
レンチ１３の内部に、ポリシリコンによるゲート電極１
５が埋め込み形成される。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばＭＯＳト
ランジスタ等のトレンチ構造のゲート電極を備えた半導
体装置の製造方法に関する。
ランジスタ等のトレンチ構造のゲート電極を備えた半導
体装置の製造方法に関する。
【０００２】
【従来の技術】トレンチゲートを備えたＭＯＳトランジ
スタは、例えばｎ型シリコン基板の表面にｐ型ベース領
域を形成し、さらにこのｐ型ベース領域の表面にｎ型ソ
ース領域を形成した後、ｎ型ソース領域の間にトレンチ
溝を形成する。そして、このシリコン基板に形成された
トレンチの内周面に、シリコン酸化膜等によってゲート
酸化膜を形成し、このゲート酸化膜で覆われたトレンチ
の内部に、適宜リンや砒素を拡散したポリシリコン層を
成長し、このポリシリコン層をゲート電極として使用す
る。また、ｎ型シリコン基板をドレインとして使用す
る。
スタは、例えばｎ型シリコン基板の表面にｐ型ベース領
域を形成し、さらにこのｐ型ベース領域の表面にｎ型ソ
ース領域を形成した後、ｎ型ソース領域の間にトレンチ
溝を形成する。そして、このシリコン基板に形成された
トレンチの内周面に、シリコン酸化膜等によってゲート
酸化膜を形成し、このゲート酸化膜で覆われたトレンチ
の内部に、適宜リンや砒素を拡散したポリシリコン層を
成長し、このポリシリコン層をゲート電極として使用す
る。また、ｎ型シリコン基板をドレインとして使用す
る。
【０００３】図４は、このようにして構成されるＭＯＳ
トランジスタの要部の断面構造を示すもので、半導体基
板４１はｎ型のシリコンウエハ４１１の表面にｐ型ベー
ス領域４１２を形成することによって構成される。さら
にｐ型ベース領域４１２の表面にはｎ型ソース領域４２
が拡散形成される。
トランジスタの要部の断面構造を示すもので、半導体基
板４１はｎ型のシリコンウエハ４１１の表面にｐ型ベー
ス領域４１２を形成することによって構成される。さら
にｐ型ベース領域４１２の表面にはｎ型ソース領域４２
が拡散形成される。
【０００４】そして、半導体基板４１に、ｎ型ソース領
域４２を貫通し、ｐ型ベース領域４１２からｎ型シリコ
ンウエハ４１１に至るトレンチ溝４３を形成する。この
トレンチ溝４３の内周面にシリコン酸化膜によるゲート
絶縁膜４４を形成する。そして、このゲート絶縁膜４４
で覆われたトレンチ溝４３の内部にポリシリコンを成長
してゲート電極４５を形成する。
域４２を貫通し、ｐ型ベース領域４１２からｎ型シリコ
ンウエハ４１１に至るトレンチ溝４３を形成する。この
トレンチ溝４３の内周面にシリコン酸化膜によるゲート
絶縁膜４４を形成する。そして、このゲート絶縁膜４４
で覆われたトレンチ溝４３の内部にポリシリコンを成長
してゲート電極４５を形成する。
【０００５】しかし、この様にしてＭＯＳトランジスタ
を製造した場合、ゲート絶縁膜４４を形成するに際し
て、半導体基板に形成されたトレンチ溝４３の内周面に
シリコン酸化膜を形成する。しかし、シリコン材料に対
して酸化膜を成長させる場合、この酸化膜の成長速度
が、シリコンの結晶面の方向によって相違するもので、
例えば結晶方向（１１１）で最大となる。
を製造した場合、ゲート絶縁膜４４を形成するに際し
て、半導体基板に形成されたトレンチ溝４３の内周面に
シリコン酸化膜を形成する。しかし、シリコン材料に対
して酸化膜を成長させる場合、この酸化膜の成長速度
が、シリコンの結晶面の方向によって相違するもので、
例えば結晶方向（１１１）で最大となる。
【０００６】トレンチ溝４３の構造を考察すると、その
外周面と底面とでは結晶方向が異なると共に、特に半球
状にされる底面部にあって、その底面の周囲の角部分の
結晶方向が相違する。特に、この底面の周囲角部分にお
いて酸化膜の成長が遅くなり、肉薄部４４１が存在する
ようになり、この肉薄部４４１における絶縁性の信頼性
が乏しい。すなわち、ＭＯＳトランジスタを構成するゲ
ート酸化膜の信頼性が低下する。
外周面と底面とでは結晶方向が異なると共に、特に半球
状にされる底面部にあって、その底面の周囲の角部分の
結晶方向が相違する。特に、この底面の周囲角部分にお
いて酸化膜の成長が遅くなり、肉薄部４４１が存在する
ようになり、この肉薄部４４１における絶縁性の信頼性
が乏しい。すなわち、ＭＯＳトランジスタを構成するゲ
ート酸化膜の信頼性が低下する。
【０００７】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、特にゲート電極を形成する
トレンチにおいて、ゲート絶縁膜がトレンチの内周面
に、肉薄となる欠陥部分が生じないようにして、ＭＯＳ
トランジスタの信頼性が確実に向上されるようにする半
導体装置の製造方法を提供しようとするものである。
な点に鑑みなされたもので、特にゲート電極を形成する
トレンチにおいて、ゲート絶縁膜がトレンチの内周面
に、肉薄となる欠陥部分が生じないようにして、ＭＯＳ
トランジスタの信頼性が確実に向上されるようにする半
導体装置の製造方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板の表面部に形成された不純
物拡散層に対応するようにトレンチを形成するトレンチ
形成工程と、前記形成されたトレンチの内部を絶縁性材
料で充填する充填工程と、前記トレンチ内部の充填絶縁
物を前記トレンチの開口面からエッチングし、前記トレ
ンチの少なくとも底面部を残して除去するエッチング工
程と、前記底部に絶縁物の残された前記トレンチの内周
面にゲート絶縁物層を形成するゲート絶縁物層形成工程
と、前記ゲート絶縁物層の形成されたトレンチの内部に
導電性材料を形成してゲート電極を形成するゲート電極
形成工程とを具備したことを特徴とする。
置の製造方法は、半導体基板の表面部に形成された不純
物拡散層に対応するようにトレンチを形成するトレンチ
形成工程と、前記形成されたトレンチの内部を絶縁性材
料で充填する充填工程と、前記トレンチ内部の充填絶縁
物を前記トレンチの開口面からエッチングし、前記トレ
ンチの少なくとも底面部を残して除去するエッチング工
程と、前記底部に絶縁物の残された前記トレンチの内周
面にゲート絶縁物層を形成するゲート絶縁物層形成工程
と、前記ゲート絶縁物層の形成されたトレンチの内部に
導電性材料を形成してゲート電極を形成するゲート電極
形成工程とを具備したことを特徴とする。
【０００９】この様な製造方法によれば、ゲート絶縁物
層の形成に際して、トレンチの底面部を含みその周囲の
半球状の角部分が絶縁物で充填されている。そして、こ
の状態でシリコン酸化膜等によるゲート絶縁膜の成長工
程が実施されるものであり、トレンチの形成された半導
体基板の結晶方向で、ゲート絶縁膜の形成部分の成長速
度が等しくされ、トレンチ内周部全体の絶縁膜の厚さを
充分にすることができる。この場合、トレンチ底面部お
よびその周囲は絶縁物で埋め込まれた状態であるため、
ゲート絶縁膜としての信頼性が確実に確保される。
層の形成に際して、トレンチの底面部を含みその周囲の
半球状の角部分が絶縁物で充填されている。そして、こ
の状態でシリコン酸化膜等によるゲート絶縁膜の成長工
程が実施されるものであり、トレンチの形成された半導
体基板の結晶方向で、ゲート絶縁膜の形成部分の成長速
度が等しくされ、トレンチ内周部全体の絶縁膜の厚さを
充分にすることができる。この場合、トレンチ底面部お
よびその周囲は絶縁物で埋め込まれた状態であるため、
ゲート絶縁膜としての信頼性が確実に確保される。
【００１０】
【発明の実施の形態】以下、図面を参照して、この発明
の一実施の形態を実施例に基づき説明する。図１は製造
されるＭＯトランジスタの構造を示すもので、半導体基
板１１はｎ型シリコンウエハ１１の表面部にｐ型ベース
領域１１２を形成することによって構成される。上記ｐ
型ベース領域１１２の表面部にはソース領域１２が拡散
形成される。
の一実施の形態を実施例に基づき説明する。図１は製造
されるＭＯトランジスタの構造を示すもので、半導体基
板１１はｎ型シリコンウエハ１１の表面部にｐ型ベース
領域１１２を形成することによって構成される。上記ｐ
型ベース領域１１２の表面部にはソース領域１２が拡散
形成される。
【００１１】そして、ソース領域１２を貫通するように
溝状のトレンチ１３が形成され、このトレンチ１３の内
周面にゲート絶縁膜１４が形成され、このゲート絶縁膜
１４で覆われたトレンチ１３の内部に、ポリシリコンに
よるゲート電極１５が充填形成される。
溝状のトレンチ１３が形成され、このトレンチ１３の内
周面にゲート絶縁膜１４が形成され、このゲート絶縁膜
１４で覆われたトレンチ１３の内部に、ポリシリコンに
よるゲート電極１５が充填形成される。
【００１２】図２はこの様な構成のＭＯＳトランジスタ
の、特にトレーチゲート部分の製造工程を順次示してい
るもので、まず（Ａ）図のように半導体基板１１の表面
部にｎ型拡散層によるソース領域１２が形成され、この
ソース領域１２を貫通するようにして、ｎ型のシリコン
ウエハ１１１に至る深さのトレンチ１３が形成される。
の、特にトレーチゲート部分の製造工程を順次示してい
るもので、まず（Ａ）図のように半導体基板１１の表面
部にｎ型拡散層によるソース領域１２が形成され、この
ソース領域１２を貫通するようにして、ｎ型のシリコン
ウエハ１１１に至る深さのトレンチ１３が形成される。
【００１３】このトレンチ１３の内部には、半導体基板
１１の表面部を含む状態にして絶縁物２０が埋め込み設
定される。ここで使用される絶縁物材料としては、ＨＴ
Ｏが一般的に使用されるものであるが、その他、ＬＴ
Ｏ、ＴＥＯＳ、ＳｉＮ、不純物が導入されていないポリ
シリコン、ＳＩＰＯＳ等が適宜選択して使用される。
１１の表面部を含む状態にして絶縁物２０が埋め込み設
定される。ここで使用される絶縁物材料としては、ＨＴ
Ｏが一般的に使用されるものであるが、その他、ＬＴ
Ｏ、ＴＥＯＳ、ＳｉＮ、不純物が導入されていないポリ
シリコン、ＳＩＰＯＳ等が適宜選択して使用される。
【００１４】この様に絶縁物２０が充填されたならば、
（Ｂ）図で示すようにこの絶縁物２０をエッチングす
る。このエッチングに際しては、まず半導体基板１１の
表面部の絶縁物層が除去されると共に、トレンチ１３の
内部にまでエッチングが進行され、このトレンチ１３の
底部にのみ絶縁物２０が残されるようにする。ここで、
この残された絶縁物２０は、トレンチ１３の底面部を覆
うようにすると共に、この底面部の周囲のトレンチ１３
の溝底部の角部分を含む状態とされる。
（Ｂ）図で示すようにこの絶縁物２０をエッチングす
る。このエッチングに際しては、まず半導体基板１１の
表面部の絶縁物層が除去されると共に、トレンチ１３の
内部にまでエッチングが進行され、このトレンチ１３の
底部にのみ絶縁物２０が残されるようにする。ここで、
この残された絶縁物２０は、トレンチ１３の底面部を覆
うようにすると共に、この底面部の周囲のトレンチ１３
の溝底部の角部分を含む状態とされる。
【００１５】この様にトレンチ１３の底部に絶縁物が残
された状態とされたならば、（Ｃ）図で示すようにトレ
ント１３の内周面を含む全面を酸化する。ここで、半導
体基板１１はシリコンによって構成されるものであるた
め、シリコン酸化膜が形成され、このシリコン酸化膜が
ゲート絶縁膜１４とされる。
された状態とされたならば、（Ｃ）図で示すようにトレ
ント１３の内周面を含む全面を酸化する。ここで、半導
体基板１１はシリコンによって構成されるものであるた
め、シリコン酸化膜が形成され、このシリコン酸化膜が
ゲート絶縁膜１４とされる。
【００１６】そして、（Ｄ）図で示すようにトレンチ１
３内のゲート絶縁膜１４で覆われた内部に、導電性材料
を充填するもので、例えばポリシリコンを成長させてゲ
ート電極１５を形成する。ここで、このポリシリコンに
対しては、適宜リンや砒素等が導入され、低抵抗化され
る。
３内のゲート絶縁膜１４で覆われた内部に、導電性材料
を充填するもので、例えばポリシリコンを成長させてゲ
ート電極１５を形成する。ここで、このポリシリコンに
対しては、適宜リンや砒素等が導入され、低抵抗化され
る。
【００１７】この様にしてトレンチゲートが構成される
ようにすると、特にこのトレンチ１３の底部に対して
は、絶縁物２０が充填され、この状態でゲート絶縁膜１
４とされるシリコン酸化膜が形成される。このシリコン
酸化膜の形成に際して、その成長部分がトレンチ１３の
側面周部に限られるものであるため、シリコンの結晶方
向が等しく、したがってシリコン酸化膜の成長速度は等
しい。このため、トレンチ１３の側面部のゲート酸化膜
１４の膜厚は一定の厚さに設定することができ、信頼性
に富む膜厚に設定できる。
ようにすると、特にこのトレンチ１３の底部に対して
は、絶縁物２０が充填され、この状態でゲート絶縁膜１
４とされるシリコン酸化膜が形成される。このシリコン
酸化膜の形成に際して、その成長部分がトレンチ１３の
側面周部に限られるものであるため、シリコンの結晶方
向が等しく、したがってシリコン酸化膜の成長速度は等
しい。このため、トレンチ１３の側面部のゲート酸化膜
１４の膜厚は一定の厚さに設定することができ、信頼性
に富む膜厚に設定できる。
【００１８】この場合、結晶方向が異なるようになる底
面部、さらに特に酸化膜膜の成長速度が遅くなるトレン
チ１３の底面周部の傾斜する円弧部分においては、すで
に絶縁物２０が充填されているため、シリコン酸化膜は
ほとんど成長しない。このトレンチ１３の底部に残る絶
縁物２０は、成長したシリコン酸化膜と連続して、ゲー
ト電極１５を取り囲むゲート絶縁膜として機能するよう
になり、特にトレンチ１３の底部の円弧面部における絶
縁物の厚さが確保される。
面部、さらに特に酸化膜膜の成長速度が遅くなるトレン
チ１３の底面周部の傾斜する円弧部分においては、すで
に絶縁物２０が充填されているため、シリコン酸化膜は
ほとんど成長しない。このトレンチ１３の底部に残る絶
縁物２０は、成長したシリコン酸化膜と連続して、ゲー
ト電極１５を取り囲むゲート絶縁膜として機能するよう
になり、特にトレンチ１３の底部の円弧面部における絶
縁物の厚さが確保される。
【００１９】図３は従来品と本発明品との寿命特性をＴ
ＤＤＢ（絶縁物破壊の時間特性）との関連で示すもの
で、実施例のようなトレンチゲートの製造方法を採用す
ることにより、その絶縁破壊寿命が延長されることが確
認された。
ＤＤＢ（絶縁物破壊の時間特性）との関連で示すもの
で、実施例のようなトレンチゲートの製造方法を採用す
ることにより、その絶縁破壊寿命が延長されることが確
認された。
【００２０】
【発明の効果】以上のようにこの発明によれば、特にゲ
ートトレンチ構造のＭＯＳトランジスタを製造するに際
して、トレンチ部のゲート電極を取り囲むゲート絶縁層
の肉厚が、全体にわたって必要な厚さに設定できるもの
であり、結晶方向に対応したシリコン酸化膜の成長速度
の差による肉薄部の欠陥部位が発生することがなく、信
頼性に富むゲート構造とすることができる。
ートトレンチ構造のＭＯＳトランジスタを製造するに際
して、トレンチ部のゲート電極を取り囲むゲート絶縁層
の肉厚が、全体にわたって必要な厚さに設定できるもの
であり、結晶方向に対応したシリコン酸化膜の成長速度
の差による肉薄部の欠陥部位が発生することがなく、信
頼性に富むゲート構造とすることができる。
【図１】この発明の一実施形態に係る実施例の半導体装
置を説明する断面構成図。
置を説明する断面構成図。
【図２】（Ａ）〜（Ｄ）は上記実施例に示す半導体装置
の製造過程を順次説明する断面図。
の製造過程を順次説明する断面図。
【図３】この発明の実施例による方法で製造された半導
体装置と従来の製造方法によって製造された半導体装置
の寿命特性を対比して示す図。
体装置と従来の製造方法によって製造された半導体装置
の寿命特性を対比して示す図。
【図４】従来のトレンチゲート型の半導体装置を説明す
る断面図。
る断面図。
１１…半導体基板、 １１１…ｎ型シリコンウエハ、 １１２…ｐ型ベース領域 １２…ソース領域、 １３…トレンチ、 １４…ゲート絶縁膜、 １５…ゲート電極、 ２０…絶縁物。
Claims (3)
- 【請求項１】 半導体基板の表面部に形成された不純物
拡散層に対応するようにトレンチを形成するトレンチ形
成工程と、 前記形成されたトレンチの内部を絶縁性材料で充填する
充填工程と、 前記トレンチ内部の充填絶縁物を前記トレンチの開口面
からエッチングし、前記トレンチの少なくとも底面部を
残して除去するエッチング工程と、 前記底部に絶縁物の残された前記トレンチの内周面にゲ
ート絶縁物層を形成するゲート絶縁物層形成工程と、 前記ゲート絶縁物層の形成されたトレンチの内部に導電
性材料を形成してゲート電極を形成するゲート電極形成
工程とを具備したことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記エッチング工程では、前記トレンチ
の底面部分と共に、少なくともこの底面部の周囲の角部
分を含む状態で絶縁物が残されるようにした請求項１記
載の半導体装置の製造方法。 - 【請求項３】 前記充填工程でトレンチの内部に充填さ
れる絶縁物は、ＨＴＯ、ＬＴＯ、ＴＥＯＳ、ＳｉＮ、ポ
リシリコン、ＳＩＰＯＳの中のいずれかによって構成さ
れる請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22505497A JPH1168102A (ja) | 1997-08-21 | 1997-08-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22505497A JPH1168102A (ja) | 1997-08-21 | 1997-08-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168102A true JPH1168102A (ja) | 1999-03-09 |
Family
ID=16823325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22505497A Pending JPH1168102A (ja) | 1997-08-21 | 1997-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168102A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423618B1 (en) * | 1999-10-01 | 2002-07-23 | Analog And Power Electronics Corp. | Method of manufacturing trench gate structure |
| WO2004061975A1 (en) * | 2002-12-19 | 2004-07-22 | Siliconix Incorporated | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US7326995B2 (en) | 2001-07-03 | 2008-02-05 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US7416947B2 (en) | 2001-07-03 | 2008-08-26 | Siliconix Incorporated | Method of fabricating trench MIS device with thick oxide layer in bottom of trench |
| US7470953B2 (en) | 2003-10-08 | 2008-12-30 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
| US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| JP2009152630A (ja) * | 2001-08-10 | 2009-07-09 | Siliconix Inc | 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法 |
| US7868381B1 (en) | 2002-03-22 | 2011-01-11 | Vishay-Siliconix | Structures of and methods of fabricating trench-gated MIS devices |
| WO2012098861A1 (ja) * | 2011-01-17 | 2012-07-26 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2012105170A1 (ja) * | 2011-02-02 | 2012-08-09 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| US11114559B2 (en) | 2011-05-18 | 2021-09-07 | Vishay-Siliconix, LLC | Semiconductor device having reduced gate charges and superior figure of merit |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11462829B2 (en) | 2020-06-23 | 2022-10-04 | Beijing Xiaomi Mobile Software Co., Ltd. | Antenna module and terminal device |
-
1997
- 1997-08-21 JP JP22505497A patent/JPH1168102A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423618B1 (en) * | 1999-10-01 | 2002-07-23 | Analog And Power Electronics Corp. | Method of manufacturing trench gate structure |
| US7291884B2 (en) | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US7326995B2 (en) | 2001-07-03 | 2008-02-05 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US7416947B2 (en) | 2001-07-03 | 2008-08-26 | Siliconix Incorporated | Method of fabricating trench MIS device with thick oxide layer in bottom of trench |
| US7435650B2 (en) | 2001-07-03 | 2008-10-14 | Siliconix Incorporated | Process for manufacturing trench MIS device having implanted drain-drift region and thick bottom oxide |
| JP2009152630A (ja) * | 2001-08-10 | 2009-07-09 | Siliconix Inc | 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法 |
| US7868381B1 (en) | 2002-03-22 | 2011-01-11 | Vishay-Siliconix | Structures of and methods of fabricating trench-gated MIS devices |
| US9324858B2 (en) | 2002-03-22 | 2016-04-26 | Vishay-Siliconix | Trench-gated MIS devices |
| WO2004061975A1 (en) * | 2002-12-19 | 2004-07-22 | Siliconix Incorporated | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US7470953B2 (en) | 2003-10-08 | 2008-12-30 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
| US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| US9893168B2 (en) | 2009-10-21 | 2018-02-13 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
| US9577089B2 (en) | 2010-03-02 | 2017-02-21 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| US10453953B2 (en) | 2010-03-02 | 2019-10-22 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| WO2012098861A1 (ja) * | 2011-01-17 | 2012-07-26 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2012105170A1 (ja) * | 2011-02-02 | 2012-08-09 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US11114559B2 (en) | 2011-05-18 | 2021-09-07 | Vishay-Siliconix, LLC | Semiconductor device having reduced gate charges and superior figure of merit |
| US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
| US10444262B2 (en) | 2014-08-19 | 2019-10-15 | Vishay-Siliconix | Vertical sense devices in vertical trench MOSFET |
| US10527654B2 (en) | 2014-08-19 | 2020-01-07 | Vishay SIliconix, LLC | Vertical sense devices in vertical trench MOSFET |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
| US11462829B2 (en) | 2020-06-23 | 2022-10-04 | Beijing Xiaomi Mobile Software Co., Ltd. | Antenna module and terminal device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7297604B2 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| KR100707045B1 (ko) | 내부의 링형 게이트를 구비한 버티컬 전계 효과 트랜지스터 및 그 제조 방법 | |
| JPH1168102A (ja) | 半導体装置の製造方法 | |
| US4980306A (en) | Method of making a CMOS device with trench isolation device | |
| KR20050085607A (ko) | 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ | |
| JPH0774235A (ja) | 半導体装置及びその製造方法 | |
| US6815794B2 (en) | Semiconductor devices with multiple isolation structure and methods for fabricating the same | |
| US20050145981A1 (en) | Methods for manufacturing SOI substrate using wafer bonding and complementary high voltage bipolar transistor using the SOI substrate | |
| KR20040031634A (ko) | 도전성이 강한 매몰층을 갖는 집적회로 | |
| JP2003303830A (ja) | 半導体装置及びその製造方法 | |
| US6624036B2 (en) | Transistor in semiconductor device and method of manufacturing the same | |
| JPH10154810A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6326292B1 (en) | Semiconductor component and manufacturing method for semiconductor component | |
| US7956399B2 (en) | Semiconductor device with low buried resistance and method of manufacturing such a device | |
| US5574306A (en) | Lateral bipolar transistor and FET | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| JPH10154809A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2731811B2 (ja) | 柱状バイポーラトランジスターおよびその製造方法 | |
| KR100192981B1 (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| JPS63307775A (ja) | キャパシタおよびその製造方法 | |
| KR100402143B1 (ko) | 반도체몸체의제조방법 | |
| KR0166506B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06224310A (ja) | 半導体装置の製造方法 | |
| KR100268866B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| JPH10335343A (ja) | 半導体装置の製造方法 |