KR0169356B1 - 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 - Google Patents

박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 Download PDF

Info

Publication number
KR0169356B1
KR0169356B1 KR1019950000189A KR19950000189A KR0169356B1 KR 0169356 B1 KR0169356 B1 KR 0169356B1 KR 1019950000189 A KR1019950000189 A KR 1019950000189A KR 19950000189 A KR19950000189 A KR 19950000189A KR 0169356 B1 KR0169356 B1 KR 0169356B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
source
silicon layer
electrode
gate insulating
Prior art date
Application number
KR1019950000189A
Other languages
English (en)
Other versions
KR960029855A (ko
Inventor
박운용
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950000189A priority Critical patent/KR0169356B1/ko
Priority to US08/584,070 priority patent/US5818551A/en
Publication of KR960029855A publication Critical patent/KR960029855A/ko
Application granted granted Critical
Publication of KR0169356B1 publication Critical patent/KR0169356B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

이 발명은 화소와 데이타라인을 서로 상이한 레이어(layer)에 형성시킴으로써 전기적인 쇼트를 방지하고 보호막을 화소전극 하부에 형성시켜 화질을 개선시킨 박막트랜지스터 액정 디스플레이 소자에 관한 것으로서, 기판 위에 게이트전극과 전단게이트전극이 형성되어 있고, 그 위에 게이트절연막이 적층되어 있고, 그 위에 상기 게이트 전극의 외주를 중심으로 아몰퍼스실리콘층과 n+아몰퍼스실리콘층과 소오스/드레인 메탈이 일부분이 에칭되어 있는 형태로 차례로 적층되어 있고, 그 위에 소오스/드레인 메탈 위에 보호막이 둘러싸여 있고, 보호막을 마스크로 하여 아몰퍼스 실리콘을 건식식각하며, 아몰퍼스 실리콘층이 도포되어 있지 않은 상기 게이트절연막의 상부에 화소전극이 형성되어 있는 특징이 있다.

Description

박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자를 나타낸 단면도이고,
제2도의 (a)∼(d)는 제1도의 제조공정 순서를 나타낸 단면도이고,
제3도의 (a)∼(d)는 제2도의 평면도이고,
제4도는 종래의 또다른 박막트랜지스터 액정 디스플레이 소자를 나타낸 단면도이고,
제5도의 (a)∼(d)는 제4도의 제조공정 순서를 나타낸 단면도이고,
제6도는 이 발명의 실시예에 따른 박막트랜지스터 액정디스플레이 소자를 나타낸 단면도이고,
제7도의 (a)∼(e)는 제6도의 제조공정 순서를 나타낸 단면도이고,
제8도의 (a)∼(e)는 제7도의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 게이트전극 4 : 스토리지 캐패시터전극
6 : 게이트절연막 8 : 아몰퍼스실리콘층
10 : n+아몰퍼스실리콘층 12 : 소오스/드레인 메탈
12-1 : 소오스/드레인 전극 14 : 화소전극
18 : 보호막 20 : 게이트전극
22 : 스토리지 캐패시터 전극 24 : 게이트절연막
26 : 아몰퍼스실리콘층 28 : n+아몰퍼스 실리콘층
30 : 소오스/드레인 메탈 32 : 소오스/드레인 전극
34 : 스토리지 캐패시터 상부전극 36 : 화소전극
38 : 보호막 40 : 게이트전극
42 : 전단게이트전극 44 : 게이트절연막
46 : 아몰퍼스 실리콘층 48 : n+아몰퍼스실리콘층
50 : 소오스/드레인 메탈 50-1 : 소오스/드레인전극
52 : 보호막
이 발명은 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것으로서, 더욱 상세히 말하자면, 화소와 데이타라인을 서로 상이한 레이어(layer)에 형성시킴으로써 쇼트를 방지시키고, 보호막을 화소전극 하부에 형성시켜 화질을 개선시킨 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것이다.
먼저, 제1도 및 제2도 및 제3도를 참고로 하여 종래의 박막트랜지스터 액정 디스플레이 소자와 그 제조방법을 설명한다.
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자를 나타낸 단면도이고,
제2도의 (a)∼(d)는 제1도의 제조공정 순서를 나타낸 단면도이고,
제3도의 (a)∼(d)는 제2도의 평면도이다.
제2도의 (a)에 도시되어 있듯이, 기판위에 게이트메탈을 적층한 후, 에칭하여 게이트전극(2)과 스토리지 캐패시터(4) 전극을 형성한다. 그리고 그 위에 게이트절연막(6)을 적층한다. 다음 게이트절연막(6) 상부에 아몰퍼스 실리콘층(8)과 n+아몰퍼스 실리콘층(10)을 차례로 적층한다.
다음에, 제2도의 (b)에 도시되어 있듯이, 상기 n+아몰퍼스 실리콘층(10) 위에 소오스/드레인 메탈(12)을 적층한 후, 소오스/드레인 메탈(12)의 일부를 에칭하고 연속하여 아몰퍼스 실리콘층(8) 및 n+아몰퍼스 실리콘층(10)의 일부를 에칭한다.
다음에, 제2도의 (c)에 도시되어 있듯이, 상기 소오스/드레인 메탈(12) 및 게이트 절연막(6) 상부에 화소전극(14)을 형성하고 하소전극(14)의 일부분을 에칭한다.
다음에, 제2도의 (d)에 도시되어 있듯이, 상기 화소전극(14)의 에칭된 일부분을 마스크로 하여 아몰퍼스 실리콘층(8)과 n+아몰퍼스 실리콘층(10)을 에칭하여 소오스/드레인 전극(16)을 형성하였다.
그러나 상기한 종래의 박막트랜지스터 액정 디스플레이 소자는 데이타라인과 화소전극이 동일 레이어에 형성되므로 데이타라인과 화소전극이 전기적으로 쇼트되기 쉬운 단점이 있다.
다음, 제4도 및 제5도를 참고로 하여 또다른 종래의 박막트랜지스터 액정 디스플레이 소자와 그 제조방법을 설명한다.
제4도는 종래의 또다른 박막트랜지스터 액정 디스플레이 소자를 나타낸 단면도이고,
제5도의 (a)∼(d)는 제4도의 제조공정 순서를 나타낸 단면도이다.
먼저, 제5도의 (a)에 도시한 바와 같이, 기판 위에 게이트메탈을 적층한 후 에칭하여 게이트 전극(20)과 스토리지 캐패시터 전극(22)을 형성하고, 그 위에 게이트 절연막(24)과 아몰퍼스 실리콘층(26)과 n+아몰퍼스 실리콘층(28)과 소오스/드레인 메탈(30)을 연속하여 적층한다.
다음, 제5도의 (b)에 도시한 바와 같이, 소오스/드레인 메탈(30)을 에칭하여 소오스/드레인 전극(32)과 스토리지 캐패시터의 상부전극(34)을 형성한 후, n+아몰퍼스 실리콘층(28)을 에칭한다.
다음, 제5도의 (c)에 도시한 바와 같이, 상기 게이트 절연막(24) 위에 형성된 아몰퍼스 실리콘층(26)을 에칭한다.
다음, 제5도의 (d)에 도시한 바와같이, 상기 소오스/드레인 전극(32) 및 스토리지 캐패시터 상부전극(34)의 상부에 화소전극(36)을 형성한 후 화소전극(36)의 일부분을 에칭한 후, 상기 화소전극(36) 상부에 보호막(38)을 적층하고 보호막(38)의 일부분을 에칭한다.
그러나 상기한 종래의 박막트랜지스터 액정 디스플레이 소자는 보호막(38)이 화소전극(38) 위에 있으므로 구동시 보호막(38)에 의한 전하포획(CHARGE TRAP)으로 인해 잔상이 생겨 화질 불량이 발생하는 단점이 있다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 화소와 데이타라인을 서로 상이한 레이어(layer)에 형성시킴으로써 쇼트를 방지하고, 보호막을 화소전극 하부에 형성시킴으로써 화질을 개선시키는 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 이 발명은,
기판 위에 게이트전극과 전단게이트전극이 형성되어 있고, 상기 게이트전극과 전단게이트전극 위에 게이트절연막이 적층되어 있고, 상기 게이트절연막 위에 상기 게이트 전극의 외주를 중심으로 아몰퍼스실리콘층과 n+아몰퍼스실리콘층과 소오스/드레인 메탈이 일부분이 에칭되어 있는 형태로 차례로 적층되어 있고, 상기 소오스/드레인 메탈 위에 보호막이 둘러싸여 있고, 상기 아몰퍼스실리콘층이 에칭된 게이트절연막의 상부에 화소전극이 형성되어 있는 것을 특징으로 한다.
상기 목적을 달성하기 위한 이 발명의 제조방법은, 기판위에 게이트메탈을 적층한다. 적층한 후 에칭하여 게이트전극과 전단게이트전극을 형성하는 단계와;
상기 게이트전극과 전단게이트전극을 둘러싸는 모양으로 게이트절연막을 적층하고, 상기 게이트절연막의 상부에 아몰퍼스 실리콘층을 적층하고, 상기 아몰퍼스 실리콘층의 상부에 n+아몰퍼스 실리콘층을 적층하고, 상기 n+아몰퍼스 실리콘층의 상부에 소오스/드레인 메탈을 적층하는 단계와;
상기 소오스/드레인 메탈을 에칭하여 소오스/드레인 전극과 데이타라인을 형성한 후, n+아몰퍼스 실리콘층을 에칭하는 단계와;
상기 소오스/드레인 전극의 상부에 보호막을 형성하고, 아몰퍼스 실리콘층의 일부를 에칭하는 단계와;
상기 아몰퍼스 실리콘층이 에칭되어 있는 상기 게이트절연막의 상부에 화소전극을 형성하는 단계로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명의 실시예에 따른 액정 디스플레이의 박막트랜지스터 소자 및 제조방법을 상세히 설명한다.
제6도는 이 발명의 박막트랜지스터 액정디스플레이 소자를 나타낸 단면도이고,
제7도의 (a)∼(e)는 제6도의 제조공정 순서를 나타낸 단면도이고,
제8도의 (a)∼(e)는 제7도의 평면도이다.
상기 제7도의 (a)∼(e)에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 제조방법은,
기판위에 게이트메탈을 적층한다. 적층한 후 에칭하여 게이트전극(40)과 전단게이트전극(42)을 형성하는 단계와;
상기 게이트전극(40)과 전단게이트전극(42)을 둘러싸는 모양으로 게이트절연막(44)을 적층하고, 상기 게이트절연막(44)의 상부에 아몰퍼스 실리콘층(46)을 적층하고, 상기 아몰퍼스 실리콘층(46)의 상부에 n+아몰퍼스 실리콘층(48)을 적층하고, 상기 n+아몰퍼스 실리콘층(48)의 상부에 소오스/드레인 메탈(50)을 적층하는 단계와;
상기 소오스/드레인 메탈(50)을 에칭하여 소오스/드레인 전극(50-1)과 데이타라인을 형성한 후, n+아몰퍼스 실리콘층(48)을 에칭하는 단계와;
상기 소오스/드레인 전극(50-1)의 상부에 보호막(52)을 형성하고, 아몰퍼스 실리콘층(46)의 일부를 에칭하는 단계와;
상기 아몰퍼스 실리콘층(46)이 에칭되어 있는 상기 게이트절연막(44)의 상부에 화소전극(54)을 형성하는 단계로 이루어져 있다.
또한 제6도에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자는,
기판 위에 게이트전극(40)과 전단게이트전극(42)이 형성되어 있고, 상기 게이트전극(40)과 전단게이트전극(42) 위에 게이트절연막(44)이 적층되어 있고, 상기 게이트절연막(44) 위에 상기 게이트 전극(40)의 외주를 중심으로 아몰퍼스실리콘층(46)과 n+아몰퍼스실리콘층(48)과 소오스/드레인 전극(50)이 차례로 적층되어 있고, 상기 소오스/드레인 전극(50) 위에 보호막(52)이 둘러싸여 있고, 상기 아몰퍼스 실리콘층(46)이 에칭된 게이트절연막(44)의 상부에 화소전극(54)이 형성되어 있는 것을 특징으로 한다.
상기한 구성에 의한 이 발명의 바람직한 실시예에 따른 상기한 박막트랜지스터 액정 디스플레이 소자의 제조 공정을 구체적으로 설명하면 다음과 같다.
먼저, 제7도의 (a)에 도시되어 있듯이 기판위에 게이트메탈을 적층한다. 적층한 후 에칭하여 게이트전극(40)과 전단게이트전극(42)을 형성한다.
다음, 제7도의 (b)에 도시되어 있듯이, 상기 게이트전극(40)과 전단게이트전극(42)을 둘러싸는 모양으로 게이트절연막(44)을 적층하고, 상기 게이트절연막(44)의 상부에 아몰퍼스 실리콘층(46)을 적층하고, 상기 아몰퍼스 실리콘층(46)의 상부에 n+아몰퍼스 실리콘층(48)을 적층하고, 상기 n+아몰퍼스 실리콘층(48)의 상부에 소오스/드레인 메탈(50)을 적층한다.
다음, 제7도의 (c)에 도시되어 있듯이, 상기 소오스/드레인 메탈(50)을 에칭하여 소오스/드레인 전극(50-1)과 데이타라인을 형성한 후, 소오스/드레인 전극(50-1)을 마스크로 하여 n+아몰퍼스 실리콘층(48)을 에칭한다.
다음, 제7도의 (d)에 도시되어 있듯이, 상기 소오스/드레인 전극(50-1)의 상부에 보호막(52)을 채널부를 형성할수 있도록 0.5㎛ 이상으로 형성하고, 보호막을 마스크로 하여 아몰퍼스 실리콘층(46)의 일부를 에칭한다.
다음, 상기 아몰퍼스 실리콘층(46)이 에칭되어 있는 상기 게이트절연막(44)의 상부에 투명도전물질을 증착하여 화소전극(54)을 형성한다.
상기와 같이 이루어진 이 발명의 효과로는,
화소전극과 데이타라인을 서로 상이한 레이어에 형성함으로써 전기적인 쇼트를 방지할 수 있고, 보호막을 화소전극 하부에 형성함으로써 화소에 잔상이 발생하는 것을 방지할 수 있는 장점이 있다.

Claims (10)

  1. 기판 위에 게이트 메탈을 적층한 후 에칭하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 덮는 게이트 절연막을 적층하고, 상기 게이트 절연막 상부에 아몰퍼스 실리콘층, n+아몰퍼스 실리콘층 및 소오스/드레인 메탈을 차례대로 적층하는 단계와; 상기 소오스/드레인 메탈을 에칭하여 소오스/드레인 전극을 형성하는 단계와; 상기 n+아몰퍼스 실리콘층을 에칭하는 단계와; 상기 소오스/드레인 전극 위에 보호막을 형성하는 단계와; 상기 보호막을 마스크로 상기 아몰퍼스 실리콘층을 에칭하는 단계와; 상기 게이트 절연막의 상부에 화소 전극을 형성하는 단계로 이루어진 박막 트랜지스터 액정 디스플레이 제조 방법.
  2. 제1항에 있어서, 상기 n+아몰퍼스 실리콘층을 에칭할 시, 소오스/드레인 전극을 마스크로 하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 제조 방법.
  3. 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 아몰퍼스 실리콘 패턴, 상기 아몰퍼스 실리콘 패턴 위에 형성되어 있는 n+아몰퍼스 실리콘 패턴, 상기 n+아몰퍼스 실리콘 패턴과 동일한 패턴으로 상기 n+아몰퍼스 실리콘 패턴 위에 형성되어 있는 소오스/드레인 전극, 상기 소오스/드레인 전극 상에 형성되어 있는 보호막, 상기 드레인 전극과 연결되도록 형성되어 있는 화소 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 소자.
  4. 제3항에 있어서, 상기 화소 전극은 투명 도전 물질을 사용하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 소자.
  5. 제3항에 있어서, 상기 보호막은 채널부를 형성할 수 있도록 소오스와 드레인을 연결한 패턴보다 0.5㎛이상 넓게 형성하는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 소자.
  6. 제3항에 있어서, 상기 보호막은 상기 아몰퍼스 실리콘층과 동일한 패턴으로 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 소자.
  7. 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 아몰퍼스 실리콘 패턴 상기 아몰퍼스 실리콘 패턴 위에 형성되어 있는 n+아몰퍼스 실리콘 패턴, 상기 n+ 아몰퍼스 실리콘 패턴상에 형성되어 있는 소오스/드레인 전극, 상기 소오스/드레인 전극 상에 형성되어 있고 상기 아몰퍼스 실리콘과 동일한 패턴을 가지는 보호막, 상기 드레인 전극과 연결되며 상기 게이트 절연막 위에 형성되어 있는 화소 전극이 형성되어 있는 것을 특징으로 하는 박막 트랜지스터 액정 디스플레이 소자.
  8. 제7항에 있어서, 상기 n+아몰퍼스 실리콘층은 상기 소오스/드레인 전극과 동일한 패턴으로 형성되어 있는 것을 특징으로 하는 액정 디스플레이 소자.
  9. 기판 위에 게이트 메탈을 적층한 후 에칭하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위에 게이트 절연막, 아몰퍼스 실리콘층, n+아몰퍼스 실리콘층 및 소오스/드레인 메탈을 차례대로 적층하는 단계와; 상기 소오스/드레인 메탈을 에칭하여 소오스/드레인 전극 패턴을 형성하는 단계와; 상기 소오스/드레인 전극 패턴을 마스크로 n+아몰퍼스 실리콘층을 에칭하는 단계와; 상기 소오스/드레인 전극 위에 보호막을 형성하는 단계와; 상기 아몰퍼스 실리콘층을 에칭하는 단계와; 상기 게이트 절연막의 상부에 화소 전극을 형성하는 단계로 이루어진 박막 트랜지스터 액정 디스플레이 제조 방법.
  10. 제9항에 있어서, 상기 아몰퍼스 실리콘층은 상기 보호막을 마스크로 하여 에칭하는 박막 트랜지스터 액정 디스플레이 제조 방법.
KR1019950000189A 1995-01-06 1995-01-06 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 KR0169356B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950000189A KR0169356B1 (ko) 1995-01-06 1995-01-06 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
US08/584,070 US5818551A (en) 1995-01-06 1996-01-11 Thin film transistor-liquid crystal display having patterned amorphous silicon and N+ amorphous layers and a manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000189A KR0169356B1 (ko) 1995-01-06 1995-01-06 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960029855A KR960029855A (ko) 1996-08-17
KR0169356B1 true KR0169356B1 (ko) 1999-03-20

Family

ID=19406473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000189A KR0169356B1 (ko) 1995-01-06 1995-01-06 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US5818551A (ko)
KR (1) KR0169356B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022290B1 (ko) * 2003-10-20 2011-03-21 삼성전자주식회사 어레이 기판의 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
KR0145900B1 (ko) * 1995-02-11 1998-09-15 김광호 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법
US6682961B1 (en) 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
US5894136A (en) * 1996-01-15 1999-04-13 Lg Electronics Inc. Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same
JP2850850B2 (ja) * 1996-05-16 1999-01-27 日本電気株式会社 半導体装置の製造方法
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100495797B1 (ko) * 1997-05-30 2005-09-28 삼성전자주식회사 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976483B2 (ja) * 1990-04-24 1999-11-10 日本電気株式会社 液晶表示素子用薄膜トランジスタの製造方法
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
US5621556A (en) * 1994-04-28 1997-04-15 Xerox Corporation Method of manufacturing active matrix LCD using five masks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022290B1 (ko) * 2003-10-20 2011-03-21 삼성전자주식회사 어레이 기판의 제조방법

Also Published As

Publication number Publication date
US5818551A (en) 1998-10-06
KR960029855A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
US5757453A (en) Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
JP4884281B2 (ja) 液晶表示装置及びその製造方法
CN104733495B (zh) 有机发光二极管显示设备及其制造方法
KR0169356B1 (ko) 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
WO2014127587A1 (zh) 阵列基板及其制造方法、显示装置
JP2005242372A (ja) 液晶表示装置および液晶表示装置の製造方法
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
JPH09244055A (ja) 液晶表示装置
JPH0627980B2 (ja) 能動マトリクスデイスプレイスクリ−ンの製造方法
US20070249150A1 (en) Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same
KR0137938B1 (ko) 액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법
KR100848506B1 (ko) 픽셀 구조체 제조방법
US7589030B2 (en) Liquid crystal display device and fabricating method thereof
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPS61224359A (ja) 薄膜トランジスタアレイの製造法
JPS6385687A (ja) 半導体集積型表示装置
KR100527086B1 (ko) 액정표시장치의 제조방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
US20090302320A1 (en) Display Device
KR100192886B1 (ko) 액정표시장치의 제조방법
KR19990048092A (ko) 액정 표시 소자의 제조방법
KR20030032242A (ko) 액정표시장치의 제조방법
JPH09325361A (ja) アクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

EXPY Expiration of term