JP4884281B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4884281B2 JP4884281B2 JP2007103355A JP2007103355A JP4884281B2 JP 4884281 B2 JP4884281 B2 JP 4884281B2 JP 2007103355 A JP2007103355 A JP 2007103355A JP 2007103355 A JP2007103355 A JP 2007103355A JP 4884281 B2 JP4884281 B2 JP 4884281B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- holding
- insulating film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title description 75
- 239000010408 film Substances 0.000 claims description 267
- 239000010410 layer Substances 0.000 claims description 126
- 238000003860 storage Methods 0.000 claims description 95
- 239000011229 interlayer Substances 0.000 claims description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 83
- 229910052710 silicon Inorganic materials 0.000 claims description 83
- 239000010703 silicon Substances 0.000 claims description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 95
- 238000000034 method Methods 0.000 description 76
- 229910052751 metal Inorganic materials 0.000 description 61
- 239000002184 metal Substances 0.000 description 61
- 230000001681 protective effect Effects 0.000 description 45
- 230000002093 peripheral effect Effects 0.000 description 31
- 238000005530 etching Methods 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- DJQYKWDYUQPOOE-OGRLCSSISA-N (2s,3s)-2-[4-[(1s)-1-amino-3-methylbutyl]triazol-1-yl]-1-[4-[4-[4-[(2s,3s)-2-[4-[(1s)-1-amino-3-methylbutyl]triazol-1-yl]-3-methylpentanoyl]piperazin-1-yl]-6-[2-[2-(2-prop-2-ynoxyethoxy)ethoxy]ethylamino]-1,3,5-triazin-2-yl]piperazin-1-yl]-3-methylpentan- Chemical compound Cl.N1([C@@H]([C@@H](C)CC)C(=O)N2CCN(CC2)C=2N=C(NCCOCCOCCOCC#C)N=C(N=2)N2CCN(CC2)C(=O)[C@H]([C@@H](C)CC)N2N=NC(=C2)[C@@H](N)CC(C)C)C=C([C@@H](N)CC(C)C)N=N1 DJQYKWDYUQPOOE-OGRLCSSISA-N 0.000 description 2
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
前者は保持蓄電器の形成のために画素内に独立的な配線を形成する場合であり、後者は前段ゲート線を利用する場合である。
図1は従来の独立配線方式の液晶表示装置の画素等価回路図である。
横方向の多数のゲート線G1、G2と縦方向の多数のデータ線D1、D2、D3が配列されており、ゲート線G1、G2とデータ線D1、D2、D3とが交差して画素領域をなし、画素領域を横切る形態で保持電極用配線COM1、COM2が形成されている。
画素領域内には薄膜トランジスタTFTが形成されており、薄膜トランジスタTFTのゲート端子gはゲート線G1、G2と連結されており、ソース端子及びドレイン端子s、dはそれぞれデータ線D1、D2、D3及び液晶蓄電器LCと連結されている。
また、ドレイン端子dは保持電極用配線COM1、COM2と連結されているので保持蓄電器STGが形成されている。
一般に、ゲート電圧が開状態から閉電圧に変わるとき、画素電圧が多少降下するが、保持蓄電器STGはこの変動幅を減らす役割を果す。
多結晶シリコン薄膜トランジスタの場合、ゲート電極が半導体層の上部に位置するトップゲート方式が主に利用される。
また、保持電極、その上部に置かれた画素電極、そして、その間に置かれた層間絶縁膜及び保護膜からなる絶縁層によってまた他の保持蓄電器が形成される。
この時、層間絶縁膜と保護絶縁膜の厚さがそれぞれ5000Å程度で500〜3,000Åの厚さのゲート絶縁膜に比べて遥かに厚いため、画素電極と保持電極との間には相対的に小さい値の保持容量が形成され、保持蓄電器としての大きな役割が果たせない。
すなわち、フォトレジスト膜を形成し、マスクを利用してパターニングした後、フォトレジスト膜が除去された部分を通じてイオンをシリコン層に注入して拡散させる工程を要する。
また、本発明の他の目的は保持容量を十分に確保することにある。
また、本発明の他の目的は画素間に形成される保持容量の偏差を減らすことにある。
前記絶縁基板上に形成されているシリコン層と、
前記シリコン層を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート電極と、
保持電極を含み、前記ゲート絶縁膜上に形成されている保持電極線と、
前記ゲート電極及び前記保持電極線の上に形成されている層間絶縁膜と、
前記層間絶縁膜上に形成されている画素電極とを有し、
前記シリコン層は、
ドーピングされているソース領域及び前記画素電極と電気的に連結されているドレイン領域と、
前記ソース領域と前記ドレイン領域との間に位置してドーピングされていないチャンネル領域と、
前記ドレイン領域と隣接し、かつ前記チャンネル領域とは分離されてドーピングされていない保持領域と、
前記保持領域の周縁に隣接して前記ドレイン領域と連結されてドーピングされている第3領域と、
前記ドレイン領域及び前記第3領域から分離されており、前記保持領域を挟んで前記ドレイン領域及び前記第3領域と対向し、かつ前記保持領域と隣接して配置され、ドーピングされた第4領域とを含んでおり、
前記保持電極は、前記保持領域上に位置しており、
前記第3領域及び前記第4領域が前記保持領域を挟み込むように形成されており、
前記第3領域から前記第4領域に向かう第1方向における前記保持領域の第1長さは、前記第1方向と交差する第2方向における前記保持領域の第2長さよりも短い、液晶表示装置を提供する。
前記ゲート電極及び前記保持電極を覆い、前記ソース領域及び前記ドレイン領域をそれぞれ露出させている第1及び第2接触口、を含む層間絶縁膜、をさらに有し、
前記ソース電極と前記ドレイン電極とが前記層間絶縁膜上に形成され、前記第1及び第2接触口を通じて前記ソース領域と前記ドレイン領域とにそれぞれ連結される。
ここで、前記ゲート絶縁膜は500〜3,000Åの厚さを有する。
前記ソース領域、前記ドレイン領域、前記第1領域、前記ゲート絶縁膜、前記ゲート電極を含んで薄膜トランジスタが形成されており、
前記保持電極には、前記画素電極及び前記ドレイン電極に印加される画像信号電圧の最大値より、前記薄膜トランジスタのしきい電圧以上高い電圧が印加される。
ここで、前記ゲート絶縁膜には前記第3領域を露出させている複数の接触口が形成されており、前記接触口を通じて前記画素電極が前記第3領域と連結されている。
また、従来の保持電極を形成するためにシリコン層をドーピングする必要がないので、工程が単純となる。
また、電荷蓄積層の抵抗を減少することにより、画像電圧が充電されるのにかかる時間が減る効果が得られる。
第1実施例を通じて、保持容量電極下部に置かれたシリコン層をドーピングしないまま保持蓄電器の役割を果たすようにする液晶表示装置構造及び駆動方法について説明する。
図2は本発明の第1実施例による液晶表示装置を薄膜トランジスタ及び保持線を中心にして示した配置図であり、図3は図2のIII−III′線による断面図である。
ゲート絶縁膜300上にはシリコン層200と交差するようにアルミニウム、クロム、モリブデン−タングステンの単一膜または二重膜で作られたゲート線400が横方向に形成されている。
ゲート絶縁膜300のシリコン層200と重畳する部分は、ゲート電極410となる。
また、保持電極線430は、ゲート線400と平行に同一層に同一物質で形成されている。
保持電極線430のうち、シリコン層200の一部を横切り、シリコン層200と重畳する部分が、保持電極420となる。
また、ドレイン領域230と隣接しており、保持電極420下部に位置する部分は、ドーピングされておらず、この部分を保持領域240とする。
ゲート絶縁膜300と層間絶縁膜500とは、ソース領域及びドレイン領域210、230を露出する接触口C1、C2を有している。
データ線600から延びてシリコン層200の一部、すなわち、ソース領域210と重畳する部分が、ソース電極610となる。
ゲート線400を中心にして反対側でシリコン層200の一部、すなわちドレイン領域230と重畳する部分が、ドレイン電極620となる。
ソース電極610及びドレイン電極620は、層間絶縁膜500に形成されている接触口C1、C2を通じて、それぞれソース領域210及びドレイン領域230と連結されている。
データ線600とゲート線400とが交差する部分の内側には、ITO(indium-tin-oxide)透明画素電極800が形成されている。
画素電極800は、保護絶縁膜700に形成されている経由口C3を通じてドレイン電極620と連結されており、保持電極線430と重畳している。
図4は、第1実施例による液晶表示装置の保持電極に加わった電圧Vが、画像信号電圧に比べ、薄膜トランジスタのしきい電圧Vth以上に加わった時の状態を示した断面図である。
また、保持電極420には一定の大きさの直流または交流電圧Vが印加される。
保持電極420に印加される電圧Vが画像信号電圧の最高値に比べて薄膜トランジスタのしきい電圧Vth以上の値を有する場合、シリコン層のドレイン領域230と隣接しているドーピングされていない保持領域240の上層部に電荷蓄積層241が形成される。
この電荷蓄積層241は、電極の役割を果たすようになる。
このように形成された蓄積層241は大きい抵抗値を有するが、導電体としての役割を果たすため、保持電極の役割を果たすことができる。
以下、第1実施例による液晶表示装置の製造方法について図2及び図5乃至図14を参照して説明する。
この時、シリコン層200の結晶性を増大するために熱処理やレーザアニーリングを実施することも可能である(図5)。
次いで、図6に示すように、シリコンダイオキサイドやシリコンニトライドを500〜3,000Åの厚さに蒸着し、ゲート絶縁膜300を形成する。
前述の通り、ゲート線400の一部であるゲート電極410と保持電極線430の一部である保持電極420は、シリコン層200の上部に位置する。
図8に示すように、配線400、410、420、430をマスクにしてシリコン層200にイオンを注入拡散させることにより、ソース210及びドレイン領域230を形成する。
この時、ゲート電極410及び保持電極420の下部はドーピングされていないため、それぞれチャンネル領域220と保持領域240をなし、保持領域240はドレイン領域230と隣接する。
その後、図10に示すように、シリコン層200のソース領域及びドレイン領域210、230上部のゲート絶縁膜300と層間絶縁膜500とを除去することにより、接触口C1、C2を形成する。
この過程でソース電極610及びドレイン電極620が、接触口C1、C2を通じてソース領域210及びドレイン領域230と連結される。
最後に、図14に示すように、ITOのような透明導電物質を蒸着してパターニングすることで保持電極420上部に画素電極800を形成する。
この段階で画素電極800が経由口C3を通じてドレイン電極620と連結される。
以下、本発明の第2実施例による液晶表示装置について説明する。
第2実施例においては、シリコン層を保持蓄電器の一つの電極として使用せず、保持電極用金属パターンを別途設ける構造である。
データ配線用金属と保持電極用金属パターンとは、最下層に形成されている。
図15、図16及び図17に示したように、絶縁基板100上に縦方向にデータ線600が形成されている。
データ線600の一部は、延長されてソース電極611をなす。
保持電極用金属パターン621は、データ線600と平行に、同一物質で同一層に形成されている。
ソース電極611から保持電極用金属パターン621に至る部分までにシリコン層200が形成され、ソース電極611及び保持電極用金属パターン621と連結されている。
ドーピングシリコン層200の上にはシリコンダイオキサイド及び/またはシリコンニトライドの物質を用い、ゲート絶縁膜300が500〜3,000Åの厚さに形成されている。
前記重畳する部分のゲート線400は、ゲート電極410の役割を果たす。
シリコン層のうちでゲート電極410下部の領域220は、ドーピングされておらず、チャンネルが形成される。
このチャンネル領域220を中心として両側にはドーピングされている二つの領域210、230がある。
ソース電極611上に位置したドーピングされた部分をソース領域210、保持電極用金属パターン621上に位置したドーピングされた部分をドレイン領域230とする。
保持電極線430のうちの一部はゲ、ート絶縁膜300を間において保持電極用金属パターン621と重畳し、保持蓄電器を形成する。
その上には保護絶縁膜700が、シリコンダイオキサイドやシリコンニトライドなどの物質を用いて3,000〜10,000Åの厚さに形成されている。
保護絶縁膜700上には、ITO画素電極800が、ゲート線400とデータ線600とで定義される画素領域内に形成されている。
この時、画素電極800は、保護絶縁膜700及びゲート絶縁膜300に形成されている接触口C4を通じ、保持電極用金属パターン621の端縁にわたっているドレイン領域230と直接に接触している。
データ線とゲート線との交差部の断面図である図17に示すように、データ配線600とゲート配線400との間にゲート絶縁膜300のみが存在する場合、二つの配線600、400間に短絡が発生し得るので、その交差部にシリコンパターン201を置くと短絡の発生を抑制することができる。
本実施例の液晶表示装置は、第2実施例と同様の構造を有するが、画素電極がシリコン層ではない保持電極用金属パターンと直接に接触している点に差がある。
具体的には、第3実施例の液晶表示装置は、第2実施例と同様に薄膜トランジスタ及び保持電極構造を有する。
但し、画素電極800が、ドレイン領域230と接触せず、保護絶縁膜700及びゲート絶縁膜300に開いた接触口C5を通じて保持電極用金属パターン621と直接に接触する。
従来に比べて保持蓄電器をなす誘電体300、700の厚さが薄いため、十分な保持容量を形成することができる。
図20乃至図27は、第2実施例による液晶表示装置の製造方法を工程順序に従って示した断面図である。
まず、図20に示すように、透明な絶縁基板100上にデータ配線用金属を蒸着した後パターニングし、データ線600、ソース電極611及び保持電極用金属パターン621を形成する。
この時、必要であればシリコン層200の結晶層を増大するためにレーザアニーリングや熱処理を行うことも可能である。
また、データ線600とゲート線400及び保持電極420間の短絡を防止するために、配線が互いに交差する部分にもシリコンパターン201、202を残し得る。
これにより図23に示すように、ゲート線400及びゲート電極410と保持電極420とを形成する。
このとき、ドーピングされた不純物を活性化するために、レーザアニーリングや熱処理を行うことも可能である。
図25に示すように、形成されたパターンの上に保護絶縁膜700を蒸着し、ドレイン領域230または保持電極用金属パターン621上部のゲート絶縁膜300及び保護絶縁膜700を除去して接触口C4、C5を形成する。
画素電極800は接触口C4を通じてドレイン領域230と直接に連結される。
また、画素電極800を、接触口C5を通じて保持電極用金属パターン621と直接に連結することも可能である。
また、層間絶縁膜の蒸着工程及び保持電極を形成するためのイオンドーピング工程も省略することができる。
以下、本発明の第4乃至第6実施例による液晶表示装置について説明する。
これらの実施例はシリコン層と保持電極とからなる保持蓄電器を利用せず、保持電極と画素電極とからなる保持蓄電器を利用しつつ、誘電体の厚さを減らした構造である。
図28及び図29に示したように、透明な絶縁基板100上に部分的にドーピングされた多結晶シリコン層200が形成されている。
シリコン層200の上に、ゲート絶縁膜300が、シリコンニトライドやシリコンダイオキサイドなどの物質で全面的に形成されている。
横方向にゲート線400が形成されており、シリコン層200と重畳するゲート線400の部分がゲート電極410の役割を果たす。
ゲート電極410の下部に位置したシリコン領域220はドーピングされておらず、この領域を中心として両側にそれぞれイオンドーピングされたソース及びドレイン領域210、230が位置する。
ゲート線400や保持電極線430の上を、シリコンダイオキサイドやシリコンニトライドなどの物質からなる層間絶縁膜500が3,000〜10,000Åの厚さで覆っている。
ソース領域210及びドレイン領域230上部のゲート絶縁膜300及び層間絶縁膜500には、ソース領域210及びドレイン領域230を露出する接触口C6、C7がそれぞれ形成されている。
層間絶縁膜500の上には、データ線600、ソース電極610及びドレイン電極620が形成されている。
ソース電極610及びドレイン電極620は、接触口C6、C7を通じ、ソース領域210及びドレイン領域230と連結されている。
保持電極420上部においては、保護絶縁膜700の全部と一定の厚さの層間絶縁膜500とが除去されている。
ITO画素電極800が、その上に形成されており、接触口C8を通じてドレイン電極620と接触している。
しかし、このような構造で保持蓄電器の層間絶縁膜500部の厚さを一定にするのは難しい。
図30に示したように、第5実施例は層間絶縁膜510、520が二重になっていることを除いては第4実施例と同様の構造を有する。
層間絶縁膜510、520は、500〜3,000Åの厚さの下側の第1層間絶縁膜510と、3,000〜10,000Åの厚さの上側の第2層間絶縁膜520とに分けられ、保持電極420上部の第2層間絶縁膜520は除去されている。
但し、第1層間絶縁膜511がゲート電極410や保持電極420などのゲート配線上部にのみ形成されている。
第2層間絶縁膜520は、第5実施例と同様に、保持電極420上部でのみ除去されている。
以下、前述の第4乃至第6実施例による液晶表示装置の製造方法について説明する。
この製造方法においては保持蓄電器を作るとき、ドーピングされたシリコンパターンを電極として利用しないため、シリコンパターンのイオンドーピング工程を省略できる。
また、保持蓄電器の誘電体の厚さを減らして保持容量を増加させるために、一定の厚さの層間絶縁膜をエッチングする工程で、別途の追加工程なしで進む。
最初に、図32に示すように、透明な絶縁基板100上にシリコン層200を形成する。
前述の実施例と同様に、シリコンの結晶性を増大させる目的で熱処理やレーザアニーリングを実施してもよい。
シリコン層200の上にゲート絶縁膜300を500〜3,000Åの厚さで全面的に形成した後、ゲート配線用金属を蒸着してパターニングし、ゲート線400、ゲート電極410及び保持電極420を含むゲートパターンを形成する。
図34に示すように、ゲートパターン上に層間絶縁膜500を積層する。
その後、図35に示すように、ソース領域210及びドレイン領域230上に位置したゲート絶縁膜300と層間絶縁膜500とを除去し、それぞれの接触口C6、C7を形成する。
ソース電極610及びドレイン電極620は、接触口C6、C7を通じ、それぞれソース領域210及びドレイン領域230と連結される。
保護絶縁膜700は、層間絶縁膜500とエッチング比が同一の物質で形成される。
次に、図38に示すように、保護絶縁膜700をエッチングし、ドレイン電極620及び保持電極420上部の層間絶縁膜500を露出し、露出した層間絶縁膜500の一部をエッチングする。
この時、層間絶縁膜500の厚さが500〜3,000Å残るようにエッチング時間を調節する。
画素電極800は、接触口C8を通じてドレイン電極620と接触し、保持電極420と一部が重畳する。
このように、ドレイン電極620上部の保護絶縁膜700を除去する段階で、保持電極420上部の層間絶縁膜500の一部を除去することにより、その厚さを薄くする。
しかし、均一な厚さを有するように調節するのが難しい。
第5実施例の液晶表示装置は、層間絶縁膜を二重に形成し、それぞれの膜のエッチング比を異ならせることを特徴とする。
図32及び図33のような工程により、シリコン層200のソース領域210、ドレイン領域230、ゲート絶縁膜300、ゲート線400、ゲート電極410及び保持電極420などを形成する。
その後、第1層間絶縁膜510とその上に第2層間絶縁膜520を、それぞれ500〜3,000Å、3,000〜10,000Åの厚さで次々に積層する。
第1及び第2層間絶縁膜510、520のエッチング選択比は大きくしなければならず、第1層間絶縁膜510は第2層間絶縁膜520に比べて小さいエッチング比を有する物質で形成する。
図42に示すように、形成した接触口の上にデータ配線用金属を蒸着してパターニングし、接触口C6、C7を通じてソース領域210及びドレイン領域230とそれぞれ接触するソース電極610及びドレイン電極620とデータ線600とを形成する。
その後、図44に示すように保護絶縁膜700をエッチングし、ドレイン電極620上部に接触口C8を形成し、保持電極420上部の第2層間絶縁膜520を露出する。
次いで、露出した第2層間絶縁膜520を除去して経由口C9を形成する。
前述のように、第1層間絶縁膜510は第2層間絶縁膜520よりエッチング比が小さく、第2層間絶縁膜520の保護絶縁膜700と同一のエッチング比を有するため、第2層間絶縁膜520のみが除去される。
画素電極800は接触口C8を通じてドレイン電極620と接触し、経由口C9を覆う。
以上では層間絶縁膜510、520をエッチング比が異なる二重膜で形成することにより、層間絶縁膜の厚さが均一に残る。
第6実施例の液晶表示装置は、第5実施例と同様に二重層間絶縁膜510、520をエッチング比を異ならせて形成するが、下部層間絶縁膜をゲート配線のパターン形成の際、同時にパターニングする点において差を有する。
その後、ゲート配線用金属膜を積層して第1層間絶縁膜511を500〜3,000Å程度に積層した後、ゲートパターンと同時に第1層間絶縁膜511をパターニングする。
すなわち、ゲート線400、ゲート電極410及び保持電極420を含むゲートパターン上にのみ第1層間絶縁膜511が残るようにする。
次いで、図48に示すように、第1層間絶縁膜511よりエッチング比が大きく、保護絶縁膜700とはそのエッチング比が同一の物質で第2層間絶縁膜520を蒸着する。
エッチングの過程において、エッチング比が小さい第1層間絶縁膜511は残るようになり、保持電極420上部の保護絶縁膜700と第2層間絶縁膜とは除去される。
最後に、画素電極800を形成して薄膜トランジスタ及び保持蓄電器を完成する。
層間絶縁膜510、511を多重層に構成することも可能である。
以上で、本発明による液晶表示装置及びその製造方法を独立配線方式を中心として説明したが、このような実施例は前段ゲート方式にも適用し得る。
前段ゲート方式に適用する場合、前段ゲート線の一部が保持電極の役割を果す。
また、以上の実施例は非晶質シリコンを半導体層とする場合においても適用し得る。
第7実施例においては保持容量電極下部に置かれたシリコン層をドーピングしないまま保持蓄電器の役割を果すようにする液晶表示装置の構造及び駆動方法が提示される。
図50は本発明の第7実施例による液晶表示装置を示した配置図であり、図51は図50のXX−XX′線による断面図であり、図52は保持線とシリコン層及びゲート電極を拡大して示した配置図である。
多結晶シリコン層200が形成されている基板100上には、二酸化シリコンや窒化シリコンからなるゲート絶縁膜300が、500〜3,000Åの厚さで全面にわたって形成されている。
また保持線430がゲート線400と平行に同一層に同一物質で形成されており、シリコン層200と一部が重畳する。
シリコン層200と重畳する部分の保持線430が保持電極420となる。
保持線430は、シリコン層200のうち、幅が広い部分と重畳し、重畳部の長さLの部分で上下に幅が拡張され、重畳面積を大きくしている。
本実施例で拡張部における保持電極420の幅W1はシリコン層200の幅W0より大きく、その周縁がシリコン層200の外側に位置する構造になっている。
拡張部の長さLは幅W1より長い。
その残りの部分は、n形の不純物でドーピングされており、ドーピングされた部分はゲート電極410及び保持電極420によって多数の領域に分れる。
ゲート電極410下部のドーピングされていない領域は、薄膜トランジスタのチャンネルが形成されるチャンネル領域220であり、保持電極420下部のドーピングされていない領域は、保持領域240である。
チャンネル領域220両側のドーピングされた領域は、それぞれソース領域210及びドレイン領域230となり、ドレイン領域230は保持領域240と隣接する。
これらの領域以外にもシリコン層200と保持電極420の長さ及び幅の差のために、保持線430外側に露出するシリコン層領域250、260が生じ、これらの領域もドーピングされており、保持領域240に隣接してドレイン領域230とは分離されている。
ゲート絶縁膜300及び層間絶縁膜500は、ソース領域210及びドレイン領域230を露出する接触口C1、C2を有している。
層間絶縁膜500上にはデータ線600が縦方向に形成されてゲート線400及び保持線430と交差している。
データ線600の一部は接触口C1を通じてソース領域210と連結される。
ゲート電極410を中心としてデータ線600の反対側には、データ配線用金属で形成されているドレイン電極620が、接触口C2を通じてドレイン領域230と連結されている。
保護絶縁膜700には、ドレイン電極620を露出する経由口C3が開いている。
データ線600とゲート線400とが交差して定義される画素領域PX内側の保護絶縁膜700上にはITO透明画素電極800が形成されている。
画素電極800は、経由口C3を通じてドレイン電極620と連結されており、保持電極420と重畳している。
これについて図53及び図54を参照して説明する。
図53は本発明の第8実施例による液晶表示装置の配置図であり、図54は図53のXXII−XXII′線による断面図であって、ドレイン電極のための金属パターンが存在しない構造である。
画素電極800が、接触口C10を通じてドレイン領域230と直接連結されている。
この点を除き、第8実施霊の液晶表示装置は第7実施例と同一の構造を有する。
前述のように、保持領域240、保持電極420及びその間に位置したゲート絶縁膜300が保持蓄電器を形成する。
ここで保持領域240は、ドーピングされていないため、その自体では導体としての役割を果せない。
保持蓄電器の一つの電極としての役割を果すようにするためには、次のように電圧を印加する。
保持電極に加わった電圧Vが画像信号電圧に比べて薄膜トランジスタのしきい電圧Vth以上に加わったときの状態を示した断面図である。
ゲート電極410に開電圧が印加されると、ソース領域210とドレイン領域230との間に位置するチャンネル領域220に電子が移動できるチャンネルが生じる。
このチャンネルを通じ、ソース領域210からの画像信号電圧がデータ線600及びドレイン領域230を経て画素電極800へ印加される。
このように形成された電荷蓄積層241は導電層であるので、保持電極の役割が果せる。
図56及び図57は、共通電圧、ゲート電圧、画像電圧、保持電圧の波形図である。
ゲート電圧Vg及び画像電圧Vdsは、それぞれ一つのゲート線及びデータ線に印加される信号電圧である。
共通電圧Vcomは共通電極に印加される信号電圧であり、保持電圧Vstは保持線または保持電極に印加される電圧である。
この画像信号は開いた薄膜トランジスタを通じて該当画素の液晶蓄電器に印加される。
このような方法ですべての画素に画像信号が印加されると、再度それぞれのゲート線に順次にゲート開信号が印加され、前述の動作を繰返す。
但し、この時の画像信号は共通電圧に対して直前の画像信号とは反対の極性、すなわち、反転された値を有する。
一方、共通電圧Vcomは図56のように一定の大きさを維持し続ける直流であるが、図57のようにゲート電圧Vgの周期と同一の周期で、低い値と高い値とを繰返す交流の形態を有し得、かかる共通電圧Vcomの形態によって保持電圧Vstの波形も変化させ得る。
すなわち、図56のように共通電圧Vcomが直流であれば保持電圧も直流とし、図57のように共通電圧Vcomが交流であれば保持電圧も交流とすることができる。
後者の場合には共通電圧Vcomが高い値を有すると保持電圧Vstも高い値を、反対に共通電圧Vcomが低い値を有すると保持電圧stも低い値を有するようにするのが好ましい。
図58は保持電圧Vstの大きさによる保持容量の変化を示したグラフであって、画像電圧Vdsをそれぞれ0、5、10Vと異ならせて保持電圧Vstを変化させた時の保持容量Cst値の変化を示している。
また、画像電圧Vdsがそれぞれ5V、10Vである場合、保持電圧Vstが画像電圧より3.5Vだけさらに大きい8.5V、13.5V以上が印加される時に保持容量Cstが生じる。
しかし、画像電圧Vdsが0Vである場合とは異なり、保持容量Cstが保持電圧Vstの大きさによって異なるようになる。
すなわち、図58から、画像電圧Vdsより3.5Vだけ大きい保持電圧Vstが印加されると、保持容量Cstが急激に増加し始め、保持電圧Vstが大きくなることによって増加率が段々小さくなり、画像電圧Vdsが0である時の保持容量値に近づいていくことがわかる。
この結果から、画像電圧の最大値よりしきい電圧以上に大きい保持電圧が印加される場合には、保持容量が生じて充電時間が遅延し、キックバック電圧が減少することがわかる。
以下、第7及び第8実施例による液晶表示装置の製造方法について、図50乃至図54及び図60乃至図69を参照して説明する。
シリコン層200の結晶性を増大させるために、熱処理やレーザアニーリングを実施してもよい。
次いで、図61に示すように、二酸化シリコンや窒化シリコンを500〜3,000Åの厚さで蒸着し、ゲート絶縁膜300を形成する。
前述のようにゲート線400の分枝であるゲート電極410と保持電極線430の一部である保持電極420は、シリコン層200上部に位置する。
ゲート電極410及び保持電極420の下部はドーピングされていないため、それぞれチャンネル領域220と保持領域240をなし、保持領域240はドレイン領域230と隣接する。
また、前述のように、保持領域240と隣接し、ドレイン領域230と隔離されたドーピング領域250、260も生じる。
その後、シリコン層200のソース領域210及びドレイン領域230上部のゲート絶縁膜300と層間絶縁膜500とを除去することにより、図65に示す接触口C1、C2を形成する。
但し、第8実施例の構造においてはこの段階で接触口C2を形成しなくてもよい。
この時、データ線600の一部及びドレイン電極620は接触口C1、C2を通じてソース領域210及びドレイン領域230とそれぞれ連結される。
但し、第8実施例の構造においてはドレイン電極620を形成しなくてもよい。
但し、第7実施例の構造においてはドレイン領域230上部のゲート絶縁膜300、層間絶縁膜500及び保護絶縁膜700を除去して接触口C10を形成する。
最後に、図69に示すように、ITOなどの透明導電物質を蒸着してパターニングし、保持電極420上部に画素電極800を形成する。
この段階で画素電極800が経由口C3を通じてドレイン電極620と連結される。
但し、第8実施例の構造においては、画素電極800が接触口C10を通じて直接にドレイン領域230と連結される。
前記図59から、薄膜トランジスタにゲート開電圧が印加されても画素の電圧が瞬時に画像電圧に到達するのではなく、一定の時間にわたって次第に画像電圧値に到達することがわかっている。
これは配線及び蓄電器の抵抗及び静電容量のために発生する現象である。
このことから、液晶表示装置の等価回路図を図70に示す。
但し、図70において抵抗は保持蓄電器のみを考慮したものであって、保持領域240の抵抗がRst1で示され、保持蓄電器STGと直列に連結されている。
詳細に説明すれば、互いに絶縁して交差するゲート線G及びデータ線Dにそれぞれゲートg及びソースsが連結された薄膜トランジスタTFTのドレインdに、液晶蓄電器LCと保持蓄電器STGが並列に連結されており、ドレインdと保持蓄電器STGとの間に抵抗Rst1が連結されている構造である。
ドレイン領域230及び保持電極420に電圧が印加されると、ドレイン領域230の電荷が保持領域240に移動して電荷が蓄積される。
この時、ドレイン領域230の電荷が保持領域240の右側端部まで移動する経路の長さはLとなり、抵抗Rst1はこの長さに比例する。
そこで、蓄電器の充電時間は抵抗に比べて電荷の移動距離を縮小することが好ましい。
図71は本発明の第9実施例に係る液晶表示装置の配置図であって、シリコン層、保持電極線及びゲート電極のみを示したものであって、図50または図53の構造に適用され得る。
図71に示したように、第9実施例においては保持電極420の幅W3がシリコン層200の幅W2より狭く、保持電極420の周縁がシリコンパターン200の内側に入るように設計されている。
図52に示した構造と保持容量を同一にするためには、拡張された部分の長さはLと同一にし、拡張された部分の幅W3をシリコン層200の幅W0と同一にすればよい。
このような液晶表示装置の保持電極420に保持電圧Vstが印加されると、保持領域240の上部に電荷蓄積層241が形成される。
この時、ドーピングされた周縁領域250の抵抗が電荷蓄積層241の抵抗より小さいため、ドレイン領域230の電荷がまず周縁領域250に移動した後、保持領域240を縦方向に横切ってW3だけの距離を移動する。
保持電極420の拡張部の幅W3は長さLより短いため、図52の構造に比べて電荷の移動距離が短くなり、これによって保持領域240の抵抗も小さくなる。
図72で、図52の構造を有する液晶表示装置の充電特性曲線が点線で示したaであり、図71の構造を有する液晶表示装置の充電特性曲線が実線bである。
いずれにおいても保持容量には差がないのでキックバック電圧ΔVには差がないが、bの場合がaより充電時間が短いことがわかる。
これを等価回路図を通じて示すと、図73のようになる。
すなわち、保持領域240の抵抗Rst2とドレインdとの間に周縁領域250の抵抗R1が連結されている構造である。
従って、周縁領域250の抵抗を減少させた実施例を提示する。
配置図である図74及び図74のXXXV−XXXV′線による断面図である図75に示した構造は、本発明の第10実施例による液晶表示装置である。
図71に示した第9実施例と基本構造は同一である。
但し、シリコン層200のドーピングされた上部周縁領域250が、ゲート絶縁膜300、層間絶縁膜500、保護絶縁膜700に開いており、横方向に配列された多数の接触口C11を通じてその上のITO画素電極800と連結されている。
配線図である図76及び図76のXXXVII−XXXVII′線による断面図である図77に示した第11実施例においては、保持領域240下部に位置したドーピングされた周縁領域260と画素電極800がゲート絶縁膜300、層間絶縁膜500及び保護膜700に開いた接触口C12を通じて連結されている。
その他の構造は第9実施例と類似する。
従って、上部及び下部周縁領域250、260から電荷が同時に保持領域240に移動するため、二つの領域250、260から出発する電荷が実際に移動する距離は、保持領域240の幅の半ばの距離となる。
抵抗もこれによって縮小し、充電時間も短くなる。
図78で、R2、R3は、それぞれ上部周縁領域250及び下部周縁領域260の抵抗であり、Rst3及びRst4はそれぞれの保持領域240のうち、上・下部の片側の領域の抵抗である。
図76の構造が図71の構造と同一であれば、Rst3≒Rst4≒(Rst)×2、R2≒R1となる。
下部周縁領域260の抵抗が上部周縁領域250の抵抗と類似していると、R3≒R2≒R1となる。
従って、全体抵抗は(R1×2)+(Rst2×4)となり、図71の構造に比べて抵抗が非常に縮小することがわかる。
図79及び図80に示した第12及び第13実施例は、(1)ドーピングされた下部周縁領域260とITO画素電極800が、ゲート絶縁膜300、層間絶縁膜500、保護絶縁膜700に開いており、横方向に配列された多数の接触口C13を通じて連結されるか、(2)ドーピングされた上部及び下部周縁領域250、260のすべてとITO画素電極800とが、ゲート絶縁膜300、層間絶縁膜500及び保護絶縁膜700に開いている多数の接触口C11、C13を通じて連結されるようにすることにより、抵抗を低めている例である。
これは前述のように、周縁領域250、260に比べて抵抗の低いITO画素電極800が電荷の移動経路となるからである。
図81は本発明の第14実施例による液晶表示装置の配置図であり、図82は図81のXLII−XLII′線の断面図であり、基本構造は前述の実施例と同様である。
金属パターン630は、ドーピングされた上部及び下部周縁領域250、260と、ゲート絶縁膜300及び層間絶縁膜500に形成されている多数の接触口C14、C15を通じて接触している。
また、保持電極420、層間絶縁膜500及び金属パターン630がまた他の保持蓄電器を形成するため、保持容量が増加する効果がある。
図83及び図84は、本発明の第15実施例による液晶表示装置の配置図及びXLIV−XLIV′線による断面図である。
金属パターン640、650は、ドーピングされた周縁領域250、260上部にのみ形成されており、ゲート絶縁膜300及び層間絶縁膜500に形成されている多数の接触口C14、C15を通じて周縁領域250、260に連結されている。
しかし、この場合は保持電極420と金属パターン640、650が重畳しないため、保持電極420と金属パターン640、650による保持蓄電器が形成されない。
図85及び図86は本発明の第16実施例による液晶表示装置の配置図及びXLVI−XLVI′線による断面図である。
本発明の第9乃至第26実施例による液晶表示装置を製造する方法は、保持電極420をシリコンパターン200より内側に形成する点と、データ線600を作る時に金属パターン630、640、650を共に作る点などを除いたら、第1及び/または第8実施例による製造方法と同一である。
図87及び図88に示したように、透明な絶縁基板100上に多結晶シリコン層200が形成されている。
多結晶シリコン層200が形成されている基板100上には、二酸化シリコンや窒化シリコンからなるゲート絶縁膜300が、500〜3,000Åの厚さで形成されている。
また、保持線430がゲート線400と平行に、同一層に同一物質で形成されており、その一部が保持電極420となる。
この時、配線400、410、420、430は二重膜または多重膜で形成し得る。
500〜2,500Åの厚さを有する第1絶縁膜51、52が、ゲート線400、ゲート電極410、保持線430、保持電極420などの配線上に形成されている。
第1絶縁膜51、52は、単一膜または多重膜で形成されている。
この絶縁膜51、52上には金属パターン61、62が形成されているが、保持電極420上部の第1絶縁膜52上に形成されている金属パターン62が保持蓄電器のまた他の電極となる。
この場合、配線400、410、420、430、第1絶縁膜51、52及び金属パターン61、62は同一形態を有する。
層間絶縁膜500及びゲート絶縁膜300は、ソース領域210及びドレイン領域230を露出する接触口C1、C2を有している。
層間絶縁膜500上には、データ線600が、チタニウムまたは窒化チタニウムなどで縦方向に形成されている。
データ線600から分岐した部分は、ソース領域210と接触口C1を通じて連結され、ソース電極610をなす。
ゲート電極410を中心としてソース電極610の反対側には、接触口C2を通じてドレイン領域230と連結されるドレイン電極620が形成されている。
保護絶縁膜700にはドレイン電極620を露出する接触口C3が形成されており、保護絶縁膜700及び層間絶縁膜500には保持蓄電器用金属パターン62を露出する経由口C16が形成されている。
画素電極800は接触口C3を通じてドレイン電極620と連結され、経由口C16を通じて保持蓄電器用金属パターン62と接触している。
保持蓄電器をなす保持電極420、その上部の第1絶縁膜52及び金属パターン62は、それぞれ多重膜で形成されていることも可能である。
このことを図89を参照してさらに説明する。
図89に示したように、ゲート絶縁膜300上にゲート配線用金属で形成された保持電極420は、アルミニウム421及びチタニウム膜422からなる二重膜で形成されている。
保持電極420上には二重膜または三重膜で第1絶縁膜52が形成されている。
第1絶縁膜52は、二酸化シリコン膜152及び窒化シリコン膜252の二重膜または二酸化シリコン膜152、窒化シリコン膜252及び二酸化シリコン膜352の三重膜で形成されている。
金属パターン62は画素電極800と接触している。
図90は本発明の第18実施例による前段ゲート方式の液晶表示装置の配置図であり、図91は図90のLI−LI′線による断面図である。
前段ゲート方式においては、前段ゲート線の一部が保持電極の役割を果す。
第2保持電極64は、画素電極800と経由口C16を通じて接触している。
前段ゲート線401と画素電極800とが重畳する部分で保持蓄電器が形成される点を除き、前述の独立配線方式の液晶表示装置と構造が同一である。
以下、このような本発明の第17実施例による液晶表示装置の製造方法について、独立配線方式による図87及び図92A乃至図102を参照して説明する。
図92に示すように、透明な絶縁基板100上に多結晶シリコン層200を形成する。
シリコン層200の結晶性を増大するために熱処理やレーザアニーリングを実施し得る。
図94に示すように、アルミニウムでゲート配線用導電膜402を蒸着した後、その上に二酸化シリコンからなる500〜2,500Åの厚さの第1絶縁膜50及び保持蓄電器用金属膜60を順序に積層する。
ゲート配線用導電膜402はアルミニウム膜(図示しない)及びチタニウム膜(図示しない)を連続に蒸着して二重膜に形成することができる。
第1絶縁膜50は、二酸化シリコン層及び窒化シリコン層の二重層または酸化シリコン層、窒化シリコン層及び酸化シリコン層からなる多重層に形成することができる。
また、保持蓄電器用金属膜60を、最上部層がITO物質のエッチング液に対してエッチング比の小さいモリブデン膜、ネオジム膜またはクロム膜である多重膜に積層することも可能である。
従って、ゲートパターン上部に形成される絶縁膜パターン及び金属パターンは、ゲートパターンと同一のパターンに形成される。
この過程で、保持電極420、保持電極420上部に形成された第1絶縁膜52及びその上に形成された保持蓄電器用金属パターン62からなる保持蓄電器を形成する。
その上に、図97に示すように、第2絶縁膜500を積層し、図98に示すようにソース領域210及びドレイン領域230上に位置したゲート絶縁膜300と第2絶縁膜500とを除去してそれぞれの接触口C1、C2を形成する。
ゲート電極410上部に接触口が必要である場合には、ソース領域210及びドレイン領域230を露出する接触口C1、C2を3段階にわたって実施しなければならない。
これについては図103乃至図105Cを参照してさらに説明する。
ソース領域210及び230は、接触口C1、C2を通じてそれぞれソース電極610及びドレイン電極620と連結される。
保護絶縁膜700は、第2絶縁膜500とエッチング比が同一である物質で形成される。
次に、ドレイン電極620上部の保護絶縁膜700、保持蓄電器用金属パターン62上部の保護絶縁膜700及び第2絶縁膜500をエッチングし、図101に示す接触口C3と経由口C16とを形成する。
保持蓄電器用金属パターン62上部の絶縁層500、700の厚さはドレイン電極620上部の絶縁層700の厚さより厚いため、ドレイン電極620上部では過エッチングが発生する。
画素電極800は、接触口C3を通じてドレイン電極620と接触し、また経由口C16を通じて保持蓄電器用金属パターン62と接触する。
前述のように、多重膜で形成されている保持蓄電器用金属パターン62の最上層はITOエッチング液に対して耐性の強い物質で形成されているため、エッチストッパの役割を果す。
従って、その下部の絶縁膜52の厚さを均一に維持することができる。
また、ドレイン電極620は、チタニウムまたは窒化チタニウムで形成されているため、過エッチングされている接触口C3を通じてITOエッチング液が染込んでもドレイン電極620の腐食が起き難い。
まず、図103に示すように、ソース領域210及びドレイン領域230上部及び保持蓄電器用金属パターン62上部の第2絶縁膜500をエッチングする。
その後、図104に示すように、ゲート電極410上部の金属パターン61をエッチングする。
その後、図105に示すように、ソース領域210及びドレイン領域230上部に位置したゲート絶縁膜300及びゲート電極410上部の第1絶縁膜51をエッチングし、ソース領域210及びドレイン領域230及びゲート電極410を露出する。
このような実施例のように、保持蓄電器用の二つの電極とその間に位置した絶縁層で構成される保持蓄電器は、ドーピングされたシリコンパターンを保持蓄電器の電極として利用せず、ゲート配線用金属で保持蓄電器の一つの電極を形成するため、シリコンパターンのイオンドーピング工程が省略される。
また、ゲート配線工程で同時に保持蓄電器が形成されるため、別途の工程を追加する必要がない。
Claims (9)
- 絶縁基板と、
前記絶縁基板上に形成されているシリコン層と、
前記シリコン層を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート電極と、
保持電極を含み、前記ゲート絶縁膜上に形成されている保持電極線と、
前記ゲート電極及び前記保持電極線の上に形成されている層間絶縁膜と、
前記層間絶縁膜上に形成されている画素電極とを有し、
前記シリコン層は、
ドーピングされているソース領域及び前記画素電極と電気的に連結されているドレイン領域と、
前記ソース領域と前記ドレイン領域との間に位置してドーピングされていないチャンネル領域と、
前記ドレイン領域と隣接し、かつ前記チャンネル領域とは分離されてドーピングされていない保持領域と、
前記保持領域の周縁に隣接して前記ドレイン領域と連結されてドーピングされている第3領域と、
前記ドレイン領域及び前記第3領域から分離されており、前記保持領域を挟んで前記ドレイン領域及び前記第3領域と対向し、かつ前記保持領域と隣接して配置され、ドーピングされた第4領域とを含んでおり、
前記保持電極は、前記保持領域上に位置しており、
前記第3領域及び前記第4領域が前記保持領域を挟み込むように形成されており、
前記第3領域から前記第4領域に向かう第1方向における前記保持領域の第1長さは、前記第1方向と交差する第2方向における前記保持領域の第2長さよりも短い、
液晶表示装置。 - 前記ソース領域と前記ドレイン領域とのそれぞれに連結されているソース電極とドレイン電極、をさらに有する、請求項1に記載の液晶表示装置。
- 前記ゲート電極及び前記保持電極を覆い、前記ソース領域及び前記ドレイン領域をそれぞれ露出させている第1及び第2接触口、を含む層間絶縁膜、をさらに有し、
前記ソース電極と前記ドレイン電極とが前記層間絶縁膜上に形成され、前記第1及び第2接触口を通じて前記ソース領域と前記ドレイン領域とにそれぞれ連結される、請求項1に記載の液晶表示装置。 - 前記シリコン層がポリシリコンからなる、請求項1に記載の液晶表示装置。
- 前記ゲート絶縁膜は500〜3,000Åの厚さを有する、請求項1に記載の液晶表示装置。
- 前記ゲート絶縁膜はシリコンダイオキサイドまたはシリコンニトライドからなる、請求項1に記載の液晶表示装置。
- 前記ソース領域、前記ドレイン領域、前記第1領域、前記ゲート絶縁膜、前記ゲート電極を含んで薄膜トランジスタが形成されており、
前記保持電極には、前記画素電極及び前記ドレイン電極に印加される画像信号電圧の最大値より、前記薄膜トランジスタのしきい電圧以上高い電圧が印加される、請求項2に記載の液晶表示装置。 - 前記画素電極が前記第3領域と複数の位置で連結されている、請求項2に記載の液晶表示装置。
- 前記ゲート絶縁膜には前記第3領域を露出させている複数の接触口が形成されており、前記接触口を通じて前記画素電極が前記第3領域と連結されている、請求項1に記載の液晶表示装置。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970079791A KR100552280B1 (ko) | 1997-12-31 | 1997-12-31 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
KR1997P79791 | 1997-12-31 | ||
KR1998P2311 | 1998-01-26 | ||
KR1019980002311A KR100247270B1 (ko) | 1998-01-26 | 1998-01-26 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
KR1019980002312A KR100247271B1 (ko) | 1998-01-26 | 1998-01-26 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
KR1998P2312 | 1998-01-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37413198A Division JP3973787B2 (ja) | 1997-12-31 | 1998-12-28 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007199736A JP2007199736A (ja) | 2007-08-09 |
JP4884281B2 true JP4884281B2 (ja) | 2012-02-29 |
Family
ID=27349662
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37413198A Expired - Lifetime JP3973787B2 (ja) | 1997-12-31 | 1998-12-28 | 液晶表示装置及びその製造方法 |
JP2007103355A Expired - Lifetime JP4884281B2 (ja) | 1997-12-31 | 2007-04-11 | 液晶表示装置及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37413198A Expired - Lifetime JP3973787B2 (ja) | 1997-12-31 | 1998-12-28 | 液晶表示装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (5) | US6317173B1 (ja) |
JP (2) | JP3973787B2 (ja) |
CN (5) | CN1550838B (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777716B1 (en) | 1999-02-12 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of manufacturing therefor |
JP4402197B2 (ja) * | 1999-05-24 | 2010-01-20 | シャープ株式会社 | アクティブマトリクス型表示装置 |
JP2001013523A (ja) * | 1999-06-30 | 2001-01-19 | Nec Corp | 液晶表示装置及びその製造方法 |
JP4468529B2 (ja) * | 1999-07-09 | 2010-05-26 | シャープ株式会社 | 液晶表示装置 |
KR100342860B1 (ko) * | 1999-09-08 | 2002-07-02 | 구본준, 론 위라하디락사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
JP4755748B2 (ja) * | 1999-09-24 | 2011-08-24 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
KR100380141B1 (ko) * | 2000-09-25 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
JP4632522B2 (ja) | 2000-11-30 | 2011-02-16 | Nec液晶テクノロジー株式会社 | 反射型液晶表示装置の製造方法 |
KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
JP4662647B2 (ja) * | 2001-03-30 | 2011-03-30 | シャープ株式会社 | 表示装置及びその製造方法 |
JP4306142B2 (ja) | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
GB0112561D0 (en) * | 2001-05-23 | 2001-07-18 | Koninl Philips Electronics Nv | Active plate |
KR100797374B1 (ko) * | 2001-06-05 | 2008-01-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
KR100699987B1 (ko) * | 2001-08-06 | 2007-03-26 | 삼성에스디아이 주식회사 | 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법 |
US7285459B2 (en) | 2001-08-06 | 2007-10-23 | Samsung Sdi Co., Ltd. | Flat panel display with high capacitance and method of manufacturing the same |
KR100838185B1 (ko) * | 2001-09-24 | 2008-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 |
KR100557499B1 (ko) | 2002-12-31 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 |
GB0302485D0 (en) * | 2003-02-04 | 2003-03-05 | Plastic Logic Ltd | Pixel capacitors |
KR100980010B1 (ko) * | 2003-07-14 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR100659532B1 (ko) * | 2003-11-28 | 2006-12-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
US7379136B2 (en) * | 2003-12-29 | 2008-05-27 | Lg.Philips Lcd Co., Ltd. | Transflective type liquid crystal display device and method for fabricating the same |
US7098091B2 (en) * | 2004-02-20 | 2006-08-29 | Au Optronics Corporation | Method for fabricating thin film transistors |
TWI382452B (zh) * | 2004-03-19 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
KR101043991B1 (ko) * | 2004-07-28 | 2011-06-24 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
KR101073403B1 (ko) * | 2004-09-09 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
KR101050899B1 (ko) * | 2004-09-09 | 2011-07-20 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
KR100647774B1 (ko) * | 2004-11-04 | 2006-11-23 | 엘지.필립스 엘시디 주식회사 | 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법 |
KR101230299B1 (ko) * | 2005-01-07 | 2013-02-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
JP4748441B2 (ja) * | 2005-03-08 | 2011-08-17 | セイコーエプソン株式会社 | 電気泳動表示装置、その製造方法及び電子機器 |
KR101119186B1 (ko) * | 2005-04-06 | 2012-03-20 | 삼성전자주식회사 | 표시패널, 이를 갖는 표시장치 및 이의 제조 방법 |
KR101217157B1 (ko) * | 2005-10-20 | 2012-12-31 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
KR20070049742A (ko) * | 2005-11-09 | 2007-05-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
JP2007139948A (ja) * | 2005-11-16 | 2007-06-07 | Epson Imaging Devices Corp | 電気光学装置及び電子機器 |
US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101230307B1 (ko) * | 2006-02-17 | 2013-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20080001941A (ko) * | 2006-06-30 | 2008-01-04 | 삼성전자주식회사 | 표시패널 |
DE102006060734B4 (de) | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
KR101250790B1 (ko) * | 2006-06-30 | 2013-04-04 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
JP5090693B2 (ja) * | 2006-09-04 | 2012-12-05 | 三菱電機株式会社 | 表示装置とその製造方法 |
KR101335276B1 (ko) | 2006-09-20 | 2013-11-29 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법 |
KR100978266B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
TWI339443B (en) * | 2007-04-13 | 2011-03-21 | Au Optronics Corp | A pixel and a storage capacitor of the pixel and a method of forming thereof |
TWI376556B (en) * | 2007-05-30 | 2012-11-11 | Au Optronics Corp | Pixel structure and method for forming thereof |
CN100464241C (zh) * | 2007-07-03 | 2009-02-25 | 友达光电股份有限公司 | 液晶显示器的像素结构及其制造方法 |
TWI336806B (en) | 2007-11-02 | 2011-02-01 | Au Optronics Corp | Pixel of transflective liquid crystal display array substrate and method of fabricating the same |
TWI413840B (zh) * | 2007-11-02 | 2013-11-01 | Au Optronics Corp | 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法 |
KR101710179B1 (ko) * | 2010-06-03 | 2017-02-27 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
KR20120129593A (ko) * | 2011-05-20 | 2012-11-28 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
KR101818647B1 (ko) * | 2011-06-14 | 2018-01-16 | 삼성디스플레이 주식회사 | 유기 발광 표시장치의 제조방법 |
KR101833235B1 (ko) * | 2011-07-14 | 2018-04-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
US9012993B2 (en) * | 2011-07-22 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101942980B1 (ko) * | 2012-01-17 | 2019-01-29 | 삼성디스플레이 주식회사 | 반도체 디바이스 및 그 형성 방법 |
KR101987384B1 (ko) * | 2012-11-23 | 2019-06-11 | 엘지디스플레이 주식회사 | 표시장치 |
JP7139636B2 (ja) * | 2018-03-19 | 2022-09-21 | 株式会社リコー | 表示素子及びその製造方法、表示装置、システム |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5910988A (ja) * | 1982-07-12 | 1984-01-20 | ホシデン株式会社 | カラ−液晶表示器 |
JPH0622245B2 (ja) * | 1986-05-02 | 1994-03-23 | 富士ゼロックス株式会社 | 薄膜トランジスタの製造方法 |
US5051570A (en) * | 1989-01-20 | 1991-09-24 | Nec Corporation | Liquid crystal light valve showing an improved display contrast |
US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
JP3092570B2 (ja) | 1990-04-11 | 2000-09-25 | セイコーエプソン株式会社 | 液晶表示パネルの製造方法 |
US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
KR930012126B1 (ko) | 1990-12-18 | 1993-12-24 | 삼성전자 주식회사 | Ccd형 이미지 센서의 제조방법 및 그 구조 |
JP3106566B2 (ja) | 1991-07-26 | 2000-11-06 | ソニー株式会社 | 液晶表示装置および製造方法 |
JPH0635004A (ja) | 1992-07-21 | 1994-02-10 | Sony Corp | 液晶表示装置 |
JP2859784B2 (ja) | 1992-09-03 | 1999-02-24 | シャープ株式会社 | アクティブマトリクス基板 |
CN1033252C (zh) * | 1992-12-29 | 1996-11-06 | 株式会社金星社 | 制造薄膜晶体管的方法 |
JPH0728090A (ja) | 1993-07-14 | 1995-01-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
JPH0764051A (ja) * | 1993-08-27 | 1995-03-10 | Sharp Corp | 液晶表示装置およびその駆動方法 |
JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
JPH07302912A (ja) * | 1994-04-29 | 1995-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP3105408B2 (ja) * | 1994-10-19 | 2000-10-30 | シャープ株式会社 | 液晶表示素子 |
US5814529A (en) * | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
JP3375814B2 (ja) | 1995-02-15 | 2003-02-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
JP3792749B2 (ja) * | 1995-06-02 | 2006-07-05 | 株式会社東芝 | 液晶表示装置 |
US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
JP3245527B2 (ja) | 1995-12-13 | 2002-01-15 | シャープ株式会社 | 液晶表示装置 |
JP3212252B2 (ja) | 1996-06-13 | 2001-09-25 | シャープ株式会社 | 液晶表示装置 |
JPH09171196A (ja) | 1995-10-16 | 1997-06-30 | Sharp Corp | 液晶表示装置 |
JP3490216B2 (ja) | 1996-04-24 | 2004-01-26 | シャープ株式会社 | スイッチング素子基板の製造方法 |
US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
KR100364771B1 (ko) * | 1995-10-20 | 2003-04-07 | 엘지전자 주식회사 | 액정표시장치의구조및제조방법 |
JPH09127556A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 表示装置及びその駆動方法 |
KR100193653B1 (ko) * | 1995-11-20 | 1999-06-15 | 김영환 | 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법 |
KR100192507B1 (ko) | 1996-01-18 | 1999-06-15 | 구자홍 | 티에프티-엘씨디의 구조 및 제조방법 |
JP3413000B2 (ja) * | 1996-01-25 | 2003-06-03 | 株式会社東芝 | アクティブマトリックス液晶パネル |
US6208400B1 (en) * | 1996-03-15 | 2001-03-27 | Canon Kabushiki Kaisha | Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon |
KR100198539B1 (ko) | 1996-05-02 | 1999-06-15 | 구자홍 | 액정표시장치용 박막트랜지스터 제조방법 |
JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP3708637B2 (ja) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
KR100224704B1 (ko) * | 1996-07-23 | 1999-10-15 | 윤종용 | 박막 트랜지스터-액정표시장치 및 그 제조방법 |
KR100234892B1 (ko) * | 1996-08-26 | 1999-12-15 | 구본준 | 액정표시장치의 구조 및 그 제조방법 |
KR100209620B1 (ko) * | 1996-08-31 | 1999-07-15 | 구자홍 | 액정 표시 장치 및 그 제조방법 |
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
-
1998
- 1998-12-28 JP JP37413198A patent/JP3973787B2/ja not_active Expired - Lifetime
- 1998-12-30 CN CN200410062132.3A patent/CN1550838B/zh not_active Expired - Lifetime
- 1998-12-30 CN CN200810166498.3A patent/CN101387802B/zh not_active Expired - Lifetime
- 1998-12-30 US US09/222,783 patent/US6317173B1/en not_active Expired - Lifetime
- 1998-12-30 CN CN200410062130.4A patent/CN100595657C/zh not_active Expired - Lifetime
- 1998-12-30 CN CNB981271723A patent/CN1173218C/zh not_active Expired - Lifetime
- 1998-12-30 CN CN200410062131.9A patent/CN100595658C/zh not_active Expired - Lifetime
-
2001
- 2001-09-20 US US09/956,145 patent/US6549249B2/en not_active Expired - Lifetime
-
2003
- 2003-02-19 US US10/367,769 patent/US6784950B2/en not_active Expired - Lifetime
- 2003-02-19 US US10/367,743 patent/US7271857B2/en not_active Expired - Lifetime
-
2005
- 2005-03-18 US US11/082,983 patent/US7227597B2/en not_active Expired - Lifetime
-
2007
- 2007-04-11 JP JP2007103355A patent/JP4884281B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030184686A1 (en) | 2003-10-02 |
US7227597B2 (en) | 2007-06-05 |
CN101387802B (zh) | 2012-05-16 |
US7271857B2 (en) | 2007-09-18 |
JPH11271812A (ja) | 1999-10-08 |
US20020012078A1 (en) | 2002-01-31 |
US6549249B2 (en) | 2003-04-15 |
CN101387802A (zh) | 2009-03-18 |
JP3973787B2 (ja) | 2007-09-12 |
US6317173B1 (en) | 2001-11-13 |
CN1224887A (zh) | 1999-08-04 |
US6784950B2 (en) | 2004-08-31 |
CN100595657C (zh) | 2010-03-24 |
JP2007199736A (ja) | 2007-08-09 |
CN1550838B (zh) | 2010-05-12 |
US20050161677A1 (en) | 2005-07-28 |
CN1173218C (zh) | 2004-10-27 |
CN100595658C (zh) | 2010-03-24 |
CN1550838A (zh) | 2004-12-01 |
CN1550837A (zh) | 2004-12-01 |
CN1550861A (zh) | 2004-12-01 |
US20030147022A1 (en) | 2003-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884281B2 (ja) | 液晶表示装置及びその製造方法 | |
US5757453A (en) | Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor | |
US8184219B2 (en) | Stacked storage capacitor-on-gate structure for a thin film transistor liquid crystal display | |
KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
US8068188B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100260359B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
TWI669558B (zh) | 畫素結構及畫素結構製造方法 | |
JP2003241687A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
JP2002040481A (ja) | 表示装置、その製造方法、及び配線基板 | |
US5286983A (en) | Thin-film-transistor array with capacitance conductors | |
US5508765A (en) | Matrix-addressed type display device | |
JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
US7528407B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR19990003711A (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
JPH0635004A (ja) | 液晶表示装置 | |
KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
JPH10335671A (ja) | ドライバーモノリシック駆動素子 | |
KR100247271B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
KR100552280B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
KR0156206B1 (ko) | 액정표시소자의 스토리지 케패시터 형성방법 및 구조 | |
KR100247270B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
JPH06275644A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH08179363A (ja) | マトリックス型表示装置 | |
JPH05196966A (ja) | アクティブマトリックスパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110224 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |