KR100198539B1

KR100198539B1 - 액정표시장치용 박막트랜지스터 제조방법

Info

Publication number: KR100198539B1
Application number: KR1019960014280A
Authority: KR
Inventors: 김근호
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1996-05-02
Filing date: 1996-05-02
Publication date: 1999-06-15
Also published as: KR970077711A

Abstract

본 발명은 액정표시장치용 박막트랜지스터 제조방법에 관한 것으로 플라즈마에 의한 게이트절연층의 손상을 방지하여 소자의 신뢰성을 향상시키기 위한 것이다.

이를 위한 본 발명의 액정표시장치용 박막트랜지스터 제조방법은 기판상의 일정영역에 반도체층과 게이트절연층을 차례로 형성하는 제1스텝, 상기 게이트절연층을 포함한 기판상에 비정질실리콘층을 증착한 후 감광마스크를 통한 제1불순물 이온을 주입하여 상기 반도체층의 일영역에 스토리지 캐패시터의 하부전극을 형성하는 제2스텝, 상기 감광마스크를 제거하고 비정질실리콘층상에 제2불순물 이온주입을 실시하여 후공정에서 형성될 게이트전극의 극성을 정의하는 제3스텝, 상기 비정질실리콘층상에 텅스텐 실리사이드층을 형성한 후 함께 패터닝하여 상기 반도체층의 상측에 서로 일정간격을 두고 게이트전극과 스토리지 캐패시터 상부전극을 형성하는 제4스텝, 상기 게이트전극과 스토리지 캐패시터 상부전극을 마스크로하여 소오스 및 드레인영역 형성을 위한 제3불순물 이온을 주입하는 제5스텝, 콘택홀을 통해 상기 소오스 및 드레인영역과 접촉되도록 금속을 증착하여 패터닝하고 층간절연층을 형성하는 제6스텝, 상기 드레인영역과 접촉된 금속과 연결되도록 화소전극을 형성한 후 전면에 보호막을 형성하는 제7스텝을 포함하여 구비된다.

Description

액정표시장치용 박막트랜지스터 제조방법

제1도는 종래 액정표시장치의 레이아웃도.

제2도(a)∼(i)는 종래 액정표시장치용 박막트랜지스터 제조방법을 나타낸 공정단면도.

제3도(a)∼(i)는 본 발명의 액정표시장치용 박막트랜지스터 제조방법을 나타낸 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

31 : 기판 32 : 반도체층

32a : 소오스영역 32b : 드레인영역

33 : 게이트절연층 34 : 비정질실리콘층

34a : 게이트전극 34b : 스토리지 캐패시터 상부전극

35 : 포토레지스트 36 : 텅스텐 실리사이드층

37 : 제1층간절연층 38 : 소오스금속

39 : 드레인금속 40 : 제2층간절연층

41 : 희소전극(ITO) 42 : 보호막

본 발명은 액정표시장치의 제조방법에 관한 것으로 특히, 다결정 실리콘 트랜지스터를 이용한 액정표시장치의 소자특성을 향상시키는데 적당하도록 한 액정표시장치용 박막트랜지스터 제조방법에 관한 것이다.

일반적으로 박막트랜지스터는 액정표시장치 및 스태틱 램(Static RAM 이하 SRAM이라 칭함)에 주로 사용되어 왔다.

이하, 종래 액정표시장치용 박막트랜지스터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

제1도는 종래 액정표시장치의 레이아웃도이다.

먼저 제1도에서와 같이 종래 액정표시장치는 일정간격을 갖고 일방향으로 복수개의 게이트라인이 형성되고 상기 게이트라인과 수직한 방향으로 일정간격을 갖고 복수개의 데이터라인이 형성된다.

그리고 각각의 화소영역에는 화소전극이 형성되고 상기 게이트라인을 게이트전극으로 하고 데이터라인을 소오스전극으로 하여 게이트라인의 신호에 따라 데이터라인의 데이터신호를 화소전극에 인가하는 박막트랜지스터가 각각의 화소영역마다 형성된다.

한편, 제2도(a)∼(i)는 종래 액정표시장치용 박막트랜지스터 제조방법을 나타낸 공정단면도이다.

즉, 제2도(a)에 도시한 바와같이 석영(Quartz) 및 유리(Glass)와 같은 투명한 절연성기판(1)상에 다결정실리콘을 증착한 후 패터닝하여 반도체층(2)을 형성한다.

이어 제2도(b)에 도시한 바와 같이 반도체층(2)상에 제1 절연층(3)을 형성한 후 투명한 절연성기판(1)을 포함한 전면에 제2도(c)에 도시한 바와같이 포토레지스트(4)를 도포하여 노광 및 현상공정을 통해 패터닝한다.

이때 패터닝된 제1 포토레지스트(4)는 이후 공정에서 형성될 스토리지 캐패시터의 하부전극영역을 정의하기 위한 마스크로 사용된다.

즉, 제2도(c)에서와 같이 제1 포토레지스트(4)를 마스크로 하여 스토리지 캐패시터의 하부전극을 형성하기 위해 보론(B⁺)이온주입을 실시한다.

이어 O₂플라즈마에 의해 에싱(Ashing) 및 웨트 스트립(wet strip)처리를 하여 이온주입 공정 중 변성된 제1 포토레지스트(4)를 제거하고 전면에 다결정실리콘을 증착한 후 상기 다결정실리콘내에 B⁺이온을 주입하여 후 공정에서 형성될 게이트전극의 극성을 P도전형으로 한다.

이어 B⁺이온이 주입된 다결정실리콘상에 WSi를 증착한 다음 고온 열처리를 하게되면 WSi와 다결정실리콘이 반응하여 실리사이드층을 형성한다.

여기서 제2도(d)에 도시한 바와같이 상기 다결정실리콘과 실리사이드층을 패터닝하여 상기 반도체층(2)상측에 게이트전극(5)과 스토리지 캐패시터 상부전극(6)을 형성한다.

이어 제2도(e)에 도시한 바와같이 박막트랜지스터의 소오스영역 및 드레인영역을 형성하기 위해 상기 게이트전극(5)과 스토리지 캐패시터 상부전극(6)을 마스크로 하여 BF₂ ⁺또는 Ph⁺이온주입을 실시한 후 열처리를 통해 이온주입된 불순물을 활성화 시켜 소오스영역(2a)와 드레인영역(2b)을 형성한다.

그리고 제2도(f)에 도시한 바와같이 제1,제2 게이트전극(5,6)을 포함한 전면에 제1층간절연막(7)을 증착한 후 상기 소오스영역(2a)와 드레인영역(2b) 상측이 노출되도록 제1절연층(3)과 제1층간절연막(7)을 패터닝하여 금속콘택홀(8)을 형성한다.

이어 제2도(g)에서 도시한 바와같이 상기 금속콘택홀(8)을 포함한 전면에 금속(9)을 증착하여 패터닝한 후 제2도(h)에 도시한 바와같이 전면에 제2층간절연막(10)을 증착한다.

그리고 박막트랜지스터의 드레인전극(2b)과 접촉된 금속(9)의 표면이 노출되도록 제2층간절연막(10)을 패터닝한다.

이어 제2도(i)에 도시한 바와같이 제2층간절연막(10)을 포함한 전면에 화소전극용 ITO층(11)을 형성한 후 패터닝한 다음 전면에 보호막(12)을 증착하면 종래 액정표시장치용 박막트랜지스터 제조공정을 완료하게 된다.

그러나 상기와 같은 종래 액정표시장치용 박막트랜지스터 제조방법은 스토리지 캐패시터의 하부전극 형성을 위한 불순물 이온주입시 마스크로 사용되는 포토레지스트를 제거함에 있어서 O₂플라즈마에 게이트절연막이 노출되어 소자의 특성을 저하시키는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 스토리지 캐패시터의 하부전극 형성시 폴리사이드 게이트전극 공정중 비정질실리콘(a-Si) 증착 후 이온주입을 실시하여 플라즈마 손상에 의한 게이트전극과 게이트절연막 사이의 트랩 사이트(trap site)를 감소시키고 소자의 신뢰성을 향상시키는데 적당한 액정표시장치용 박막트랜지스터 제조방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 액정표시장치용 박막트랜지스터 제조방법은 기판상의 일정영역에 반도체층과 게이트절연층을 차례로 형성하는 제1스텝, 상기 게이트절연층을 포함한 기판상에 비정질실리콘층을 증착한 후 감광마스크를 통한 제1불순물 이온을 주입하여 상기 반도체층의 일영역에 스토리지 캐패시터의 하부전극을 형성하는 제2스텝, 상기 감광마스크를 제거하고 비정질실리콘층상에 제2불순물 이온주입을 실시하여 후공정에서 형성될 게이트전극의 극성을 정의하는 제3스텝, 상기 비정질실리콘층상에 텅스텐 실리사이드층을 형성한 후 함께 패터닝하여 상기 반도체층의 상측에 서로 일정간격을 두고 게이트전극과 스토리지 캐패시터 상부전극을 형성하는 제4스텝, 상기 제1, 제2게이트전극을 마스크로하여 소오스 및 드레인영역 형성을 위한 제3불순물 이온을 주입하는 제5스텝, 콘택홀을 통해 상기 소오스 및 드레인영역과 접촉되도록 금속을 증착하여 패터닝하고 층간절연층을 형성하는 제6스텝, 상기 드레인영역과 접촉된 금속과 연결되도록 화소전극을 형성한 후 전면에 보호막을 형성하는 제7스텝을 포함하여 구비된다.

이하 첨부된 도면을 참조하여 본 발명의 액정표시장치용 박막트랜지스터 제조방법을 설명하면 다음과 같다.

제3도(a)∼(i)는 본 발명의 액정표시장치용 박막트랜지스터 제조방법을 나타낸 공정단면도이다.

먼저, 제3도(a)에 도시한 바와 같이 석영(Quartz) 및 유리(Glass)와 같은 투명한 절연성 기판(31)상에 다결정실리콘을 증착한 후 패터닝하여 반도체층(32)을 형성한다.

이어 제3도(b)에 도시한 바와 같이 반도체층(32)상에 게이트절연층(33)을 형성한 후 제3도(c)에 도시한 바와 같이 상기 게이트절연층(33)을 포함한 기판(31)상에 비정질실리콘층(34)를 형성한다.

이어 제3도(d)에 도시한 바와 같이 비정질실리콘층(34)상에 포토레지스트(35)를 도포한 후 노광 및 현상공정으로 스토리지 캐패시터의 하부전극을 정의한다. 그리고 포토레지스트(35)를 마스크로하여 상기 반도체층(32)내에 스토리지 캐패시터의 하부전극 형성용 제1불순물 이온주입을 실시한다.

이때 상기 반도체층(32)내에 주입된 제1불순물 이온은 B⁺이온이다.

이어 제3도(e)에 도시한 바와 같이 상기 포토레지스트를 제거한 후 비정질실리콘층(34)상에 제2불순물 이온주입을 실시하여 후공정에서 형성될 게이트전극의 극성을 정의한다. 즉 P도전형일 경우에는 BF₂ ⁺를 이온주입한다.

이때 포토레지스트(35)의 제거는 O₂플라즈마에 의한 에싱(Ashing)처리를 통해 이루어지며 SCl 과 HF 용액으로 세정공정을 실시한다.

이어 제3도(f)에 도시한 바와 같이 불순물 이온주입된 비정질실리콘층(34)상에 텅스텐 실리사이드층(36)을 형성한 후 상기 비정질실리콘층(34)와 텅스텐 실리사이드층(36)을 함께 패터닝하여 상기 반도체층(32) 상측에 게이트전극(34a)과 스토리지 캐패시터 상부전극(34b)를 형성한다.

따라서 게이트전극(34a)과 스토리지 캐패시터 상부전극(34b)은 비정질실리콘층(34)과 실리사이드층(36)의 이중구조로 된다.

이어 게이트전극(34a)과 스토리지 캐패시터 상부전극(34b)을 마스크로하여 상기 반도체층(32)내에 소오스 및 드레인영역 형성을 위한 제3불순물 이온주입을 실시하여 상기 제1게이트전극(34a) 양측 하부의 반도체층(32)에 소오스영역(32a)와 드레인영역(32b)을 형성한다.

그리고 제3도(g)에 도시한 바와 같이 제1, 제2 게이트전극(32a,32b)을 포함한 전면에 제1층간절연층(37)을 형성한 후 이를 패터닝하여 상기 소오스영역(32a)과 드레인영역(32b)상측을 노출시켜 콘택홀을 형성한다.

이어 콘택홀을 포함한 전면에 금속을 증착하고 패터닝하여 소오스 및 드레인금속(38,39)을 형성한다.

이어 소오스 및 드레인금속(38,39)을 포함한 전면에 제2층간절연층(40)을 형성하고 상기 드레인금속(39)의 표면이 노출되도록 제2층간절연층(40)을 선택적으로 제거하여 콘택홀을 형성한다.

그리고 제3도(h)에 도시한 바와 같이 상기 드레인금속(39)과 접촉되도록 화소전극(41)을 형성한다.

이어 제3도(i)에 도시한 바와 같이 상기 화소전극(41)을 포함한 전면에 보호막(42)을 증착하면 본 발명의 액정표시장치용 박막트랜지스터 제조공정을 완료한다.

이상 상술한 바와같이 본 발명의 액정표시장치용 박막트랜지스터 제조방법은 게이트절연층상에 비정질실리콘층을 형성한 후 스토리지 캐패시터의 하부전극 형성용 이온주입을 실시하므로 포토레지스트 제거시 플라즈마에 의한 게이트절연층의 손상을 방지하여 소자의 신뢰성을 향상시키고 게이트전극과 게이트절연층 사이의 트랩 사이트를 감소시키는 효과가 있다.

Claims

기판상의 일정영역에 반도체층과 게이트절연층을 차례로 형성하는 제1스텝; 상기 게이트절연층을 포함한 기판상에 비정질실리콘층을 증착한 후 감광마스크를 통한 제1불순물 이온을 주입하여 상기 반도체층의 일영역에 스토리지 캐패시터의 하부전극을 형성하는 제2스텝; 상기 감광마스크를 제거하고 비정질실리콘층상에 제2불순물 이온주입을 실시하여 후공정에서 형성될 게이트전극의 극성을 정의하는 제3스텝; 상기 비정질실리콘층상에 텅스텐 실리사이드층을 형성한 후 함께 패터닝하여 상기 반도체층의 상측에 서로 일정간격을 두고 게이트전극과 스토리지 캐패시터 상부전극을 형성하는 제4스텝; 상기 제1, 제2게이트전극을 마스크로하여 소오스 및 드레인영역 형성을 위한 제3불순물 이온을 주입하는 제5스텝; 콘택홀을 통해 상기 소오스 및 드레인영역과 접촉되도록 금속을 증착하여 패터닝하고 층간절연층을 형성하는 제6스텝; 상기 드레인영역과 접촉된 금속과 연결되도록 화소전극을 형성한 후 전면에 보호막을 형성하는 제7스텝을 포함하여 구비됨을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제1항에 있어서, 기판의 물질은 석영 또는 유리와 같은 절연성물질임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제1항에 있어서, 상기 제1불순물 이온은 B⁺이온임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제1항에 있어서, 제2스텝은 게이트절연층을 포함한 기판상에 비정질실리콘층을 형성한 후 비정질실리콘층상에 포토레지스트를 도포하는 스텝; 노광 및 현상공정으로 상기 포토레지스트를 패터닝하여 스토리지 캐패시터의 하부전극영역을 정의하는 스텝; 패터닝된 포토레지스트를 마스크로한 불순물 이온주입을 실시하여 스토리지 캐패시터의 하부전극을 형성하는 스텝; 상기 포토레지스트를 제거하기 위해 O₂플라즈마로 에싱 처리한 후 세정공정을 실시하는 스텝으로 이루어짐을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제4항에 있어서, 세정공정시 사용되는 용액은 SCl, HF임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제1항에 있어서, 제1, 제2게이트전극은 비정질실리콘과 실리사이드의 이중구조임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제1항에 있어서, 제2불순물은 BF₂ ⁺또는 Ph⁺중 어느 하나임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
제1항에 있어서, 제6스텝은 제1, 제2 게이트전극을 포함한 전면에 층간절연층을 형성하는 스텝; 상기 제1층간절연층을 패터닝하여 소오스 및 드레인영역상의 게이트절연층의 표면을 소정부분 노출시켜 콘택홀을 형성하는 스텝; 전면에 금속을 증착한 후 패터닝 한 다음 제2층간절연층을 형성하는 스텝으로 이루어짐을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.