KR970077711A - 액정표시장치용 박막트랜지스터 제조방법 - Google Patents
액정표시장치용 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970077711A KR970077711A KR1019960014280A KR19960014280A KR970077711A KR 970077711 A KR970077711 A KR 970077711A KR 1019960014280 A KR1019960014280 A KR 1019960014280A KR 19960014280 A KR19960014280 A KR 19960014280A KR 970077711 A KR970077711 A KR 970077711A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- insulating layer
- amorphous silicon
- patterning
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치용 박막트랜지스터 제조방법에 관한 것으로 플라즈마에 의한 게이트절연층의 손상을 방지하여 소자의 신뢰성을 향상시키기 위한 것이다.
이를 위한 본 발명의 액정표시장치용 박막트랜지스터 제조방법은 기판상의 일정영역에 반도체층과 게이트절연층을 차례로 형성하는 제1스텝, 상기 게이트절연층을 포함한 기판상에 비정질실리콘층을 증착한 후 감광마스크를 통한 제1불순물 이온을 주입하여 상기 반도체층의 일영역에 스토리지 캐패시터의 하부전극을 형성하는 제2스텝, 상기 감광마스크를 제거하고 비정질실리콘층상에 제2불순물 이온주입을 실시하여 후공정에서 형성될 게이트전극의 극성을 정의하는 제3스텝, 상기 비정질실리콘층상에 텅스텐 실리사이드층을 형성한 후 함께 패터닝하여 상기 반도체층의 상측에 서로 일정간격을 두고 게이트전극과 스토리지 캐패시터 상부전극을 형성하는 제4스텝, 상기 게이트전극과 스토리지 캐패시터 상부전극을 마스크로하여 소오스 및 드레인영역 형성을 위한 제3불순물 이온을 주입하는 제5스텝, 콘택홀을 통해 상기 소오스 및 드레인영역과 접촉되도록 금속을 증착하여 패터닝하고 층간절연층을 형성하는 제6스텝, 상기 드레인영역과 접촉된 금속과 연결되도록 화소전극을 형성한 후 전면에 보호막을 형성하는 제7스텝을 포함하여 구비된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (a)∼(i)는 본 발명의 액정표시장치용 박막트랜지스터 제조방법을 나타낸 공정단면도.
Claims (8)
- 기판상의 일정영역에 반도체층과 게이트절연층을 차례로 형성하는 제1스텝; 상기 게이트절연층을 포함한 기판상에 비정질실리콘층을 증착한 후 감광마스크를 통한 제1불순물 이온을 주입하여 상기 반도체층의 일영역에 스토리지 캐패시터의 하부전극을 형성하는 제2스텝; 상기 감광마스크를 제거하고 비정질실리콘층상에 제2불순물 이온주입을 실시하여 후공정에서 형성될 게이트전극의 극성을 정의하는 제3스텝; 상기 비정질실리콘층상에 텅스텐 실리사이드층을 형성한 후 함께 패터닝하여 상기 반도체층의 상측에 서로 일정간격을 두고 게이트 전극과 스토리지 캐패시터 상부전극을 형성하는 제4스텝; 상기 제1, 제2게이트전극을 마스크로하여 소오스 및 드레인영역 형성을 위한 제3불순물 이온을 주입하는 제5스텝; 콘택홀을 통해 상기 소오스 및 드레인영역과 접촉되도록 금속을 증착하여 패터닝하고 층간절연층을 형성하는 제6스텝; 상기 드레인영역과 접촉된 금속과 연결되도록 화소전극을 형성한 후 전면에 보호막을 형성하는 제7스텝을 포함하여 구비됨을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제1항에 있어서, 기판의 물질은 석영 또는 유리와 같은 절연성물질임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1불순물 이온은 B+이온임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제1항에 있어서, 제2스텝은 게이트절연층을 포함한 기판상에 비정질실리콘층을 형성한 후 비정질실리콘층상에 포토레지스트를 도포하는 스텝; 노광 및 현상공정으로 상기 포토레지스트를 패터닝하여 스토리지 캐패시터의 하부전극영역을 정의하는 스텝; 패터닝된 포토레지스트를 마스크로한 불순물 이온주입을 실시하여 스토리지 캐패시터의 하부전극을 형성하는 스텝; 상기 포토레지스트를 제거하기 위해 O2플라즈마로 에싱 처리한 후 세정공정을 실시하는 스텝으로 이루어짐을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제4항에 있어서, 세정공정시 사용되는 용액은 SCl, HF임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제1항에 있어서, 제1, 게2게이트전극은 비정질실리콘과 실리사이드의 이중구조임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제1항에 있어서, 제2불순물은 BF2 +또는 Ph+중 어느 하나임을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.
- 제1항에 있어서, 제6스텝은 제1, 제2게이트전극을 포함한 전면에 층간절연층을 형성하는 스텝; 상기 제1층간절연층을 패터닝하여 소오스 및 드레인영역상에 게이트절연층의 표면을 소정부분 노출시켜 콘택홀을 형성하는 스텝; 전면에 금속을 증착한 후 패터닝 한 다음 제2층간절연층을 형성하는 스텝으로 이루어짐을 특징으로 하는 액정표시장치용 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014280A KR100198539B1 (ko) | 1996-05-02 | 1996-05-02 | 액정표시장치용 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014280A KR100198539B1 (ko) | 1996-05-02 | 1996-05-02 | 액정표시장치용 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077711A true KR970077711A (ko) | 1997-12-12 |
| KR100198539B1 KR100198539B1 (ko) | 1999-06-15 |
Family
ID=19457581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960014280A KR100198539B1 (ko) | 1996-05-02 | 1996-05-02 | 액정표시장치용 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100198539B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552280B1 (ko) * | 1997-12-31 | 2006-06-22 | 삼성전자주식회사 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
| US7227597B2 (en) | 1997-12-31 | 2007-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488488B1 (ko) * | 2002-01-11 | 2005-05-11 | 주식회사 케이이씨 | 반도체 소자의 캐패시터 제조 방법 |
-
1996
- 1996-05-02 KR KR1019960014280A patent/KR100198539B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552280B1 (ko) * | 1997-12-31 | 2006-06-22 | 삼성전자주식회사 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
| US7227597B2 (en) | 1997-12-31 | 2007-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100198539B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| KR980003731A (ko) | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 | |
| US6562667B1 (en) | TFT for LCD device and fabrication method thereof | |
| KR970077711A (ko) | 액정표시장치용 박막트랜지스터 제조방법 | |
| JPH05152325A (ja) | 薄膜トランジスタの製造方法 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR0156215B1 (ko) | 완전 자기정렬형 박막트랜지스터 및 그 제조방법 | |
| KR19990069283A (ko) | 반도체소자 및 이의 제조방법 | |
| KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
| KR950006517A (ko) | 회로내장 티에프티-엘씨디(tft-lcd) 제조방법 | |
| KR100299373B1 (ko) | 저도핑드레인구조의모스트랜지스터및그제조방법 | |
| KR0147667B1 (ko) | 상이한 스페이서 길이를 이용한 반도체 소자의 제조 방법 | |
| KR100282428B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR100379366B1 (ko) | 액정표시장치의제조방법 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR19980036837A (ko) | 반도체 장치의 박막트랜지스터 제조방법 | |
| JPH0818057A (ja) | 電界効果トランジスタの製造方法 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR910001902A (ko) | Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 | |
| KR19980027040A (ko) | 반도체 장치 제조방법 | |
| KR970022416A (ko) | 액정표시 소자의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070221 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |