KR910001902A - Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 - Google Patents

Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 Download PDF

Info

Publication number
KR910001902A
KR910001902A KR1019890009286A KR890009286A KR910001902A KR 910001902 A KR910001902 A KR 910001902A KR 1019890009286 A KR1019890009286 A KR 1019890009286A KR 890009286 A KR890009286 A KR 890009286A KR 910001902 A KR910001902 A KR 910001902A
Authority
KR
South Korea
Prior art keywords
gate electrode
mos transistor
drain source
forming
electrode film
Prior art date
Application number
KR1019890009286A
Other languages
English (en)
Inventor
윤광현
Original Assignee
이만용
금성반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이만용, 금성반도체 주식회사 filed Critical 이만용
Priority to KR1019890009286A priority Critical patent/KR910001902A/ko
Publication of KR910001902A publication Critical patent/KR910001902A/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

MOS 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도의 (가)-(마)는 본 발명 방법의 공정순서를 나타내는 수직단면도.

Claims (1)

  1. LDD 형성 방법에 있어서, 웨이퍼 기판(1)위에 게이트 산화막(2)을 형성하고 그위에 폴리실리콘층(3)을 침적한후 다시 그위체 감광막(4)을 입혀 게이트 전극패턴을 형성하는 통상의 제1공정과 이어서 게이트 전극을 등방성 식각공정을 행하여 에칭시키는 제2공정과, 그후에 하이 도우즈로 이온을 주입(5)하는 제3공정과, 다음에 감광막(4)을 제거한후에 어닐링(6)하는 제4공정과, 최종적으로 로우 도우즈로 이온을 주입(7)하는 제5공정을 순차적으로 행하여 이루어진 MOS 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890009286A 1989-06-30 1989-06-30 Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 KR910001902A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890009286A KR910001902A (ko) 1989-06-30 1989-06-30 Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890009286A KR910001902A (ko) 1989-06-30 1989-06-30 Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법

Publications (1)

Publication Number Publication Date
KR910001902A true KR910001902A (ko) 1991-01-31

Family

ID=68084285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890009286A KR910001902A (ko) 1989-06-30 1989-06-30 Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법

Country Status (1)

Country Link
KR (1) KR910001902A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112519A (ko) * 2000-06-07 2001-12-20 김영부 나무무늬 인쇄필름(p.v.c 시이트) 및 나무무늬인쇄모양지를 이용한 모자이크 필름시이트의 제조방법 및그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112519A (ko) * 2000-06-07 2001-12-20 김영부 나무무늬 인쇄필름(p.v.c 시이트) 및 나무무늬인쇄모양지를 이용한 모자이크 필름시이트의 제조방법 및그 장치

Similar Documents

Publication Publication Date Title
KR910001902A (ko) Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법
KR950009978A (ko) 모스트랜지스터의 제조방법
KR960026459A (ko) 트랜지스터 제조방법
KR930003434A (ko) Ldd 구조의 모스 트랜지스터 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR960009015A (ko) 반도체 소자의 게이트 전극 형성방법
KR970004095A (ko) 고집적 박막 트랜지스터 제조 방법
KR940016888A (ko) 트랜지스터 형성 방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR940010387A (ko) 반도체 소자 제조방법
KR920001757A (ko) 모오스 트랜지스터의 제조방법
KR960043294A (ko) 박막트랜지스터 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR970024308A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR950015658A (ko) 반도체소자 제조방법
KR920011562A (ko) Ldd구조의 트랜지스터 제조방법
KR940016924A (ko) 고속소자용 트랜지스터 제조방법
KR970003868A (ko) 플래쉬 메모리 소자 제조 방법
KR910003786A (ko) 게이트전극 형성방법
KR930001480A (ko) 트랜치 베리드 ldd mosfet의 구조 및 제조 방법
KR890002992A (ko) 모오스 전계효과 트랜지스터의 제조방법
KR910005441A (ko) 실리사이드를 사용한 매설 접촉 형성방법
KR960035926A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR910017635A (ko) 메모리 셀 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application