KR950007151A - 박막 필름 트랜지스터(tft) 제조방법 - Google Patents
박막 필름 트랜지스터(tft) 제조방법 Download PDFInfo
- Publication number
- KR950007151A KR950007151A KR1019930015339A KR930015339A KR950007151A KR 950007151 A KR950007151 A KR 950007151A KR 1019930015339 A KR1019930015339 A KR 1019930015339A KR 930015339 A KR930015339 A KR 930015339A KR 950007151 A KR950007151 A KR 950007151A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- photoresist
- film
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000010409 thin film Substances 0.000 title claims abstract description 6
- 239000010408 film Substances 0.000 claims abstract 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 10
- 238000000034 method Methods 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 6
- 229920005591 polysilicon Polymers 0.000 claims abstract 6
- 238000000151 deposition Methods 0.000 claims abstract 5
- 238000005530 etching Methods 0.000 claims abstract 4
- 238000000206 photolithography Methods 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 필름 트랜지스터 제조방법에 관한 것으로서, 특히 게이트를 "V"자 모양으로 형성하여 게이트 채널 길이를 증가시켜 트랜지스터가 오프되는 시점의 차단전류(off current)를 낮게 조절함으로서 제한된 면적내에서 고집적이 가능하도록 한 박막 필름 트랜지스터 제조방법에 관한 것이다.
이를 위하여 박막 필름 트랜지스터제조 방법에 있어서, 반도체 기판(11)위에 격리 산화막과 제1감광막을 차례로 증착하고, 상기 제1감광막을 사진 식각공정을 통해 게이트영역을 정의하는 단계와, 상기 제1감광막을 마스크로서 격리 산화막을 "V"형으로 경사지게 에치하는 단계와, 상기 제1감광막을 제거하고, 바디폴리실리콘의 증착 및 소정조건에서 열처리하여 고상성장 시키는 단계와, 전면에 문턱 전압조절 이온을 주입 한 후 게이트 산화막, 게이트 폴리실리콘, 제2감광막을 차례로 증착하는 단계와, 상기 제2감광막을 사진 식각공정으로 게이트 영역을 정의하고, 상기 제2감광막을 마스크로서 게이트 폴리실리콘과 게이트 산화막을 차례로 식각하여 게이트를 형성단계를 포함하여서 된 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 박막 필름 트랜지스터의 제조공정도.
Claims (1)
- 박박 필름 트랜지스터제조 방법에 있어서, 반도체 기판(11)위에 격리 산화막(12)과 제1감광막(13a)을 사진 식각공정을 통해 게이트 영역을 정의하는 단계와, 상기 제1감광막(13a)을 마스크로서 격리 산화막(12)을 "V"형으로 경사지게 에치하는 단계와, 상기 제1감광막(13a)을 제거하고, 바디 폴리실리콘(14)의 증착 및 소정조건에서 열처리하여 고상성장 시키는 단계와, 전면에 문턱 전압조절 이온을 주입 한 후 게이트 산화막(15), 게이트 폴리실리콘(16), 제2감광막(13b)을 차례로 증착하는 단계와, 상기 제2감광막(13b)을 사진 식각공정으로 게이트 영역을 정의하고, 상기 제2감광막(13b)을 마스크로서 게이트 폴리실리콘(16)과 게이트 산화막(15)을 차례로 식각하여 게이트를 형성단계를 포함하여서 된 박막 필름 트랜지스터(TFT)제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015339A KR960015934B1 (ko) | 1993-08-07 | 1993-08-07 | 박막 필름 트랜지스터(tft) 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015339A KR960015934B1 (ko) | 1993-08-07 | 1993-08-07 | 박막 필름 트랜지스터(tft) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007151A true KR950007151A (ko) | 1995-03-21 |
| KR960015934B1 KR960015934B1 (ko) | 1996-11-23 |
Family
ID=19360932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930015339A KR960015934B1 (ko) | 1993-08-07 | 1993-08-07 | 박막 필름 트랜지스터(tft) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015934B1 (ko) |
-
1993
- 1993-08-07 KR KR1019930015339A patent/KR960015934B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960015934B1 (ko) | 1996-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940022874A (ko) | 박막트랜지스터 제조방법 | |
| KR950007151A (ko) | 박막 필름 트랜지스터(tft) 제조방법 | |
| KR970008580A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950021134A (ko) | 반도체소자의 콘택 형성방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR940008132A (ko) | 접합 캐패시턴스를 줄이는 반도체 소자의 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970053042A (ko) | 모스트랜지스터 제조방법 | |
| KR910001902A (ko) | Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR940027199A (ko) | 박막트랜지스터의 제조방법 | |
| KR950002079A (ko) | 트랜지스터 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR970004095A (ko) | 고집적 박막 트랜지스터 제조 방법 | |
| KR950007138A (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR950002056A (ko) | 모스(mos)트랜지스터 제조방법 | |
| KR940001450A (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| KR970013121A (ko) | 박막 트랜지스터 제조 방법 | |
| KR940004855A (ko) | Ldd mosfet 제조방법 | |
| KR970053448A (ko) | 반도체 장치의 제조방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR970054250A (ko) | 마스크 롬의 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR930003434A (ko) | Ldd 구조의 모스 트랜지스터 제조방법 | |
| KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051019 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |