KR100552280B1 - 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 - Google Patents

유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100552280B1
KR100552280B1 KR1019970079791A KR19970079791A KR100552280B1 KR 100552280 B1 KR100552280 B1 KR 100552280B1 KR 1019970079791 A KR1019970079791 A KR 1019970079791A KR 19970079791 A KR19970079791 A KR 19970079791A KR 100552280 B1 KR100552280 B1 KR 100552280B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
gate
layer
source
Prior art date
Application number
KR1019970079791A
Other languages
English (en)
Other versions
KR19990059580A (ko
Inventor
정병후
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970079791A priority Critical patent/KR100552280B1/ko
Priority to JP37413198A priority patent/JP3973787B2/ja
Priority to CN200810166498.3A priority patent/CN101387802B/zh
Priority to CN200410062131.9A priority patent/CN100595658C/zh
Priority to US09/222,783 priority patent/US6317173B1/en
Priority to CN200410062132.3A priority patent/CN1550838B/zh
Priority to CNB981271723A priority patent/CN1173218C/zh
Priority to CN200410062130.4A priority patent/CN100595657C/zh
Publication of KR19990059580A publication Critical patent/KR19990059580A/ko
Priority to US09/956,145 priority patent/US6549249B2/en
Priority to US10/367,743 priority patent/US7271857B2/en
Priority to US10/367,769 priority patent/US6784950B2/en
Priority to US11/082,983 priority patent/US7227597B2/en
Application granted granted Critical
Publication of KR100552280B1 publication Critical patent/KR100552280B1/ko
Priority to JP2007103355A priority patent/JP4884281B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

투명한 절연 기판 위에 소스 전극 및 유지 전극용 금속 패턴이 형성되어 있고, 실리콘층이 소스 전극 및 금속 패턴과 직접 접촉되어 있으며, 그 접촉되는 부분은 이온 도핑되어 각각 소스 및 드레인 전극을 형성한다. 게이트 절연막이 그 위에 형성되어 있고, 게이트 절연막 위에는 유지 전극용 금속 패턴 상부에 유지 전극이 형성되어 있다. 또한, 유지 전극 상부에 보호 절연막이 형성되어 있고, 그 위에 화소 전극이 형성되어 있는데, 화소 전극은 실리콘층의 드레인 영역과 직접 접촉되어 있거나, 유지 전극용 금속 패턴과 직접 접촉되어 있다.

Description

유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
본 발명은 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 박막 트랜지스터 액정 표시 장치는 화상 신호를 전달하기 위한 데이터선, 주사 신호를 전달하기 위한 게이트선, 삼단자 스위칭(switching) 소자인 박막 트랜지스터, 액정 축전기, 그리고 유지 축전기를 포함하는데, 유지 축전기의 구조에 따라 독립 배선 방식 또는 전단 게이트 방식 액정 표시 장치로 구분된다. 전자는 유지 축전기 형성을 위해 화소 내에 독립적인 배선을 형성하는 경우이고, 후자는 전단의 게이트선을 이용하는 경우이다.
그러면, 첨부한 도면을 참고로 하여 독립 배선 방식의 액정 표시 장치의 구동 원리 및 종래의 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 종래의 독립 배선 방식 액정 표시 장치의 화소 등가 회로도이다.
가로 방향의 다수의 게이트선(G1, G2)과 세로 방향의 다수의 데이터선(D1, D2, D3)이 형성되어 있고, 게이트선(G1, G2)과 데이터선(D1, D2, D3)이 교차하여 화소 영역을 이루며, 화소 영역을 가로지르는 형태로 유지 전극용 배선(COM1, COM2)이 형성되어 있다. 화소 영역 내에는 박막 트랜지스터(TFT)가 형성되어 있는데, 박막 트랜지스터(TFT)의 게이트 단자(g)는 게이트선(G1, G2)과 연결되어 있고, 소스 및 드레인 단자(s, d)는 각각 데이터선(D1, D2, D3) 및 액정 축전기(LC)와 연결되어 있다. 또한 드레인 단자(d)와 유지 전극용 배선(COM1, COM2) 사이에는 유지 축전기(STG)가 연결되어 있다.
게이트선(G1)을 통해 박막 트랜지스터(TFT)의 게이트 단자(g)에 열림 전압이 인가되면 데이터선(D1, D2, D3)의 화상 신호가 박막 트랜지스터(TFT)를 통해 액정 축전기(LC) 및 유지 축전기(STG) 내로 들어가 액정 축전기(LC) 및 유지 축전기(STG)가 충전되고, 이 충전된 전하는 다음 주기에서 박막 트랜지스터(TFT)에 다시 게이트 열림 전압이 인가될 때까지 유지된다. 일반적으로 게이트 전압이 열림 상태에서 닫힘 상태로 바뀔 때 화소 전압이 다소 하강하는데, 유지 축전기(STG)는 이 변동 정도를 줄이는 역할을 한다.
일반적으로 액정 표시 장치의 박막 트랜지스터는 비정질 실리콘층 또는 다결정 실리콘층을 활성층으로 가지며, 게이트 전극과 활성층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 버텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 실리콘 박막 트랜지스터의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트(top gate) 방식이 주로 이용된다.
그런데, 종래 기술에 따른 탑 게이트 방식의 다결정 실리콘 박막 트랜지스터 액정 표시 장치의 유지 축전기는 실리콘층 중 도핑된 유지 영역 및 그 위의 유지 전극, 그리고 그 사이에 놓인 게이트 절연막으로 이루어진다. 또한, 유지 전극, 그 상부에 놓인 화소 전극, 그리고 그 사이에 놓인 층간 절연막 및 보호막으로 이루어진 절연층에 의해 또 다른 유지 축전기가 형성된다. 이때, 층간 절연막과 보호 절연막의 두께가 각각 5,000Å 정도로서 500~3,000Å 두께의 게이트 절연막에 비해 훨씬 두껍기 때문에 화소 전극과 유지 전극 사이에는 상대적으로 작은 값의 유지 용량이 형성되어 유지 축전기로서 큰 역할을 하지 못한다.
이러한 구조에서는 유지 전극과 실리콘층의 유지 영역에 의한 유지 축전기를 형성하기 위해서, 유지 영역이 전극의 역할을 하도록 하기 위한 이온 도핑 공정이 더 필요하다. 즉, 포토 레지스트막을 형성하고 마스크를 이용하여 패터닝한 후 포토 레지스트막이 제거된 부분을 통해 이온을 실리콘층에 주입하고 확산시키는 공정이 필요하다.
본 발명의 과제는 박막 트랜지스터 및 유지 축전기 형성시 사진 식각 공정 및 유지 축전기를 위한 이온 도핑 공정을 제거하여 제조 공정을 단순화하는 것이다.
본 발명의 또 다른 과제는 유지 용량을 충분히 확보하는 것이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치의 실리콘층은 도핑된 소스 및 드레인 영역과 도핑되지 않은 채널 영역 및 유지 축전기용 영역을 포함한다. 여기에서 채널 영역은 소스 및 드레인 영역의 사이에 위치하며, 유지 축전기용 영역은 드레인 영역과 인접한다. 실리콘층의 상부에 게이트 절연막이 형성되어 있고, 게이트 절연막 위에는 채널 영역에 해당하는 위치에 게이트 전극이, 유지 축전기용 영역에 해당하는 위치에 유지 전극이 형성되어 있다. 여기에서 유지 축전기용 영역, 유지 전극, 그리고 그 사이에 위치하는 게이트 절연막이 유지 축전기를 이루는데, 유지 축전기용 영역은 도핑되어 있지 않아 평소에는 유지 축전기로서의 역할을 할 수 없으나, 화상 전압의 최대값에 비해 박막 트랜지스터를 온(on) 시키기 위한 임계 전압 이상을 유지 전극에 인가함으로써 유지 축전기로 사용할 수 있다.
이러한 액정 표시 장치는 실리콘층 및 게이트 절연막을 형성하고, 그 위에 게이트 전극 및 유지 전극을 형성한 다음, 게이트 전극 및 유지 전극을 마스크로 하여 실리콘층을 이온 도핑함으로써 제조할 수 있다.
또한, 본 발명에 따른 또 다른 액정 표시 장치에서는 투명한 절연 기판 위에 소스 전극용 금속 패턴과 유지 전극용 금속 패턴이 형성되어 있고, 두 패턴 위에 직접 실리콘층이 형성되어 있는데 패턴과 접촉되는 부분이 이온 도핑이 되어 각각 소스 및 드레인 영역을 이루고 있다. 실리콘층 및 유지 전극용 금속 패턴 상부에 게이트 절연막이 형성되어 있고, 게이트 절연막 위에는 유지 전극용 금속 패턴 상부에 유지 전극이 형성되어 있다. 여기에서, 유지 전극용 금속 패턴, 유지 전극, 그리고 그 사이에 위치하는 게이트 절연막이 유지 축전기를 이룬다.
유지 전극 상부에 보호 절연막이 형성되어 있고, 그 위에 화소 전극이 형성되어 있어서, 화소 전극, 유지 전극, 그 사이의 보호 절연막으로 이루어진 또 다른 유지 축전기가 형성될 수도 있다.
이때, 화소 전극은 실리콘층의 드레인 영역과 직접 접촉되어 있을 수도 있고, 유지 전극용 금속 패턴과 직접 접촉되어 있을 수도 있다.
이러한 액정 표시 장치의 제조 방법은 데이터 배선용 금속으로 유지 전극용 금속 패턴을 형성한 후, 실리콘층을 유지 전극용 금속 패턴 위에 직접 형성함으로써 실리콘층과 금속을 접촉시키기 위한 접촉구 형성 과정을 생략한다.
또한, 본 발명에 따른 또 다른 액정 표시 장치에서는 투명한 절연 기판 위에 덮여 있는 게이트 절연막 상부에 게이트 전극 및 유지 전극이 형성되어 있고, 게이트 전극 및 상기 유지 전극 위에는 층간 절연막이 형성되어 있다. 층간 절연막 상부에는 보호 절연막이 형성되어 있다. 유지 전극의 상부에서는 보호 절연막 및/또는 일정 두께의 층간 절연막이 제거되어 있어서, 유지 축전기의 유전체의 두께를 얇게 가져갈 수 있다. 즉, 유지 용량을 증가시킬 수 있는 구조이다.
이때, 층간 절연막으로 유전체, 즉 유지 전극 상부의 층간 절연막 두께를 균일하게 유지하기에 유리한 이중막 또는 다중막 구조를 택할 수도 있다. 이 경우 가장 상층막을 보호 절연막과 식각비가 유사한 물질로 형성하고, 그 하층부는 상층막보다 식각비가 작은 물질로 형성함으로써, 유지 전극 상부의 보호 절연막을 제거해 낼때, 상층막만을 제거하고 나머지 막들은 그대로 남겨둘 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저, 제1 실시예를 통해 유지 용량 전극 하부에 놓인 실리콘층을 도핑시키지 않은 채 유지 축전기의 역할을 하도록 하는 액정 표시 장치 구조 및 구동 방법에 대해 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치를 박막 트랜지스터 및 유지선을 중심으로 나타낸 배치도이고, 도 3은 도 2의 Ⅲ-Ⅲ' 선에 대한 단면도이다.
도 2 내지 도 3에 도시한 바와 같이, 투명한 절연 기판(100) 위에 다결정 실리콘층(200)이 형성되어 있고, 다결정 실리콘층(200)이 형성되어 있는 기판(100) 위에는 실리콘 다이옥사이드(SiO2)나 실리콘 나이트라이드(SiNX)로 이루어진 게이트 절연막(300)이 500~3,000Å의 두께로 형성되어 있다.
게이트 절연막(300) 위에는 실리콘층(200)과 교차하도록 알루미늄(Al), 크롬(Cr), 몰리브덴-텅스텐(MoW)의 단일막 또는 이중막으로 만들어진 게이트선(400)이 가로 방향으로 형성되어 있는데, 실리콘층(200)과 중첩되는 부분은 게이트 전극(410)이 된다. 또한 유지 전극선(430)이 게이트선(400)과 평행하게 동일한 층에 동일한 물질로 형성되어 있고 실리콘층(200)의 일부를 가로지르는데, 실리콘층(200)과 중첩되는 부분의 유지 전극선(430)이 유지 전극(420)이 된다.
이때, 실리콘층(200) 중에서, 게이트 전극(410) 하부에 놓인 부분은 도핑되어 있지 않고 그 양쪽 부분은 각각 n형 불순물로 도핑되어 있어 각각 채널 영역(220)과 소스 영역(210) 및 드레인 영역(230)이 된다. 또한, 드레인 영역(230)과 인접해 있으며 유지 전극(420) 하부에 위치하는 부분은 도핑되어 있지 않은데, 이부분을 유지 영역(240)이라 하자.
게이트선(400) 및 유지 전극선(430) 등의 게이트 배선 상부에는 실리콘 다이옥사이드, 실리콘 나이트라이드 등의 물질로 이루어진 층간 절연막(500)이 약 3,000~10,000Å의 두께로 형성되어 있으며 게이트 절연막(300)과 층간 절연막(500)은 소스 및 드레인 영역(210, 230)을 드러내는 접촉구(C1, C2)를 가지고 있다.
층간 절연막(500) 위에는 크롬(Cr) 또는 몰리브덴(Mo)과 같은 물질로 데이터선(600)이 세로 방향으로 형성되어 있다. 데이터선(600)으로부터 연장되어 실리콘층(200)의 일부, 즉 소스 영역(210)과 중첩되는 부분이 소스 전극(610)이 되며, 게이트선(400)을 중심으로 반대편에서 실리콘층(200)의 일부, 즉 드레인 영역(240)과 중첩되는 부분이 드레인 전극(620)이 된다. 이때, 소스 및 드레인 전극(610, 620)은 층간 절연막(500)에 형성되어 있는 접촉구(C1, C2)를 통해 각각 소스 및 드레인 영역(210, 230)과 연결되어 있다.
데이터선(600)과 소스 및 드레인 전극(610, 620) 등의 데이터 배선 위에는 실리콘 옥사이드, 실리콘 나이트라이드로 이루어진 보호 절연막(700)이 3,000~10,000Å 정도의 두께로 덮여 있고, 데이터선(600)과 게이트선(400)이 교차하는 부분의 안쪽으로 ITO(indium-tin-oxide) 투명 화소 전극(800)이 형성되어 있다. 화소 전극(800)은 보호 절연막(700)에 형성되어 있는 경유구(C3)를 통해서 드레인 전극(620)과 연결되어 있으며, 유지 전극선(430)과 중첩되어 있다.
이처럼, 유지 영역(240), 유지 전극(420), 그리고 그 사이에 위치한 게이트 절연막(300)을 포함하는 유지 축전기 구조에서, 유지 영역(240)은 도핑되어 있지 않으므로 유지 축전기로서 역할을 충분히 하기 위해서는 아래와 같이 액정 표시 장치를 구동하여야 한다.
도 4는 제1 실시예에 따른 액정 표시 장치의 유지 전극에 가해진 전압(V)이 화상 신호 전압에 비해 박막 트랜지스터의 문턱 전압(Vth) 이상으로 가해졌을 때의 상태를 나타낸 단면도이다.
게이트 전극(410)에 열림 전압이 인가되면 소스 영역(210)과 드레인 영역(230) 사이에 전자가 이동할 수 있는 채널(channel)이 생기고, 이 채널을 통해 화상 신호 전압이 화소 전극(800)으로 인가된다. 또한, 유지 전극(420)에는 일정한 크기의 직류 또는 교류의 전압(V)이 인가된다.
이때, 유지 전극(420)에 인가되는 전압(V)은 화상 신호 전압의 최고값보다 적어도 박막 트랜지스터의 문턱 전압(Vth) 이상의 높은 전압을 갖는 경우, 실리콘층의 드레인 영역(230)과 인접해 있는 도핑되지 않은 유지 영역(240)의 상층부에 전하 축적층(241)이 형성되어 전극 구실을 할 수 있게 된다. 이렇게 형성된 축적층(241)은 큰 저항값을 가지지만 도전체로서의 역할을 할 수 있어 유지 전극의 역할을 할 수 있다.
이처럼, 도핑되지 않은 실리콘 영역(240)을 유지 축전기의 한 전극으로 사용할 수 있으므로 이와 같은 구조의 액정 표시 장치를 제조할 때에 도핑 공정 횟수를 1회 줄일 수 있다.
그러면, 제1 실시예에 따른 액정 표시 장치의 제조 방법을 도 2 및 도 5a 내지 도 5j를 참고로 하여 설명한다.
투명한 절연 기판(100) 위에 다결정 실리콘층(200)을 형성한다. 이때, 실리콘층(200)의 결정성을 증대시키기 위해 열처리나 레이저 어닐링(laser annealing)을 실시할 수도 있다(도 5a 참조).
실리콘 다이옥사이드(SiO2)나 실리콘 나이트라이드를 500~3,000Å 두께로 증착하여 게이트 절연막(300)을 형성한다(도 5b 참조).
게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트선(400, 410) 및 유지 전극선(420, 430) 등의 게이트 배선을 형성한다. 앞서 설명한 바와 같이, 게이트선(400)의 일부인 게이트 전극(410)과 유지 전극선(430)의 일부인 유지 전극(420)은 실리콘층(200)의 상부에 위치한다(도 5c 참조).
게이트 배선(400, 410, 420, 430)을 마스크로 하여 실리콘층(20)에 이온을 주입하고 확산하여 소스 및 드레인 영역(210, 230)을 형성한다. 이때, 게이트 전극(410) 및 유지 전극(420)의 하부는 도핑되지 않아 각각 채널 영역(220)과 유지 영역(240)을 이루는데, 유지 영역(240)은 드레인 영역(230)과 인접한다(도 5d 참조).
그 위에 층간 절연막(500)을 형성함으로써 게이트 전극(410)과 나중에 형성할 소스 및 드레인 전극 사이를 절연시킨다(도 5e 참조).
그 후, 실리콘층(200)의 소스 및 드레인 영역(210, 230) 상부의 게이트 절연막(300)과 층간 절연막(500)을 제거함으로써, 접촉구(C1, C2)를 형성한다(도 5f 참조).
알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW)과 같은 데이터 배선용 금속을 증착하고 패터닝하여, 데이터선(600), 소스 및 드레인 전극(610, 620)을 형성한다. 이 과정에서 접촉구(C1, C2)를 통해 소스 및 드레인 전극(610, 620)이 소스 및 드레인 영역(210, 230)과 연결된다(도 5g 참조).
그 상부에 보호 절연막(700)을 도포한 후(도 5h 참조), 드레인 전극(626) 상부를 식각하여 경유구(C3)를 형성한다(도 5i 참조).
마지막으로, ITO와 같은 투명 도전 물질은 증착하고 패터닝하여 유지 전극(420) 상부에 화소 전극(800)을 형성한다. 이 단계에서 화소 전극(800)이 경유구(C3)를 통해 드레인 전극(620)과 연결된다(도 5j 참조).
앞서 설명한 바와 같이, 유지 전극(420)에 인가되는 전압을 조절함으로써 유지 영역(240)을 유지 축전기의 한 전극으로 이용할 수 있기 때문에, 유지 영역(240)을 이온 도핑할 필요가 없다.
다음, 본 발명의 제2 실시예에 따른 액정 표시 장치를 설명한다. 제2 실시예에서는 실리콘층을 유지 축전기의 한 전극으로 사용하지 않고 유지 전극용 금속 패턴을 따로 두는 구조로서, 데이터 배선용 금속과 유지 전극용 금속 패턴이 가장 아래쪽에 형성되어 있는 구조이다.
도 6은 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 7은 도 6의 Ⅶ-Ⅶ' 선에 대한 단면도이고, 도 8은 도 6의 Ⅷ-Ⅷ'선에 대한 단면도이다.
도 6, 도 7 및 도 8에 도시한 바와 같이, 투명한 절연 기판(100) 위에 세로 방향으로 데이터선(600)이 형성되어 있고, 데이터선(600)의 일부가 연장되어 소스 전극(611)을 이룬다. 데이터선(600)에 평행하게 동일한 물질로 동일층에 유지 전극용 금속 패턴(621)이 형성되어 있다. 소스 전극(611)으로부터 유지 전극용 금속 패턴(621)에 이르는 부분까지 도핑된 실리콘층(200)이 형성되어 소스 전극(611) 및 유지 전극용 금속 패턴(621)과 연결되어 있고, 그 위에는 실리콘 다이옥사이드 및/또는 실리콘 나이트라이드의 물질로 게이트 절연막(300)이 500~3,000Å의 두께로 형성되어 있다.
게이트 절연막(300) 위에는 게이트선(400)이 소스 전극(611)과 데이터 금속 패턴(621) 사이의 실리콘층(220)과 일부 중첩하도록 가로 방향으로 형성되어 있는데, 그 중첩되는 부분의 게이트선(400)이 게이트 전극(410)의 역할을 한다. 이때, 실리콘층(220) 중에서 게이트 전극(410) 하부의 영역(220)은 도핑되어 있지 않으며 채널이 형성된다. 이 채널 영역(220)을 중심으로 하여 양쪽에는 도핑되어 있는 두 영역(210, 230)이 있으며, 여기에서 소스 전극(611) 위에 위치한 도핑된 부분을 소스 영역(210), 유지 전극용 금속 패턴(621) 위에 위치한 도핑된 부분을 드레인 영역(230)이라 하기로 한다.
게이트 절연막(300) 위에는 또한 게이트선(400)과 평행하게 동일한 물질로 유지 전극선(430)이 형성되어 있으며, 이 유지 전극선(430) 중 일부(420)는 게이트 절연막(300)을 사이에 두고 유지 전극용 금속 패턴(621)과 중첩되어 있어 유지 축전기를 형성한다.
이 위에는 보호 절연막(700)이 실리콘 다이옥사이드 및/또는 실리콘 나이트 라이드 등의 물질로 3,000~10,000Å의 두께를 갖도록 형성되어 있으며, 보호 절연막(700) 위에는 게이트선(400)과 데이터선(600)으로 정의되는 화소 영역 내에 ITO 화소 전극(800)이 형성되어 있다. 이때, 화소 전극(800)은 보호 절연막(700) 및 게이트 절연막(300)에 형성되어 있는 접촉구(C4)를 통해 유지 전극용 금속 패턴(621)의 가장자리에 걸쳐 있는 드레인 영역(230)과 직접 접촉되어 있다.
이처럼, 소스 영역(210)이 소스 전극(611)과 직접 접촉되어 있고, 드레인 영역(230)은 화소 전극(800)과 직접 접촉되어 있기 때문에 층간 절연막을 형성할 필요가 없고 종래의 소스 및 드레인 전극과 소스 및 드레인 영역을 연결하기 위한 접촉구의 형성도 필요하지 않다.
데이터선과 게이트선의 교차부의 단면도인 도 8에서와 같이, 데이터 배선(600)과 게이트 배선(400, 420) 사이에 게이트 절연막(300)만이 존재할 경우 두 배선(600, 400) 간에 단락이 발생할 수 있으므로 그 교차부에 실리콘 패턴(201)을 두면 단락의 발생을 줄일 수 있다.
도 9 및 도 10은 제3 실시예에 따른 액정 표시 장치의 평면도 및 단면도로서, 제2 실시예와 마찬가지의 구조를 가지나, 화소 전극이 실리콘층이 아닌 유지 전극용 금속 패턴과 직접 접촉하고 있는 점에 차이가 있다.
제3 실시예는 제2 실시예와 같은 박막 트랜지스터 및 유지 전극 구조를 갖는다. 다만, 화소 전극(800)이 드레인 영역(230)과 접촉되지 않고, 보호 절연막(700) 및 게이트 절연막(300)에 뚫린 접촉구(C5)를 통해 유지 전극용 금속 패턴(621)과 직접 접촉된다.
제2 및 제3 실시예에서는 유지 전극용 금속 패턴(621), 게이트 절연막(300) 및 유지 전극(420)으로 이루어진 유지 축전기와 유지 전극(420), 보호 절연막(700) 및 화소 전극(800)으로 이루어진 유지 축전기가 형성될 수 있다. 종래에 비해 유지 축전기를 이루는 유전체(300, 700)의 두께가 얇기 때문에 충분한 유지 용량을 형성할 수 있다.
그러면, 제2 및 제3 실시예에 따른 액정 표시 장치의 제조 방법을 다음에서 설명한다.
도 11a 내지 도 11h는 제2 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
투명한 절연 기판(100) 위에 데이터 배선용 금속을 증착한 후 패터닝하여 데이터선(600) 및 소스 전극(611)과 유지 전극용 금속 패턴(621)을 형성한다(도 11a 참조).
그 위에 직접 실리콘층(200)을 증착한 후 소스 전극(611)으로부터 유지 전극용 금속 패턴(621)에 이르는 부분에 실리콘층(200)이 남도록 패터닝한다. 이때, 필요하다면 실리콘층(200)의 결정성을 증대시키기 위해서 레이저 어닐링이나 열처리를 해줄 수도 있다. 또한, 데이터선(600)과 게이트선(400) 및 유지 전극선(420) 사이의 단락을 방지하기 위해 배선이 서로 교차할 부분에도 실리콘 패턴(201, 202)을 남길 수도 있다(도 11b 참조).
실리콘 다이옥사이드나 실리콘 나이트라이드 등의 물질로 게이트 절연막(300)을 형성하고(도 11c 참조), 그 위에 게이트 배선용 금속을 증착한 후 패터닝하여 게이트선(400) 및 게이트 전극(410)과 유지 전극(420)을 형성한다(도 11d 참조).
게이트 전극(410)을 마스크로 하여 실리콘층(200)에 이온 도핑을 실시함으로써, 소스 및 드레인 영역(210, 230)을 형성한다. 이때, 도핑된 불순물들을 활성화시켜 주기 위해 레이저 어닐링이나 열처리를 실시할 수도 있다(도 11e 참조).
보호 절연막(700)을 증착하고(도 11f 참조), 드레인 영역(230) 또는 유지 전극용 금속 패턴(621) 상부의 게이트 절연막(300) 및 보호 절연막(700)을 제거하여 접촉구(C4, C5)를 형성한다(도 11g 참조).
그 후, ITO 물질을 증착하고 패터닝하여 화소 전극(800)을 형성한다. 이때, 화소 전극(800)은 접촉구(C4)를 통해 드레인 영역(230)과 직접 연결된다(도 11h 참조).
또는, 화소 전극(800)이 접촉구(C5)를 통해 유지 전극용 금속 패턴(621)과 직접 연결될 수도 있다.
이처럼, 실리콘층(200)을 데이터 금속 배선(410, 420) 위에 바로 형성하기 때문에 기존 공정에서 필요로 하던 접촉구 식각 공정이 필요없어 진다. 또한, 층간 절연막 증착 공정 및 유지 용량 전극을 형성하기 위한 이온 도핑 공정도 제거할 수 있다.
다음은 본 발명의 제4 내지 제6 실시예에 따른 액정 표시 장치를 설명한다. 이 실시예들은 실리콘층과 유지 전극으로 이루어지는 유지 축전기를 이용하지 않고, 유지 전극과 화소 전극으로 이루어지는 유지 축전기를 이용하되, 유전체의 두께를 줄인 구조이다.
도 12는 제4 내지 제6 실시예에 따른 박막 트랜지스터 및 유지 축전기를 나타낸 배치도이고, 도 13 내지 도 15는 각각 도 12의 XⅢ-XⅢ' 선에 대한 제4 내지 제6 실시예에 따른 단면도이다.
도 12 및 도 13에 도시한 바와 같이, 투명한 절연 기판(100) 위에 부분적으로 도핑된 다결정 실리콘층(200)이 형성되어 있고, 그 위에 실리콘 나이트라이드 및/또는 실리콘 다이옥사이드 등의 물질로 게이트 절연막(300)이 전면적으로 형성되어 있다. 가로 방향으로 게이트선(400)이 형성되어 있는데, 실리콘층(200)과 중첩하는 게이트선(400) 부분이 게이트 전극(410)의 역할을 한다. 게이트 전극(410)의 하부에 위치한 실리콘 영역(220)은 도핑되어 있지 않으며, 이 영역을 중심으로 양쪽에 각각 이온 도핑된 소스 및 드레인 영역(210, 230)이 위치한다.
또한, 게이트선(400)과 나란하게 유지 전극선(430)이 형성되어 있는데 유지 전극선(430)의 일부가 유지 전극(420)의 역할을 한다.
그 위에 실리콘 다이옥사이드 및/또는 실리콘 나이트라이드 등의 물질로 이루어진 층간 절연막(500)이 3,000~10,000 Å의 두께로 덮여 있으며, 소스 및 드레인 영역(210, 230) 상부의 게이트 절연막(300) 및 층간 절연막(500)에는 소스 및 드레인 영역(210, 230)을 노출시키는 접촉구(C6, C7)가 각각 형성되어 있다. 층간 절연막(500) 위에는 데이터선(600)과 소스 및 드레인 전극(610, 620)이 형성되어 있고, 접촉구(C6, C7)를 통해 소스 및 드레인 전극(610, 620)이 소스 및 드레인 영역(210, 230)과 연결되어 있다.
그 위에 드레인 전극(620) 면을 드러내는 접촉구(C8)를 가지는 보호 절연막(700){물질, 두께}가 형성되어 있고, 유지 전극(420) 상부에서는 보호 절연막(700) 전부와 일정 두께의 층간 절연막(500)이 제거되어 있다.
ITO 화소 전극(800)이 그 위에 형성되어 있는데, 접촉구(C8)를 통해 드레인 전극(620)과 접촉하고 있다.
여기에서, 화소 전극(800), 유지 전극(420), 그리고 두 전극(420, 800) 사이에 위치하는 층간 절연막(500)으로 유지 축전기가 구성되는데, 두 전극(420, 800)의 중첩 부분에서는 보호 절연막(700)이 제거되고 없을 뿐 아니라 층간 절연막(500) 또한 두께가 얇아져 있어서 유지 용량의 값이 증가한다.
그러나, 이러한 구조에서 유지 축전기의 층간 절연막(500) 부분의 두께를 일정하게 만들기 어렵다.
유지 전극(420) 상부의 층간 절연막(500) 두께를 균일하게 하기 위한 구조를 도 14 내지 도 15의 제5 및 제6 실시예를 통해 설명한다.
도 14에 도시한 바와 같이, 제5 실시예는 층간 절연막(510, 520)이 이중으로 되어 있는 것을 제외하고는 제4 실시예와 같은 구조를 갖는다. 층간 절연막(510, 520)은 하부에 놓인 500~3,000Å의 두께의 제1 층간 절연막(510)과 상부에 3,000~10,000Å 두께를 가지는 제2 층간 절연막(520)으로 나뉘며, 유지 전극(420) 상부의 제2 층간 절연막(520)은 제거되어 있다.
도 15에 도시한 바와 같이, 제6 실시예에서는 제5 실시예에서와 마찬가지로 층간 절연막(511, 520)이 이중으로 형성되어 있으나, 제1 층간 절연막(511)이 게이트 전극(410) 및 유지 전극(511) 등의 게이트 배선 상부에만 형성되어 있다. 제2 층간 절연막(520)은 제5 실시예와 마찬가지로 유지 용량 전극(420) 상부에서만 제거되어 있다.
제5 및 제6 실시예와 같은 구조는 제4 실시예와 마찬가지로 유지 축전기를 이루는 유전체의 두께를 얇게 가져가 유지 용량을 증가시킬 수 있을 뿐만 아니라, 그 두께가 제1 층간 절연막의 두께로 균일하게 유지 될 수 있다.
그러면, 앞서 설명한 제4 내지 제6 실시예에 따른 액정 표시 장치의 제조 방법을 설명한다.
이 제조 방법에서는 유지 축전기를 만들 때, 도핑된 실리콘 패턴을 전극으로 이용하지 않기 때문에 실리콘 패턴의 이온 도핑 공정이 생략되며, 유지 축전기의 유전체 두께를 감소시켜 유지 용량을 증가시키기 위해 일정 두께의 층간 절연막을 식각해 낼 때 별도의 추가 공정없이 진행한다.
도 16a 내지 도 16h는 제4 실시예에 따른 제조 방법을 공정 순서에 따라 도시한 단면도이다.
먼저, 투명한 절연 기판(100) 위에 실리콘층(200)을 형성한다. 앞선 실시예들과 마찬가지로 실리콘의 결정성을 증대시키기 위하여 열처리나 레이저 어닐링을 실시할 수 있다. 그 위에 게이트 절연막(300)을 500~ 3,000Å의 두께로 전면적으로 형성한 후, 게이트 배선용 금속을 증착하고 패터닝하여 게이트선(400), 게이트 전극(410) 및 유지 전극(420) 등의 게이트 패턴을 형성한다(도 16a 참조).
게이트 패턴을 마스크로 하여 실리콘층(200)에 이온 도핑을 실시함으로써 소스 영역(210) 및 드레인 영역(230)을 형성한다(도 16b 참조).
그 위에 층간 절연막(500)을 적층하고(도 16c 참조), 소스 및 드레인 영역(210, 230) 위에 위치한 게이트 절연막(300)과 층간 절연막(500)을 제거하여 각각 접촉구(C6, C7)를 형성한다(도 16d 참조).
데이터 배선용 금속을 증착하고 패터닝하여 데이터선(600)과 그 분지인 소스 전극(610) 및 드레인 전극(620)을 형성한다. 이때, 소스 및 드레인 전극(610, 620)은 접촉구(C6, C7)를 통해 각각 소스 및 드레인 영역(210, 230)과 연결된다(도 16e 참조).
그 위에 보호 절연막(700)을 증착한다. 이때, 보호 절연막(700)은 층간 절연막(500)과 식각비가 같은 물질로 형성한다(도 16f 참조).
다음, 보호 절연막(700)을 식각하여 드레인 전극(620) 및 유지 전극(420) 상부의 층간 절연막(500)을 노출시키고, 이어 노출된 층간 절연막(500)의 일부를 식각한다. 이때, 층간 절연막(500)의 두께가 500~ 3,000Å가 남도록 식각 시간을 조절한다(도 16g 참조).
그리고, ITO 물질을 증착한 후 패터닝하여 화소 전극(800)을 형성하는데, 화소 전극(800)은 접촉구(C8)를 통해 드레인 전극(620)과 접촉하며, 유지 전극(420)과 일부 중첩된다(도 16h 참조).
이처럼, 드레인 전극(620) 상부의 보호 절연막(700)을 제거하는 단계에서 유지 전극(420) 상부의 층간 절연막(500)의 일부를 제거하여 그 두께를 얇게 가져간다. 그러나, 균일한 두께를 가지도록 조절하는 것이 어렵다.
도 17a 내지 도 17b는 제5 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도로서, 층간 절연막을 이중으로 형성하고, 각각의 막의 식각비를 달리하는 것을 특징으로 한다.
도 16a 및 도 16b와 같은 공정으로 실리콘층(200)의 소스 및 드레인 영역(210, 230), 게이트 절연막(300), 게이트선(400), 게이트 전극(410) 및 유지 전극(420) 등을 형성한다. 그 후, 제1 층간 절연막(510)과 그 위에 제2 층간 절연막(520)을 각각 500~ 3,000Å, 3,000~10,000Å의 두께로 연달아 적층한다. 이때, 제1 및 제2 층간 절연막(510, 520)의 식각 선택비는 커야 하는데 제1 층간 절연막(510)은 제2 층간 절연막(520)에 비해 작은 식각비를 갖는 물질로 형성한다(도 17a 참조).
소스 및 드레인 영역(210, 230) 상부의 게이트 절연막(300) 및 제1 및 제2 층간 절연막(510, 520)을 동시에 식각하여 각각 접촉구(C6, C7)를 형성한다(도 17b 참조).
그 위에 데이터 배선용 금속을 증착하고 패터닝하여 접촉구(C6, C7)를 통해 소스 및 드레인 영역(210, 230)과 각각 접촉하는 소스 및 드레인 전극(610, 620)과 데이터선(600)을 형성한다(도 17c 참조).
제2 층간 절연막(520)과 동일한 식각비를 갖는 물질로 보호 절연막(700)을 증착하고(도 17d 참조), 식각하여 드레인 전극(620) 상부에 접촉구(C8)를 형성하고, 유지 전극(420) 상부의 제2 층간 절연막(520)을 노출시킨다. 이어, 노출된 제2 층간 절연막(520)을 제거하여 경유구(C9)를 형성한다. 앞서 설명한 바와 같이, 제1 층간 절연막(510)은 제2 층간 절연막(520)보다 식각비가 작고 제2 층간 절연막(520)은 보호 절연막(700)과 동일한 식각비를 갖기 때문에 제2 층간 절연막(520)만이 제거된다(도 17e 참조).
그 후, ITO 물질을 증착하고 패터닝하여 화소 전극(800)을 형성한다. 이때, 화소 전극(800)은 접촉구(C8)를 통해 드레인 전극(620)과 접촉하고, 경유구(C9)를 덮는다(도 17f 참조).
이상에서는 층간 절연막(510, 520)을 식각비가 다른 이중막으로 형성함으로써 식각 후 층간 절연막(510)의 두께가 균일하게 남는다.
도 18a 내지 도 18d는 제6 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도로서, 제5 실시예와 마찬가지로 이중 층간 절연막(510, 520)을 식각비를 달리하여 형성하나, 하부 층간 절연막을 게이트 배선 패턴 형성시 동시에 패터닝하는 점에서 차이를 갖는다.
먼저, 투명한 절연 기판(100) 위에 실리콘층(200)을 형성하고 게이트 절연막(300)을 적층한다. 그 후, 게이트 배선용 금속막을 적층하고 제1 층간 절연막(511)을 500∼ 3000Å 정도로 적층한 후, 동시에 패터닝한다. 즉, 게이트선(400), 게이트 전극(410)과 유지 전극(420)을 포함하는 게이트 패턴의 상부에만 제1 층간 절연막(511)이 남도록 한다(도 18a 참조).
게이트 패턴(400, 410, 420)을 마스크로 하여 실리콘층(200)을 이온 도핑하여 소스 및 드레인 영역(210, 230)을 형성하고(도 18b 참조), 제1 층간 절연막(511)보다 식각비가 크고 보호 절연막(700)과는 그 식각비가 동일한 물질로 제2 층간 절연막(520)을 증착한다(도 18c 참조).
그 후, 제5 실시예와 동일한 방법으로 데이터선(600), 소스 및 드레인 전극(610, 620), 보호 절연막(700) 등을 형성하고 식각한다. 식각 과정에서, 식각비가 작은 제1 층간 절연막(511)은 남게 되고 유지 전극(520) 상부의 보호 절연막(700)과 제2층간 절연막(520)은 제거된다.
마지막으로, 화소 전극(800)을 형성하여 박막 트랜지스터 및 유지 축전기를 완성한다(도 18d 참조).
제5 및 제6 실시예에서는 유지 축전기용 층간 절연막(510, 511)이 식각시에 과식각 방지층으로 사용되게 되는데 이 층간 절연막(510, 511)은 유지 용량값을 증가시키고, 절연 특성을 향상시킬 목적을 위해 형성한 것으로서, 다중층으로 구성될 수도 있다.
이상에서, 본 발명에 따른 액정 표시 장치 및 그 제조 방법을 독립 배선 방식을 중심으로 설명하였는데, 이와 같은 실시예들은 전단 게이트 방식에도 적용될 수 있다. 전단 게이트 방식에 적용되는 경우, 전단 게이트선의 일부가 유지 전극의 역할을 한다. 또한, 이상의 실시예들은 비정질 실리콘을 반도체층으로 하는 경우에도 적용될 수 있다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치 및 그 제조 방법은 유지 축전기용 이온 도핑 공정이 필요없고, 큰 유지 용량값을 가질 수 있는 유지 축전기를 별도의 추가 공정 없이 형성할 수 있다.
도 1은 종래의 독립 배선 방식 액정 표시 장치의 화소 등가 회로도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 박막 트랜지스터 및 유지 용량선을 나타낸 배치도이고,
도 3은 도 2의 Ⅲ-Ⅲ' 선에 대한 단면도이고,
도 4는 전압 인가시 유지 축전기의 형성을 나타낸 도면이고,
도 5a 내지 도 5j는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법을 나타낸 단면도이고,
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 및 유지 용량선을 나타낸 배치도이고,
도 7은 도 6의 Ⅶ-Ⅶ' 선에 대한 단면도이고,
도 8은 도 6의 Ⅷ-Ⅷ' 선에 대한 단면도이고,
도 9는 본 발명의 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 및 유지 용량선을 나타낸 배치도이고,
도 10은 도 9의 X-X' 선에 대한 단면도이고,
도 11a 내지 도 11h는 본 발명의 제2 실시예에 액정 표시 장치의 제조 방법을 공정 순서에 따라 도시한 단면도이고,
도 12는 본 발명의 제4 실시예 내지 제6 실시예에 따른 액정 표시 장치의 박막 트랜지스터 및 유지 용량선을 나타낸 배치도이고,
도 13 내지 도 15는 도 12의 XⅢ-XⅢ' 선에 대한 제4 내지 제 6 실시예에 따른 단면도이고,
도 16a 내지 도 16h는 제4 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,
도 17a 내지 도 17f는 제5 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,
도 18a 내지 도 18d는 제6 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.

Claims (61)

  1. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 실리콘층,
    상기 실리콘층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트 전극,
    상기 게이트 절연막 위에 형성되어 있는 유지 축전기용 유지 전극을 포함하며,
    상기 실리콘층은 도핑되어 있는 소스 영역 및 드레인 영역, 상기 소스 영역 및 드레인 영역 사이에 위치하며 도핑되지 않은 제1 영역, 그리고 상기 드레인 영역과 인접하고 상기 제1 영역과 분리되어 있으며 도핑되지 않은 제2 영역을 포함하며, 상기 유지 전극은 상기 제2 영역 위에 위치하는 액정 표시 장치.
  2. 제1항에서,
    상기 소스 및 드레인 영역과 각각 연결되어 있는 소스 및 드레인 전극을 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 게이트 전극 및 상기 유지 전극을 덮고 있으며 상기 소스 및 드레인 영역을 각각 드러내는 제1 및 제2 접촉구를 가지는 층간 절연막을 더 포함하며, 상기 소스 전극 및 드레인 전극은 상기 층간 절연막 위에 형성되어 있으며 상기 제1 및 제2 접촉구를 통하여 상기 소스 영역 및 드레인 영역에 각각 연결되는 액정 표시 장치.
  4. 제1항에서,
    상기 실리콘층이 폴리 실리콘으로 이루어진 액정 표시 장치.
  5. 제1항에서,
    상기 드레인 영역과 전기적으로 연결되어 있는 투명한 화소 전극을 더 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 게이트 절연막은 500 ~ 3,000Å의 두께를 가지는 액정 표시 장치.
  7. 제6항에서,
    상기 게이트 절연막은 실리콘 다이옥사이드 또는 실리콘 나이트라이드로 형성되어 있는 액정 표시 장치.
  8. 소스 영역과 드레인 영역 및 상기 소스 영역 및 드레인 영역 사이에 위치한 도핑되지 않은 제1 영역 그리고 상기 드레인 영역과 인접한 도핑되지 않은 제2 영역을 포함하는 실리콘층, 게이트 전극, 그리고 상기 실리콘층과 상기 게이트 전극 사이에 끼어있는 게이트 절연층을 포함하는 박막 트랜지스터와 상기 실리콘층의 제2 영역과 상기 절연층을 매개로 중첩되어 있는 유지 전극을 포함하는 액정 표시 장치의 구동 방법에서,
    상기 게이트 전극에 상기 박막 트랜지스터를 여는 열림 전압을 인가하는 단계,
    상기 소스 영역에 화상 신호 전압을 인가하는 단계,
    상기 유지 전극에 상기 화상 신호 전압의 최대값보다 적어도 상기 박막 트랜지스터의 임계 전압 이상의 전압을 인가하는 단계
    를 포함하는 액정 표시 장치의 구동 방법.
  9. 투명 절연 기판 위에 실리콘층을 형성하는 단계,
    상기 실리콘층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 상기 실리콘층과 각각 중첩되는 게이트 전극 및 유지 전극을 형성하는 단계,
    상기 게이트 전극 및 상기 유지 전극을 마스크로 하여 상기 실리콘층을 도핑하여 소스 및 드레인 영역을 형성하는 단계
    를 포함하고,
    상기 유지 전극에 대응하는 상기 실리콘층은 도핑되지 않는 액정 표시 장치의 제조 방법.
  10. 제9항에서,
    상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계, 상기 소스 및 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 덮는 보호 절연막을 형성하는 단계, 상기 드레인 전극과 연결되는 투명 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 실리콘층을 열처리 또는 레이저 어닐링하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  12. 제10항에서,
    상기 실리콘층은 폴리 실리콘으로 형성하는 액정 표시 장치의 제조 방법.
  13. 제11항 또는 제12항에서,
    상기 게이트 절연막은 500~ 3000Å의 두께로 형성하는 액정 표시 장치의 제조 방법.
  14. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 제1 금속 패턴,
    상기 제1 금속 패턴과 동일 층에 형성되어 있으며 상기 제1 금속 패턴과 분리되어 있는 유지 전극용 제2 금속 패턴,
    상기 제1 및 제2 금속 패턴 위에 형성되어 있으며 상기 제1 및 제2 금속 패턴과 각각 접촉하고 있는 소스 및 드레인 영역을 포함하는 실리콘층,
    상기 실리콘층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 소스 및 드레인 영역의 사이에 위치하는 게이트 전극,
    상기 게이트 절연막 위에 형성되어 있으며 상기 제2 금속 패턴 상부에 위치하고 있는 유지 전극
    을 포함하는 액정 표시 장치.
  15. 제14항에서,
    상기 드레인 영역과 연결되어 있는 투명한 화소 전극을 더 포함하는 액정 표시 장치.
  16. 제15항에서,
    상기 화소 전극은 상기 유지 전극과 절연되어 중첩되어 있는 액정 표시 장치.
  17. 제14항에서,
    상기 제2 금속 패턴과 연결되어 있는 투명한 화소 전극을 더 포함하는 액정 표시 장치.
  18. 제17항에서,
    상기 화소 전극은 상기 유지 전극과 절연되어 중첩되어 있는 액정 표시 장치.
  19. 제16항 또는 제18항에서,
    상기 유지 전극은 상기 게이트 전극과 동일한 물질로 형성되어 있는 액정 표시 장치.
  20. 제14항에서,
    상기 실리콘층은 폴리 실리콘으로 이루어진 액정 표시 장치.
  21. 투명한 절연 기판 위에 소스 전극 및 금속 패턴을 형성하는 단계,
    상기 소스 전극 및 상기 금속 패턴 위에 실리콘층을 형성하는 단계,
    상기 실리콘층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 유지 전극, 그리고 상기 실리콘층과 중첩되는 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계,
    상기 게이트 패턴을 마스크로 상기 실리콘을 이온 도핑하여 소스 및 드레인 영역을 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  22. 제21항에서, 상기 게이트 패턴을 덮는 보호막을 형성하는 단계,
    상기 드레인 영역과 연결되는 투명 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  23. 제22항에서,
    상기 실리콘층을 열처리 또는 레이저 어닐링하는 단계를 더 포함하는 액정표시 장치의 제조 방법.
  24. 제22항에서,
    상기 실리콘층을 폴리 실리콘으로 형성하는 액정 장치의 제조 방법.
  25. 투명한 절연 기판,
    상기 기판 위에 형성되어 있으며 도핑된 소스 및 드레인 영역과 상기 소스 및 드레인 영역 사이의 채널 영역을 포함하는 실리콘층,
    상기 실리콘층을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 게이트 전극 및 유지 전극,
    상기 게이트 전극 및 상기 유지 전극 위에 형성되어 있으며, 상기 유지 용량 전극의 상부에 위치하는 다른 부분보다 두께가 얇은 부분을 가지고 있는 층간 절연막,
    상기 드레인 영역과 전기적으로 연결되어 있으며 상기 유지 전극 상부의 상기 층간 절연막 위에 형성되어 있는 화소 전극
    을 포함하는 액정 표시 장치.
  26. 제25항에서,
    상기 층간 절연막 위에 형성되어 있는 소스 및 드레인 전극을 더 포함하며, 상기 층간 절연막 및 상기 게이트 절연막에는 상기 소스 및 드레인 영역을 각각 드러내는 제1 및 제2 접촉구가 형성되어 있고, 상기 소스 및 드레인 전극은 상기 제1 및 제2 접촉구를 통해 상기 소스 및 드레인 영역과 각각 연결되어 있는 액정 표시 장치.
  27. 제26항에서,
    상기 소스 및 드레인 전극을 덮고 있는 보호 절연막을 더 포함하며, 상기 보호 절연막은 상기 드레인 전극을 드러내는 제3 접촉구 및 상기 층간 절연막 부분을 드러내는 경유구를 가지고 있고, 상기 제3 접촉구를 통해 상기 화소 전극이 상기 드레인 전극과 연결되어 있는 액정 표시 장치.
  28. 제27항에서,
    상기 층간 절연막의 얇은 부분은 500~3,000Å의 두께를 가지는 액정 표시 장치.
  29. 제25항에서,
    상기 실리콘층은 폴리 실리콘으로 이루어진 액정 표시 장치.
  30. 투명한 절연 기판,
    상기 기판 위에 형성되어 있으며 도핑된 소스 및 드레인 영역과 상기 소스 및 드레인 영역의 사이의 채널 영역을 포함하는 실리콘층,
    상기 실리콘층 위에 덮여 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역 위에 위치하는 게이트 전극,
    상기 게이트 절연막 위에 형성되어 있는 유지 전극,
    상기 게이트 전극 및 상기 유지 전극 위에 형성되어 있으며 하부의 제1 절연막과 상부의 제2 절연막을 포함하는 층간 절연막,
    상기 드레인 영역과 전기적으로 연결되어 있으며 상기 유지 전극 상부의 상기 층간 절연막 위에 형성되어 있는 화소 전극
    을 포함하며,
    상기 유지 전극 상부의 상기 층간 절연막은 상기 제1 절연막만을 포함하는 액정 표시 장치.
  31. 제30항에서,
    제1 절연막은 상기 게이트 전극 및 상기 유지 전극 상부에만 형성되어 있는 액정 표시 장치.
  32. 제31항에서,
    상기 층간 절연막 위에 형성되어 있는 소스 및 드레인 전극을 더 포함하며, 상기 층간 절연막 및 상기 게이트 절연막에는 상기 소스 및 드레인 영역을 각각 드러내는 제1 및 제2 접촉구가 형성되어 있고, 상기 소스 및 드레인 전극은 상기 제1 및 제2 접촉구를 통해 상기 소스 및 드레인 영역과 각각 연결되어 있는 액정 표시장치.
  33. 제32항에서,
    상기 소스 및 드레인 전극을 덮고 있는 보호 절연막을 더 포함하며, 상기 보호 절연막은 상기 드레인 전극을 드러내는 제3 접촉구 및 상기 층간 절연막의 제1 절연막을 드러내는 경유구를 가지고 있고, 상기 제3 접촉구를 통해 상기 화소 전극이 상기 드레인 전극과 연결되어 있는 액정 표시 장치.
  34. 제33항에서,
    상기 제1 절연막은 500~3,000Å의 두께를 가지는 액정 표시 장치.
  35. 투명 절연 기판 위에 실리콘층을 형성하는 단계,
    상기 실리콘층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극 및 유지 전극을 형성하는 단계,
    상기 게이트 전극과 상기 유지 전극 위에 층간 절연막을 적층하는 단계,
    상기 유지 전극 상부의 상기 층간 절연막을 식각하여 다른 부분보다 얇게 형성하는 단계,
    상기 층간 절연막 위에 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  36. 제35항에서,
    상기 층간 절연막의 두께가 500~ 3,000Å 남도록 식각하는 액정 표시 장치의 제조 방법.
  37. 제35항에서,
    상기 게이트 전극을 마스크로 상기 실리콘층을 이온 도핑하여 소스 및 드레인 영역을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  38. 제35항에서,
    상기 층간 절연막은 식각비가 다른 두 막으로 이루어진 이중막으로 형성하는 액정 표시 장치의 제조 방법.
  39. 제38항에서,
    상기 이중막은 상부막과 하부막으로 이루어지며 상기 상부막은 상기 보호 절연막의 식각비와 같은 물질로 형성하는 액정 표시 장치의 제조 방법.
  40. 제39항에서,
    상기 층간 절연막을 식각하는 단계에서 상기 유지 전극의 상부에 위치하는 상기 상부막을 제거하는 액정 표시 장치의 제조 방법.
  41. 제40항에서,
    상기 하부막은 500~ 3,000Å의 두께로 형성하는 액정 표시 장치의 제조 방법.
  42. 투명한 절연 기판 위에 실리콘층을 형성하는 단계,
    상기 실리콘층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극 및 유지 전극을 형성하는 단계,
    상기 게이트 전극 및 상기 유지 전극 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 보호 절연막을 증착하는 단계,
    상기 유지 전극 위의 상기 보호 절연막을 제거하는 단계,
    상기 보호 절연막 위에 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  43. 제42항에서,
    상기 보호 절연막을 제거한 후 노출된 상기 유지 전극 위의 상기 층간 절연막 일부를 식각하여 다른 층간 절연막의 다른 부분보다 얇게 하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  44. 제43항에서,
    상기 층간 절연막의 두께가 500~3,000Å 남도록 식각하는 액정 표시 장치의 제조 방법.
  45. 제43항에서,
    상기 층간 절연막은 식각비가 다른 두 막으로 이루어진 이중막으로 형성하는 액정 표시 장치의 제조 방법.
  46. 제45항에서,
    상기 이중막은 상기 보호막 아래의 제1 절연막과 상기 제1 절연막 아래의 제2 절연막으로 이루어지며, 상기 제1 절연막은 상기 보호 절연막과 식각비가 같은 물질로 형성하는 액정 표시 장치의 제조 방법.
  47. 제46항에서,
    상기 게이트 전극을 마스크로 상기 실리콘층을 이온 도핑하여 소스 및 드레인 영역을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  48. 투명 절연 기판 위에 실리콘층을 형성하는 단계,
    상기 실리콘층을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 배선용 물질 및 제1 층간 절연막을 연속으로 증착하는 단계,
    상기 제1 층간 절연막을 패터닝하는 단계,
    상기 제1 층간 절연막을 마스크로 하여 상기 게이트 배선용 물질을 패터닝하여 게이트 전극 및 유지 전극을 형성하는 단계,
    제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막 위에 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  49. 제48항에서,
    상기 제2 층간 절연막 위에 보호 절연막을 증착하는 단계, 상기 보호 절연막 중 상기 유지 전극 위에 놓인 부분을 식각하는 단계를 더 포함하며 상기 화소 전극은 상기 보호 절연막 위에 위치하는 액정 표시 장치의 제조 방법.
  50. 제49항에서,
    상기 제2 층간 절연막은 상기 보호 절연막과 식각비가 같은 물질로 형성하는 액정 표시 장치의 제조 방법.
  51. 제50항에서,
    상기 제1 층간 절연막은 상기 제2 층간 절연막보다 식각비가 작은 물질로 형성하는 액정 표시 장치의 제조 방법.
  52. 제51항에서,
    상기 보호 절연막을 식각하는 단계에서 상기 유지 전극 상부에 위치한 상기 제2 층간 절연막을 식각하는 액정 표시 장치의 제조 방법.
  53. 제52항에서,
    상기 제1 층간 절연막은 500~ 3000Å의 두께로 형성하는 액정 표시 장치의 제조 방법.
  54. 제48항에서,
    상기 게이트 전극을 마스크로 상기 실리콘층을 이온 도핑하여 소스 및 드레인 영역을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  55. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 실리콘층,
    상기 실리콘층을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트 전극,
    상기 게이트 절연막 위에 형성되어 있는 유지 축전기용 유지 전극을 포함하며,
    상기 실리콘층은 도핑되어 있는 소스 영역 및 드레인 영역, 상기 소스 영역 및 드레인 영역 사이에 위치하며 도핑되지 않은 제1 영역, 그리고 상기 드레인 영역과 인접하고 상기 제1 영역과 분리되어 있으며 도핑되지 않은 제2 영역을 포함하며, 상기 유지 전극은 상기 제2 영역 위에 위치하며,
    상기 유지 전극에는 상기 소스 영역에 인가되는 화상 신호 전압의 최대값보다 적어도 상기 박막 트랜지스터의 임계 전압 이상의 전압이 인가되는 액정 표시 장치.
  56. 제55항에서,
    상기 소스 및 드레인 영역과 각각 연결되어 있는 소스 및 드레인 전극을 더 포함하는 액정 표시 장치.
  57. 제56항에서,
    상기 게이트 전극 및 상기 유지 전극을 덮고 있으며 상기 소스 및 드레인 영역을 각각 드러내는 제1 및 제2 접촉구를 가지는 층간 절연막을 더 포함하며, 상기 소스 전극 및 드레인 전극은 상기 층간 절연막 위에 형성되어 있으며 상기 제1 및 제2 접촉구를 통하여 상기 소스 영역 및 드레인 영역에 각각 연결되는 액정 표시 장치.
  58. 제55항에서,
    상기 실리콘층이 폴리 실리콘으로 이루어진 액정 표시 장치.
  59. 제55항에서,
    상기 드레인 영역과 전기적으로 연결되어 있는 투명한 화소 전극을 더 포함하는 액정 표시 장치.
  60. 제59항에서,
    상기 게이트 절연막은 500 ~ 3,000Å의 두께를 가지는 액정 표시 장치.
  61. 제55항에서,
    상기 게이트 절연막은 실리콘 다이옥사이드 또는 실리콘 나이트라이드로 형성되어 있는 액정 표시 장치.
KR1019970079791A 1997-12-31 1997-12-31 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 KR100552280B1 (ko)

Priority Applications (13)

Application Number Priority Date Filing Date Title
KR1019970079791A KR100552280B1 (ko) 1997-12-31 1997-12-31 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
JP37413198A JP3973787B2 (ja) 1997-12-31 1998-12-28 液晶表示装置及びその製造方法
CN200410062131.9A CN100595658C (zh) 1997-12-31 1998-12-30 液晶显示装置及其制造方法和驱动方法
US09/222,783 US6317173B1 (en) 1997-12-31 1998-12-30 Liquid crystal displays, manufacturing methods and a driving method thereof
CN200410062132.3A CN1550838B (zh) 1997-12-31 1998-12-30 液晶显示装置及其制造方法和驱动方法
CNB981271723A CN1173218C (zh) 1997-12-31 1998-12-30 液晶显示装置及其制造方法和驱动方法
CN200810166498.3A CN101387802B (zh) 1997-12-31 1998-12-30 液晶显示装置及其制造方法和驱动方法
CN200410062130.4A CN100595657C (zh) 1997-12-31 1998-12-30 液晶显示装置及其制造方法和驱动方法
US09/956,145 US6549249B2 (en) 1997-12-31 2001-09-20 Liquid crystal displays and manufacturing methods thereof the interlayer insulating film having a thinner depth
US10/367,743 US7271857B2 (en) 1997-12-31 2003-02-19 Method for manufacturing a liquid crystal display
US10/367,769 US6784950B2 (en) 1997-12-31 2003-02-19 Liquid crystal display and a method for manufacturing the same
US11/082,983 US7227597B2 (en) 1997-12-31 2005-03-18 Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate
JP2007103355A JP4884281B2 (ja) 1997-12-31 2007-04-11 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079791A KR100552280B1 (ko) 1997-12-31 1997-12-31 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19990059580A KR19990059580A (ko) 1999-07-26
KR100552280B1 true KR100552280B1 (ko) 2006-06-22

Family

ID=37183050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079791A KR100552280B1 (ko) 1997-12-31 1997-12-31 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100552280B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910927B2 (en) 2002-08-01 2011-03-22 Samsung Electronics Co., Ltd. Thin film transistor array panel with common bars of different widths

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984355B1 (ko) * 2003-11-06 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판
KR102285754B1 (ko) * 2015-01-08 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930017211A (ko) * 1992-01-24 1993-08-30 이헌조 박막 트랜지스터 액정표시소자의 구조
KR970059801A (ko) * 1996-01-18 1997-08-12 구자홍 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법
KR970077711A (ko) * 1996-05-02 1997-12-12 구자홍 액정표시장치용 박막트랜지스터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930017211A (ko) * 1992-01-24 1993-08-30 이헌조 박막 트랜지스터 액정표시소자의 구조
KR970059801A (ko) * 1996-01-18 1997-08-12 구자홍 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법
KR970077711A (ko) * 1996-05-02 1997-12-12 구자홍 액정표시장치용 박막트랜지스터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910927B2 (en) 2002-08-01 2011-03-22 Samsung Electronics Co., Ltd. Thin film transistor array panel with common bars of different widths

Also Published As

Publication number Publication date
KR19990059580A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US6337234B2 (en) Method of fabricating a buried bus coplanar thin film transistor
JP3973787B2 (ja) 液晶表示装置及びその製造方法
US6133967A (en) Method of fabricating liquid crystal display with increased aperture ratio
US5793460A (en) Liquid crystal display device and method for manufacturing the same
US7838882B2 (en) Thin film transistor substrate and liquid crystal display
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101790176B1 (ko) 어레이 기판의 제조방법
US6057904A (en) Insulating layer arrangements for liquid crystal display and fabricating method thereof
KR100219117B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
US7482208B2 (en) Thin film transistor array panel and method of manufacturing the same
US5396083A (en) Thin film transistor and method of making the same
US7157321B2 (en) Semiconductor device and method for manufacturing the same
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
US6870187B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100552280B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
KR101518851B1 (ko) 어레이 기판의 제조방법
KR100491820B1 (ko) 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
KR100275932B1 (ko) 액정표시장치 및 그 제조방법
KR100552286B1 (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
JPH0555573A (ja) 薄膜トランジスタ及びその製造方法
KR100569736B1 (ko) 액정 표시 장치 및 그 제조 방법
KR19980035300A (ko) 액정 표시 장치 및 그 제조 방법
KR100590739B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee