KR100552286B1 - 박막 트랜지스터 액정 표시 장치 및 그 제조 방법 - Google Patents

박막 트랜지스터 액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100552286B1
KR100552286B1 KR1019980019761A KR19980019761A KR100552286B1 KR 100552286 B1 KR100552286 B1 KR 100552286B1 KR 1019980019761 A KR1019980019761 A KR 1019980019761A KR 19980019761 A KR19980019761 A KR 19980019761A KR 100552286 B1 KR100552286 B1 KR 100552286B1
Authority
KR
South Korea
Prior art keywords
insulating film
layer
storage capacitor
drain
interlayer insulating
Prior art date
Application number
KR1019980019761A
Other languages
English (en)
Other versions
KR19990086658A (ko
Inventor
김동환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980019761A priority Critical patent/KR100552286B1/ko
Publication of KR19990086658A publication Critical patent/KR19990086658A/ko
Application granted granted Critical
Publication of KR100552286B1 publication Critical patent/KR100552286B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

투명 절연 기판 위에 도핑된 소스 및 드레인 영역 및 도핑되지 않은 채널 영역으로 나뉜 다결정 규소층이 형성되어 있고, 그 위에는 제1 절연막이 덮여 있다. 채널 영역 위의 제1 절연막 위에 게이트 전극이 형성되어 있으며, 게이트 전극과 같은 층에 유지 용량선이 형성되어 있다. 게이트선 및 유지 용량선을 제2 절연막이 덮고 있으며, 제2 절연막 위에는 유지 용량선과 중첩되도록 투명 화소 전극이 형성되어 있다. 그 위에는 층간 절연막이 덮여 있으며, 소스 전극이 일부 드러나도록 층간 절연막에 접촉구가 뚫려 있다. 또한, 소스 및 드레인 영역을 드러내는 접촉구가 층간 절연막 및 제1 및 제2 절연막에 뚫려 있다. 층간 절연막 위에는 데이터선 및 드레인 전극이 형성되어 있는데, 데이터선은 접촉구를 통해 소스 영역과 접촉되며, 드레인 전극은 접촉구를 통해 드레인 영역 및 화소 전극과 접촉되어 있다. 데이터선 및 드레인 전극 등을 보호막이 덮고 있으며, 보호막 및 층간 절연막에는 표시 영역이 될 부분의 화소 전극을 드러내도록 개구 영역이 뚫려 있다.

Description

박막 트랜지스터 액정 표시 장치 및 그 제조 방법
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 유지 축전기 및 그 형성 방법에 관한 것이다.
액정 표시 장치는 화상 신호를 전달하기 위한 데이터선, 주사 신호를 전달하기 위한 게이트선, 삼단자 스위칭(switching) 소자인 박막 트랜지스터, 액정 축전기, 그리고 유지 축전기를 포함한다.
박막 트랜지스터의 게이트에 열림 전압이 인가되면 액정 축전기에 전하가 충전되고, 이 충전된 전하는 박막 트랜지스터에 다시 게이트 열림 전압이 인가될 때까지 유지된다. 일반적으로, 게이트 전압이 열림 상태에서 닫힘 상태로 바뀔 때 화소 전압이 하강하는데, 이 변동 정도를 줄이는 역할을 유지 축전기가 한다.
박막 트랜지스터의 반도체층으로는 비정질 또는 다결정 규소가 주로 이용되는데, 다결정 규소를 이용하는 경우, 비정질 규소를 이용하는 경우보다 전계 효과 이동도가 커서 보다 좋은 표시 화질을 확보할 수가 있다.
반면, 비정질 규소를 이용하는 경우보다 공정 자체는 복잡하기 때문에 공정 비용이 증가한다. 따라서, 이러한 공정 비용을 줄이기 위하여 공정 수를 줄이는 것도 매우 중요하다.
그러면, 종래의 액정 표시 장치의 단면도인 도 1을 참고로 하여 종래의 액정 표시 장치에 대하여 설명한다.
도 1에 도시한 바와 같이, 기판(10) 위에 다결정 규소층(20)이 형성되어 있는데, 다결정 규소층(20)은 도핑된 소스 및 드레인 영역(21, 23), 두 영역(21, 23) 사이에 위치하는 도핑되지 않은 채널 영역(22)으로 나뉘어 있다. 또한, 다결정 규소층(20)과 동일한 층에 유지 축전기용 제1 금속 패턴(30)이 형성되어 있다.
다결정 규소층(20)과 유지 축전기용 제1 금속 패턴(30)은 제1 절연막(40)에 의해 덮여 있으며, 채널 영역(22) 상부의 제1 절연막(40) 위에는 게이트 전극(51)이 형성되어 있다. 또한, 유지 축전기용 제1 금속 패턴(30) 상부의 제1 절연막(40) 위에는 게이트 금속으로 유지 축전기용 제2 금속 패턴(52)이 형성되어 있다. 게이트 전극(51) 및 유지 축전기용 제2 금속 패턴(52)은 제2 절연막(60)으로 덮여 있으며, 제2 절연막(60)에는 소스 및 드레인 영역(21, 23)과 유지 축전기용 제1 금속 패턴(30)을 드러내는 접촉구(C1, C2, C5)가 뚫려 있다. 제2 절연막(60) 위에는 접촉구(C1)를 통해 소스 영역(21)과 접촉하는 데이터선(70)이 형성되어 있으며, 접촉구(C2, C5)를 통해 드레인 영역(23)과 유지 축전기용 제1 금속 패턴(30)을 연결하는 드레인 전극(71)이 형성되어 있다.
데이터선(70) 및 드레인 전극(71)을 층간 절연막(80)이 덮고 있고, 층간 절연막(80)에는 드레인 전극(71)을 드러내는 접촉구(C4)가 뚫려 있다. 또한, 층간 절연막(80)에는 드레인 전극(71)을 드러내는 접촉구(C5) 뚫려 있다.
층간 절연막(80) 위에는 투명 화소 전극(90)이 형성되어 있고, 화소 전극(90)은 접촉구(C4)를 통해서 드레인 전극(71)과 연결되어 있다.
즉, 유지 축전기용 제1 및 제2 금속 패턴(30, 52)와 그 사이의 제1 절연막(40)으로 구성된 유지 축전기(A)가 형성된다.
이러한 구조의 유지 축전기를 형성하기 위해서는, 다결정 규소층(20)을 형성한 이후에 유지 축전기용 제1 금속 패턴(30)을 형성하기 위한 금속 증착 공정 및 사진 식각 공정을 거쳐야 한다.
따라서, 공정 회수 및 공정 비용이 증가한다.
본 발명의 과제는 박막 트랜지스터 및 유지 축전기 형성시 사진 식각 공정을 제거하여 제조 공정을 단순화하는 것이다.
본 발명의 또 다른 과제는 유지 용량을 충분히 확보하는 것이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치에서는 게이트 전극과 동일한 층에 형성되어 있는 유지 용량선, 게이트 전극 및 유지 용량선을 덮고 있는 제2 절연막을 매개로 하여 유지 용량선과 중첩되고 있는 화소 전극 사이에서 유지 용량이 형성된다.
이러한 유지 축전기는 게이트 전극과 유지 용량선이 동일한 단계에서 형성되며 화소 전극을 데이터선 및 드레인 전극을 형성하는 단계 이전에 형성함으로써 구현된다.
따라서, 별도의 사진 식각 공정을 거치지 않고 유지 용량선을 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 배선도이고, 도 3은 도 2의 III-III' 선에 대한 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 투명 절연 기판(10) 위에 도핑된 소스 및 드레인 영역(21, 23) 및 두 영역(21, 23) 사이에 위치한 도핑되지 않은 채널 영역(22)으로 이루어진 다결정 규소층(20)이 형성되어 있고, 그 위에는 제1 절연막(40)이 덮여 있다.
제1 절연막(40) 위에는 가로 방향으로 게이트선(50)이 형성되어 있고, 게이트선(50)으로부터 연장된 게이트 전극(51)이 채널 영역(22) 위의 제1 절연막(40) 위에 형성되어 있다. 또한, 가로 방향으로 유지 용량선(520)이 형성되어 있다.
게이트선(50) 및 유지 용량선(520)을 제2 절연막(60)이 덮고 있으며, 제2 절연막(60) 위에는 유지 용량선(520)과 중첩되도록 투명 화소 전극(900)이 형성되어 있다.
그 위에는 층간 절연막(80)이 전면에 걸쳐 덮여 있으며, 투명 화소 전극(900)이 일부 드러나도록 층간 절연막(80)에 접촉구(C3)가 뚫려 있다. 또한, 소스 및 드레인 영역(21, 23)을 드러내는 접촉구(C1, C2)가 층간 절연막(80) 및 제1 및 제2 절연막(40, 60)에 뚫려 있다.
층간 절연막(80) 위에는 세로 방향으로 길게 데이터선(70)이 형성되어 있으며, 데이터선(70)은 접촉구(C1)를 통해 소스 영역(21)과 접촉되어 있다. 또한, 드레인 전극(71)이 접촉구(C2, C3)를 통해 드레인 영역(23)과 화소 전극(900)을 서로 연결하는 형태로 층간 절연막(80) 위에 형성되어 있다.
데이터선(70) 및 드레인 전극(71) 등을 보호막(100)이 덮고 있으며, 보호막(100) 및 층간 절연막(80)에는 표시 영역이 될 부분의 화소 전극(900)을 드러내도록 개구 영역(open area:O/A)이 뚫려 있다.
이러한 액정 표시 장치에서의 유지 축전기는 제2 절연막(60)을 매개로 하여 화소 전극(900)과 유지 용량선(520)이 중첩되는 형태로 이루어져 있다.
그러면, 이러한 구조의 액정 표시 장치의 제조 방법에 대하여 도 2 및 도 4a 내지 도 4e에 도시된 단면도를 참고로 하여 설명한다.
먼저, 투명 절연 기판(10) 위에 다결정 규소층(20)을 형성하고(도 4a 참조), 그 위에 제1 절연막(40)을 전면에 걸쳐 적층한 다음, 패터닝하여 게이트선(50) 및 유지 용량선(520)을 형성한다. 이때, 게이트선(50)의 일부, 즉 게이트 전극(51)은 다결정 규소층(20)과 중첩하도록 형성한다. 게이트 전극(51)을 마스크로 하여 다결정 규소층(20)에 이온을 주입하여, 게이트 전극(51) 아래에 위치한 도핑되지 않은 채널 영역(22), 채널 영역(22) 바깥쪽의 도핑된 소스 및 드레인 영역(21, 23)을 형성한다(도 4b 참조).
제2 절연막(60)을 전면적으로 적층하고, 그 위에 ITO 물질을 적층한 다음, 패터닝하여 화소 전극(900)을 형성한다. 이때, 화소 전극(900)은 유지 용량선(520)과 중첩되도록 형성한다(도 4c 참조).
층간 절연막(80)을 적층하고, 소스 및 드레인 영역(21, 23) 및 화소 전극(900)의 일부가 드러나도록 층간 절연막(80) 및 제1 및 제2 절연막(40, 60)을 패터닝하여 접촉구(C1, C2, C3)를 형성한 다음, 제2 금속 물질을 적층하고 패터닝하여 데이터선(70) 및 드레인 전극(71)을 형성한다. 이때, 접촉구(C1, C2, C3)를 통해 데이터선(70)은 소스 영역(21)과, 드레인 전극(71)은 드레인 영역(23) 및 화소 전극(900)과 연결된다(도 4d 참조).
다음, 보호막(100)을 적층하고, 화소 전극(900) 위의 보호막(100) 및 층간 절연막(80)을 패터닝하여 화소 전극(900)을 드러내는 개구 영역(O/A)을 형성한다. 이때, 개구 영역(O/A)을 통해 드러난 화소 전극(900)은 액정 표시 장치의 표시 영역이 될 부분에 해당한다(도 4e 참조).
이러한 액정 표시 장치의 제조 방법에서는 제1 금속을 패터닝하여 유지 용량선(520)을 형성하고, 제2 절연막(60)을 형성한 다음 ITO 화소 전극(900)을 유지 용량선(520)과 겹치게 형성함으로써 유지 축전기를 형성한다.
이상에서와 같이, 게이트선을 형성하는 단계에서 유지 용량선을 형성함으로써 사진 식각 공정을 거치지 않고 유지 축전기를 형성할 수 있다. 따라서, 공정 비용이 절감된다.
도 1은 종래의 기술에 따른 액정 표시 장치의 단면도이고,
도 2는 본 발명에 따른 액정 표시 장치의 배선도이고,
도 3은 도 2의 III-III' 선에 대한 단면도이고,
도 4a 내지 도 4e는 본 발명에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 도시한 단면도이다.

Claims (4)

  1. 투명 절연 기판,
    상기 기판 위에 형성되어 있으며 도핑된 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하며 도핑되지 않은 채널 영역을 포함하는 다결정 규소층,
    상기 다결정 규소층을 덮고 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있으며 상기 채널 영역 상부에 형성되어 있는 게이트 전극,
    상기 게이트 전극과 동일한 층에 상기 게이트 전극과 동일한 물질로, 상기 다결정 규소층과 중첩하지 않도록 형성되어 있는 유지 용량선,
    상기 게이트 전극 및 상기 유지 용량선을 덮고 있는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있으며 지나는 상기 유지 용량선과 완전히 중첩되도록 형성되어 있는 화소 전극,
    상기 화소 전극을 덮고 있으며 상기 소스 및 드레인 영역 및 상기 화소 전극을 드러내는 제1 내지 제3 접촉구가 뚫려 있는 층간 절연막,
    상기 층간 절연막 위에 형성되어 있으며 상기 제1 접촉구를 통해 상기 소스 영역과 연결되어 있는 데이터선, 그리고
    상기 층간 절연막 위에 형성되어 있으며 상기 제2 및 제3 접촉구를 통해 상기 드레인 영역 및 상기 화소 전극과 연결되어 있는 드레인 전극
    을 포함하는 박막 트랜지스터 액정 표시 장치.
  2. 제1항에서,
    상기 데이터선 및 상기 드레인 전극을 덮고 있는 보호막을 더 포함하며,
    상기 보호막 및 상기 층간 절연막에는 표시 영역이 될 화소 전극 부분을 드러내는 개구 영역이 뚫려 있는 박막 트랜지스터 액정 표시 장치.
  3. 투명 절연 기판 위에 다결정 규소층을 형성하는 단계,
    상기 다결정 규소층 위에 제1 절연막을 적층하는 단계,
    상기 제1 절연막 위에 제1 금속층을 적층하는 단계,
    상기 제1 금속층을 패터닝하여 상기 다결정 규소층과 중첩하는 게이트 전극 및 상기 다결정 규소층과 중첩하지 않는 유지 용량선을 형성하는 단계,
    상기 다결정 규소층을 도핑하여 채널 영역과 상기 채널 영역의 양쪽에 위치하는 소스 영역 및 드레인 영역을 형성하는 단계,
    상기 게이트 전극 및 상기 유지 용량선 위에 제2 절연막을 적층하는 단계,
    상기 제2 절연막 위에 지나는 상기 유지 용량선과 중첩되도록 투명 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 및 상기 제1 및 제2 절연막을 패터닝하여 상기 소스 및 드레인 영역 및 상기 화소 전극을 드러내는 제1 내지 제3 접촉구를 형성하는 단계,
    상기 층간 절연막 위에 제2 금속층을 적층하는 단계, 그리고
    상기 제2 금속층을 패터닝하여 상기 제1 접촉구를 통하여 상기 소스 영역과 접촉하는 데이터선 및 상기 제2 및 제3 접촉구를 통하여 상기 드레인 영역 및 상기 화소 전극과 접촉하는 드레인 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
  4. 제3항에서,
    상기 데이터선 및 상기 드레인 전극을 덮는 보호막을 적층하는 단계, 그리고
    상기 보호막 및 상기 층간 절연막을 패터닝하여 상기 화소 전극을 드러내는 개구 영역을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
KR1019980019761A 1998-05-29 1998-05-29 박막 트랜지스터 액정 표시 장치 및 그 제조 방법 KR100552286B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019761A KR100552286B1 (ko) 1998-05-29 1998-05-29 박막 트랜지스터 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019761A KR100552286B1 (ko) 1998-05-29 1998-05-29 박막 트랜지스터 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19990086658A KR19990086658A (ko) 1999-12-15
KR100552286B1 true KR100552286B1 (ko) 2006-05-11

Family

ID=37181315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019761A KR100552286B1 (ko) 1998-05-29 1998-05-29 박막 트랜지스터 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100552286B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081638A (ja) * 1998-09-04 2000-03-21 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR100635940B1 (ko) * 1999-10-29 2006-10-18 삼성전자주식회사 수직 배향형 액정 표시 장치
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970066676A (ko) * 1996-03-01 1997-10-13 니시무로 다이조 액정 표시 장치
JPH1096956A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法
KR100263397B1 (ko) * 1990-08-08 2000-08-01 타니오카 요시노리 액정 표시장치 및 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263397B1 (ko) * 1990-08-08 2000-08-01 타니오카 요시노리 액정 표시장치 및 구동방법
KR970066676A (ko) * 1996-03-01 1997-10-13 니시무로 다이조 액정 표시 장치
JPH1096956A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR19990086658A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US5793460A (en) Liquid crystal display device and method for manufacturing the same
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
US5811836A (en) Thin film transistor having protective layer for pixel electrode
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
US6268625B1 (en) Trench-type thin film transistor
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
KR100288772B1 (ko) 액정 표시 장치 및 그 제조 방법
US6589826B2 (en) Thin film transistor and a method of forming the same
US8704305B2 (en) Thin film transistor
KR100552286B1 (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
JP2722890B2 (ja) 薄膜トランジスタおよびその製造方法
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR100486717B1 (ko) 액정표시장치및그제조방법
US5898187A (en) Thin film transistor
KR19990065239A (ko) 박막트랜지스터 및 이의 제조방법
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법
US6100566A (en) Multi-layer semiconductor device and method for fabricating the same
KR100552294B1 (ko) 액정 표시 장치의 제조 방법
KR100552280B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
KR0156206B1 (ko) 액정표시소자의 스토리지 케패시터 형성방법 및 구조
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR100590739B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100580391B1 (ko) 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2699933B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee