KR100552294B1 - 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100552294B1
KR100552294B1 KR1019980036230A KR19980036230A KR100552294B1 KR 100552294 B1 KR100552294 B1 KR 100552294B1 KR 1019980036230 A KR1019980036230 A KR 1019980036230A KR 19980036230 A KR19980036230 A KR 19980036230A KR 100552294 B1 KR100552294 B1 KR 100552294B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
insulating film
gate
layer
Prior art date
Application number
KR1019980036230A
Other languages
English (en)
Other versions
KR20000018584A (ko
Inventor
김동환
윤찬주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980036230A priority Critical patent/KR100552294B1/ko
Publication of KR20000018584A publication Critical patent/KR20000018584A/ko
Application granted granted Critical
Publication of KR100552294B1 publication Critical patent/KR100552294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

다결정 규소 패턴의 소스 및 드레인 영역을 위한 식각 버퍼층 및 화소 전극을 동시에 형성하고, 그 위에 게이트 절연막 및 게이트 배선용 금속막을 증착한 다음, 게이트 배선용 금속막을 패터닝하여 다결정 규소 패턴과 중첩하는 게이트 전극 및 화소 전극의 일부와 중첩하는 유지 전극선을 형성한다. 게이트 전극을 마스크로 다결정 규소 패턴에 이온을 주입하여 버퍼층 상부의 다결정 규소 패턴에 소스 및 드레인 영역을 형성한다. 다음, 층간 절연막을 증착하고, 패터닝하여 소스 영역 및 드레인 영역 및 화소 전극을 드러내는 접촉구들을 형성한 다음, 접촉구를 통해 소스 영역과 연결되는 데이터선 및 접촉구를 통해 화소 전극과 드레인 영역을 연결하는 금속 패턴을 형성한다. 그 위에 보호막을 증착한 후에 화소 전극 가장자리 안쪽의 보호막 및 층간 절연막 및 게이트 절연막을 제거하여 화소 전극을 드러낸다.

Description

액정 표시 장치의 제조 방법
본 발명은 액정 표시 장치의 제조 방법에 관한 것으로서, 특히 다결정 규소 액정 표시 장치의 유지 용량 및 버퍼층을 형성 방법에 관한 것이다.
액정 표시 장치는 화상 신호를 전달하는 데이터선, 게이트를 열어주는 주사 신호을 전달하는 게이트선, 스위칭(switching) 소자인 박막 트랜지스터, 화상 신호 전압이 인가되는 액정 축전기, 그리고 유지 축전기를 포함한다.
박막 트랜지스터의 게이트에 열림 전압이 인가되면 박막 트랜지스터가 턴온(turn-on)되면서 액정 축전기에 전하가 충전되고, 이 충전된 전하는 게이트에 닫힘 전압이 인가되어 박막 트랜지스터가 닫힌 이후에도 유지 축전기에 의해 다시 박막 트랜지스터가 열리는 다음 주기(frame)까지 전하가 유지된다. 일반적으로, 게이트 전압이 열림 상태에서 닫힘 상태 또는 닫힘 상태에서 열림 상태로 바뀔 때 화소 전압이 변동하는데, 유지 축전기는 이러한 변동 정도를 줄이는 역할도 한다.
박막 트랜지스터의 반도체층으로는 비정질 또는 다결정 규소가 주로 이용되는데, 다결정 규소를 이용하는 경우 비정질 실리콘을 이용하는 경우보다 전계 효과 이동도가 커서 보다 좋은 표시 화질을 확보할 수가 있으며, 기판 내에 구동 회로를 화소 부분 형성과 동시에 집적할 수 있어서 칩(chip) 가격을 줄일 수 있다. 그러나, 구동 회로 부분에 N 형 박막 트랜지스터와 P 형 박막 트랜지스터를 같이 제작해야 하므로, 공정이 복잡하고 마스크수가 증가하여 전체 공정 비용은 증가하는 단점이 있다. 이러한 공정 비용을 줄이기 위해서는 공정 수를 줄이는 것이 필요하다.
종래의 액정 표시 장치에서는 게이트 절연막의 두께에 비해 매우 얇은 두께를 가지는 다결정 규소층 상부에 접촉구를 형성하는 식각 과정에서 다결정 규소층이 제거되어 신뢰성이 떨어지는 것을 막기 위해 다결정 규소층 하부에 버퍼(buffer)층을 규소층이나 금속층으로 형성하는 별도의 공정을 실시한다.
또한, 박막 트랜지스터의 다결정 규소층이나 게이트를 형성할 때, 유지 축전기의 유지 전극이 될 부분을 별도의 금속 패턴으로 형성한다.
이처럼, 버퍼층 또는 유지 전극 등을 별도의 공정으로 진행하는 것은 공정 비용의 증가를 가져온다.
본 발명의 과제는 유지 전극 또는 버퍼층을 형성하는 공정을 별도로 형성하지 않고 다른 공정에 포함시켜 형성함으로써 공정 비용을 감축하는 것이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치에서는 기판에 화소 전극을 먼저 형성하고 게이트 전극을 형성하는 단계에서 화소 전극과 중첩하는 유지 전극선을 형성하여, 화소 전극과 유지 전극선 사이에서 유지 용량이 형성되도록 한다. 또한, 화소 전극의 상부에 놓인 절연막들은 마지막 단계에서 화소 전극의 가장자리 안쪽을 따라 제거하여 표시 영역인 화소 전극이 드러나도록 한다.
여기에서, 화소 전극과 동일한 층에 다결정 규소 패턴을 형성하고, 게이트 전극을 마스크로 하여 이온을 주입하여 다결정 규소 패턴에 고농도로 도핑된 소스 및 드레인 영역을 형성할 수 있다.
소스 영역이 드러나도록 상부에 놓인 절연막에 접촉구를 형성하고, 접촉구를 통해 소스 영역과 연결되는 데이터선을 형성할 경우, 소스 영역의 하부에는 투명 도전막으로 패터닝된 버퍼층을 형성하는 것이 바람직하다.
또한, 화소 전극을 패터닝하는 단계에서 드레인 영역 하부에 버퍼층을 형성하거나, 화소 전극의 일부가 드레인 영역 하부로 연장되도록 화소 전극을 패터닝하는 것도 가능하다.
이처럼, 화소 전극을 유지 전극선과 중첩되는 형태로 형성하여 유지 축전기를 형성하므로 유지 축전기를 형성하기 위한 별도의 공정이 필요하지 않다. 또한, 화소 전극을 패터닝하는 과정에서 소스 및 드레인 영역 하부에 버퍼층을 형성하거나, 화소 전극의 일부를 드레인 영역의 버퍼층으로 사용하므로 별도의 버퍼층 형성 공정이 필요하지 않다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 다결정 규소 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 본 발명에 따른 액정 표시 장치에 대한 배치도이고, 도 2는 도 1의 II-II' 선에 대한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(1) 위에 투명한 화소 전극(510)이 형성되어 있고, 그 위에 제1 절연막(2)이 형성되어 있다.
제1 절연막(2) 위에는 도핑되지 않은 채널 영역(112) 및 채널 영역(112) 바깥쪽에 위치한 고농도로 도핑된 소스 및 드레인 영역(111, 113)으로 나뉜 다결정 규소 패턴(110)이 형성되어 있으며, 다결정 규소 패턴(110)이 형성되어 있는 제1 절연막(2) 위에는 제2 절연막(3)이 덮여 있다.
제2 절연막(3) 위에는 가로 방향으로 게이트선(300)이 형성되어 있고, 게이트선(300)으로부터 연장된 게이트 전극(310)이 채널 영역(112)과 중첩되어 있으며, 가로 방향으로 유지 전극선(320)이 형성되어 있다. 유지 전극선(320)은 화소 전극(510)과 일부 중첩되도록 형성되어 있어서, 이 유지 전극선(320)과 화소 전극(510) 사이에 유지 용량이 형성된다.
게이트선(300), 게이트 전극(310) 및 유지 전극선(320)을 제3 절연막(4)이 덮고 있으며, 제3 절연막(4) 및 제2 절연막(3)에는 소스 및 드레인 영역(111, 113)과 화소 전극(510)을 각각 드러내는 접촉구(C1, C2, C3)가 뚫려 있다.
제3 절연막(4) 위에는 접촉구(C1)를 통해 소스 영역(111)과 접촉하는 데이터선(400)이 세로 방향으로 길게 형성되어 있고, 드레인 영역(113)과 화소 전극(510)을 접촉구(C2, C3)를 통해 연결하는 금속 패턴(430)이 형성되어 있다.
데이터선(400) 및 금속 패턴(430)을 보호막(5)이 덮고 있으며, 화소 전극(510)의 표시 영역이 드러나도록 화소 전극(510) 가장자리 안쪽을 따라 보호막(5) 및 제3 및 제2 및 제1 절연막(4, 3, 2)가 제거된 개구부(C5)가 형성되어 있다.
이러한 액정 표시 장치에서는 화소 전극(510)이 유지 축전기의 한 전극 역할을 동시에 한다.
이러한 액정 표시 장치의 제조 방법이 도 3a 내지 도 3e에 도시되어 있다.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.
도 3a에 도시한 바와 같이, 투명한 절연 기판(1) 위에 투명한 도전막을 증착한 후 패터닝하여 화소 전극(510)을 형성한 다음, 제1 절연막(2)을 증착한다.
다음, 도 3b에 도시한 바와 같이, 다결정 규소 패턴(110)을 제1 절연막(2) 위에 형성한 후, 제2 절연막(3)을 증착한다.
도 3c에 도시한 바와 같이, 제2 절연막(3) 위에 게이트 배선용 금속막을 증착하고 패터닝하여 게이트선(300), 게이트 전극(310) 및 유지 전극선(320)을 형성한다. 이때, 게이트 전극(310)은 다결정 규소 패턴(110) 상부에 형성되며, 유지 전극선(320)은 그 일부가 화소 전극(510)과 중첩된다.
그 후, 게이트 전극(310)을 마스크로 다결정 규소 패턴(110)에 이온을 주입하여 고농도로 도핑된 소스 및 드레인 영역(111, 113)을 형성한다.
도 3d에 도시한 바와 같이, 게이트선(300), 게이트 전극(310) 및 유지 전극선(320) 위에 제3 절연막(4)을 증착한 후, 제1 및 제2 및 제3 절연막(2, 3, 4)을 동시에 패터닝하여 소스 및 드레인 영역(111, 113)과 화소 전극(510)을 각각 드러내는 접촉구(C1, C2, C3)를 형성한다.
다음, 데이터 배선용 금속막을 증착하고 패터닝하여 접촉구(C1)를 통해 소스 영역(111)과 접촉하는 데이터선(400) 및 접촉구(C2, C3)를 통해 드레인 영역(113)과 화소 전극(510)을 전기적으로 연결하는 금속 패턴(430)을 형성한다.
다음, 보호막(5)을 전면에 걸쳐 증착하고, 화소 전극(510) 가장자리 안쪽으로 보호막(5)과 함께 제1 및 제2 및 제3 절연막(2, 3, 4)을 제거하여 화소 전극(510)을 드러낸다.
이처럼, 다결정 규소 패턴(110) 및 게이트 전극(310)보다 먼저 화소 전극(510)을 다결정 규소 패턴(110)의 하부층에 형성하고 유지 전극선(320)과 화소 전극(510)이 중첩되도록 형성하여 화소 전극(510)을 유지 축전기의 한 전극으로 사용할 수 있게 함으로써, 유지 축전기용 나머지 전극을 형성하는 공정이 필요하지 않다.
화소 전극과 다결정 규소 패턴이 서로 영향을 줄 가능성이 적을 때에는 화소 전극과 다결정 규소 패턴을 동일한 층에 형성하는 것도 가능한데, 이에 대한 실시예가 도 4a 내지 도 4d에 도시되어 있다.
도 4a 내지 도 4은 본 발명의 제2 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.
먼저, 도 4a에 도시한 바와 같이, 투명 절연 기판(1) 위에 투명 도전 물질을 증착한 후, 패터닝하여 화소 전극(520) 및 식각용 버퍼층(521, 522)을 형성한다. 이때, 식각용 버퍼층(521, 522)은 다결정 규소 패턴의 소스 및 드레인 영역이 형성될 부분에 각각 형성한다.
다음, 도 4b에서와 같이, 다결정 규소 패턴(110)을 버퍼층(521, 522)과 접촉하도록 형성하고, 제1 절연막(2) 및 게이트 배선용 금속막을 증착한 다음, 게이트 배선용 금속막을 패터닝하여 버퍼층(521, 522) 사이에서 다결정 규소 패턴(110)과 중첩하는 게이트 전극(310) 및 화소 전극(520)의 일부와 중첩하는 및 유지 전극선(320)을 형성한다.
다음, 게이트 전극(310)을 마스크로 이온을 주입하여 다결정 규소 패턴(110)에 고농도로 도핑된 소스 및 드레인 영역(111, 113) 및 도핑되지 않은 채널 영역(112)을 형성한다.
다음, 도 4c에 도시한 바와 같이, 제2 절연막(3)을 증착하고, 제2 절연막(3) 및 제1 절연막(2)을 식각하여 소스 및 드레인 영역(111, 113) 및 화소 전극(520)을 드러내는 접촉구(C1, C2, C3)을 형성한 다음, 제2 절연막(3) 위에 데이터 배선용 금속막을 증착하고 패터닝하여 화소 전극(520)과 드레인 영역(113)을 연결하기 위한 금속 패턴(430) 및 데이터선(400)을 형성한다. 이때, 데이터선(400)은 접촉구(C1)를 통해 소스 영역(111)과 접촉하며, 금속 패턴(430)은 접촉구(C2, C3)를 통해 화소 전극(520) 및 드레인 영역(113)과 접촉한다.
보호막(5)을 증착한 후, 도 4d에서와 같이, 화소 전극(520) 가장자리 안쪽으로 보호막(5)과 함께 제1 및 제2 절연막(2, 3)을 제거하여 화소 전극(520)을 드러낸다.
앞선 제1 실시예와 유사하게, 다결정 규소 패턴(110)과 동일한 층에 유지 전극선(320)과 중첩되는 형태로 형성한 화소 전극(520)은 유지 축전기의 한 전극의 역할도 하기 때문에, 유지 축전기용 나머지 전극을 형성하는 공정이 필요하지 않다.
또한, 화소 전극(520)과 동시에 동일한 물질로 버퍼층(521, 522)을 형성하므로, 별도의 버퍼층 형성 공정이 필요하지 않다.
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 도시한 단면도로서, 화소 전극이 드레인 영역 쪽으로 연장되어 그 하부에서 접촉하도록 형성하는 방법에 관한 것이다.
도 5a에 도시한 바와 같이, 기판(1) 위에 투명 도전 물질을 증착한 후, 패터닝하여 화소 전극(530)을 형성한다. 이때, 다결정 규소 패턴의 소스 영역이 형성될 부분에 식각용 버퍼층(531)을 형성한다.
다음, 도 5b에서와 같이, 다결정 규소 패턴(110)이 각각 버퍼층(531) 및 화소 전극(530)의 일부와 접촉하도록 형성하고, 제1 절연막(2)을 증착한다.
도 5c에서와 같이, 게이트 배선용 금속막을 증착하고 패터닝하여 버퍼층(531) 및 화소 전극(530)과는 중첩되지 않는 형태로 다결정 규소 패턴(110)과 중첩하는 게이트 전극(310) 및 화소 전극(530)의 일부와 중첩하는 유지 전극선(320)을 각각 형성한다.
다음, 게이트 전극(310)을 마스크로 이온을 주입하여, 버퍼층(531) 및 화소 전극(530)과 접촉하고 있는 쪽의 다결정 규소 패턴(110)에 고농도로 도핑된 소스 및 드레인 영역(111, 113)이 각각 형성된다. 소스 및 드레인 영역(111, 113) 사이의 도핑되지 않은 부분은 채널 영역(112)이 된다.
다음, 도 5d에 도시한 바와 같이, 제2 절연막(3)을 증착하고, 제2 절연막(3) 및 제1 절연막(2)을 식각하여 소스 영역(111)을 드러내는 접촉구(C1)를 형성한 다음, 제2 절연막(3) 위에 데이터 배선용 금속막을 증착하고 패터닝하여 접촉구(C1)를 통해 소스 영역(111)과 접촉하는 데이터선(400)을 형성한다.
도 5e에 도시한 바와 같이, 보호막(5)을 증착한 후, 화소 전극(520) 가장자리 안쪽으로 보호막(5)과 함께 제1 및 제2 절연막(2, 3)을 제거하여 화소 전극(530)을 드러낸다.
이처럼, 제3 실시예에에 의한 제조 방법에서는 다결정 규소 패턴(110)과 동일한 층에 유지 전극선(320)과 중첩되는 형태로 화소 전극(520)을 형성하여 유지 축전기의 한 전극 역할을 하므로 유지 축전기용 나머지 전극을 형성할 필요가 없다.
또한, 화소 전극(530)과 동시에 동일한 물질로 소스 영역(111) 하부에 버퍼층(531)을 형성할 뿐 아니라, 화소 전극(530)의 일부가 드레인 영역(113)과 접촉하도록 형성하여 버퍼층의 역할을 하도록 하므로, 별도의 버퍼층 형성 공정이 필요하지 않다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치의 제조 방법에서는 별도의 유지 축전기의 전극 형성 공정 및 버퍼층 형성 공정이 필요없다. 따라서, 공정 수가 줄어들어 비용이 절감된다.
도 1은 본 발명에 따른 액정 표시 장치의 배치도이고,
도 2는 도 1의 II-II' 선에 대한 단면도이고,
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이다.

Claims (6)

  1. 투명한 절연 기판 위에 투명 도전막을 증착하는 단계,
    상기 투명 도전막을 패터닝하여 화소 전극을 형성하는 단계,
    상기 화소 전극을 덮는 제1 절연막을 증착하는 단계,
    상기 제1 절연막 위에 다결정 규소 패턴을 형성하는 단계,
    상기 다결정 규소 패턴 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 제1 금속막을 증착하는 단계,
    상기 제1 금속막을 패터닝하여 게이트 전극 및 상기 화소 전극과 중첩하는 유지 전극선을 형성하는 단계,
    상기 게이트 전극과 상기 유지 전극선을 덮는 제2 절연막을 증착하는 단계,
    상기 제2 절연막을 덮는 보호막을 증착하는 단계,
    상기 화소 전극의 가장자리 안쪽의 상기 보호막 및 상기 제1 및 제2 절연막을 제거하여 상기 화소 전극을 드러내는 단계
    를 포함하는 액정 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 제2 절연막을 증착하는 단계 후에 상기 게이트 전극을 마스크로 하여 이온을 주입하여 상기 다결정 규소 패턴에 고농도로 도핑된 소스 및 드레인 영역을 형성하는 단계, 상기 제1 및 제2 절연막을 식각하여 상기 소스 영역을 드러내는 제1 접촉구를 형성하는 단계, 상기 제2 절연막 위에 제2 금속막을 증착하는 단계, 상기 제2 금속막을 패터닝하여 상기 제1 접촉구를 통해 상기 소스 영역과 연결되는 데이터선을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  3. 제2항에서,
    상기 투명 도전막을 패터닝하여 상기 소스 영역의 하부에 제1 버퍼층을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  4. 제3항에서,
    상기 제1 및 제2 절연막을 식각하여 상기 드레인 영역 및 상기 화소 전극을 드러내는 제2 및 제3 접촉구를 형성하는 단계, 상기 제2 금속막을 패터닝하여 상기 제2 및 상기 제3 접촉구를 통해 상기 드레인 영역과 상기 화소 전극을 연결하는 금속 패턴을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 투명 도전막을 패터닝하여 상기 드레인 영역 하부에 제2 버퍼층을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  6. 제3항에서,
    상기 화소 전극을 상기 드레인 영역의 하부에 상기 화소 전극의 일부가 깔리도록 형성하는 액정 표시 장치의 제조 방법.
KR1019980036230A 1998-09-03 1998-09-03 액정 표시 장치의 제조 방법 KR100552294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036230A KR100552294B1 (ko) 1998-09-03 1998-09-03 액정 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036230A KR100552294B1 (ko) 1998-09-03 1998-09-03 액정 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000018584A KR20000018584A (ko) 2000-04-06
KR100552294B1 true KR100552294B1 (ko) 2006-05-09

Family

ID=19549433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036230A KR100552294B1 (ko) 1998-09-03 1998-09-03 액정 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100552294B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840321B1 (ko) * 2002-01-25 2008-06-20 삼성전자주식회사 다결정 규소 박막 트랜지스터 기판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107556A (ja) * 1991-10-14 1993-04-30 Hosiden Corp 液晶表示素子画素
JPH0784286A (ja) * 1993-09-17 1995-03-31 Matsushita Electric Ind Co Ltd 液晶ディスプレー用アクティブマトリクス素子
JPH0954341A (ja) * 1995-08-16 1997-02-25 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107556A (ja) * 1991-10-14 1993-04-30 Hosiden Corp 液晶表示素子画素
JPH0784286A (ja) * 1993-09-17 1995-03-31 Matsushita Electric Ind Co Ltd 液晶ディスプレー用アクティブマトリクス素子
JPH0954341A (ja) * 1995-08-16 1997-02-25 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子

Also Published As

Publication number Publication date
KR20000018584A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
US5793460A (en) Liquid crystal display device and method for manufacturing the same
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
EP0460605B1 (en) Thin film transistor and method of manufacturing it
US7084430B2 (en) Pixel structure and fabricating method thereof
US6268625B1 (en) Trench-type thin film transistor
KR100205373B1 (ko) 액정표시소자의 제조방법
US6057904A (en) Insulating layer arrangements for liquid crystal display and fabricating method thereof
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
US5429962A (en) Method for fabricating a liquid crystal display
KR19980016969A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100288772B1 (ko) 액정 표시 장치 및 그 제조 방법
US6563135B2 (en) Thin film transistor and a method of forming the same
KR100501706B1 (ko) 게이트-바디콘택 박막 트랜지스터
US6437370B1 (en) Image sensor structure and manufacturing process therefor
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
KR100306801B1 (ko) 박막트랜지스터및그의제조방법
KR100552294B1 (ko) 액정 표시 장치의 제조 방법
KR100552286B1 (ko) 박막 트랜지스터 액정 표시 장치 및 그 제조 방법
KR100569736B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100612987B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100580391B1 (ko) 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100580388B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100590739B1 (ko) 액정 표시 장치 및 그 제조 방법
KR950000853B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee