KR100247271B1 - 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 - Google Patents
유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100247271B1 KR100247271B1 KR1019980002312A KR19980002312A KR100247271B1 KR 100247271 B1 KR100247271 B1 KR 100247271B1 KR 1019980002312 A KR1019980002312 A KR 1019980002312A KR 19980002312 A KR19980002312 A KR 19980002312A KR 100247271 B1 KR100247271 B1 KR 100247271B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- film
- storage capacitor
- layer
- insulating film
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 112
- 239000003990 capacitor Substances 0.000 title claims abstract description 94
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 99
- 239000010409 thin film Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 3
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
투명한 절연 기판 위에 규소층이 형성되어 있고 그 위에 게이트 절연막이 형성되어 있다. 여기에서 규소층은 도핑되지 않은 채널 영역과 그 양쪽에 형성되어 있는 도핑된 소스 및 드레인 영역으로 이루어져 있다. 게이트 절연막 위에는 게이트 전극 및 유지 축전기가 형성되어 있는데, 게이트 전극은 채널 영역 상부에 위치하며 유지 축전기는 게이트 전극 금속으로 이루어진 유지 전극, 유지 전극 위의 절연층, 절연층 위의 유지 축전기용 전극 패턴으로 이루어져 있다.
Description
본 발명은 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 박막 트랜지스터 액정 표시 장치는 화상 신호를 전달하기 위한 데이터선, 주사 신호를 전달하기 위한 게이트선, 삼단자 스위칭(switching) 소자인 박막 트랜지스터, 액정 축전기, 그리고 유지 축전기를 포함하는데, 유지 축전기의 구조에 따라 독립 배선 방식 또는 전단 게이트 방식 액정 표시 장치로 구분된다. 전자는 유지 축전기 형성을 위해 화소 내에 독립적인 배선을 형성하는 경우이고, 후자는 전단의 게이트선을 이용하는 경우이다.
그러면, 첨부한 도면을 참고로 하여 독립 배선 방식의 액정 표시 장치의 구동 원리 및 종래의 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 종래의 독립 배선 방식 액정 표시 장치의 화소 등가 회로도이다.
가로 방향의 다수의 게이트선(G1, G2)과 세로 방향의 다수의 데이터선(D1, D2, D3)이 형성되어 있고, 게이트선(G1, G2)과 데이터선(D1, D2, D3)이 교차하여 화소 영역을 이루며, 화소 영역을 가로지르는 형태로 유지 전극용 배선(COM1, COM2)이 형성되어 있다. 화소 영역 내에는 박막 트랜지스터(TFT)가 형성되어 있는데, 박막 트랜지스터(TFT)의 게이트 단자(g)는 게이트선(G1, G2)과 연결되어 있고, 소스 및 드레인 단자(s, d)는 각각 데이터선(D1, D2, D3) 및 액정 축전기(LC)와 연결되어 있다. 또한 드레인 단자(d)와 유지 전극용 배선(COM1, COM2) 사이에는 유지 축전기(STG)가 연결되어 있다.
게이트선(G1)을 통해 박막 트랜지스터(TFT)의 게이트 단자(g)에 열림 전압이 인가되면 데이터선(D1, D2, D3)의 화상 신호가 박막 트랜지스터(TFT)를 통해 액정 축전기(LC) 및 유지 축전기(STG) 내로 들어가 액정 축전기(LC) 및 유지 축전기(STG)가 충전되고, 이 충전된 전하는 다음 주기에서 박막 트랜지스터(TFT)에 다시 게이트 열림 전압이 인가될 때까지 유지된다. 일반적으로 게이트 전압이 열림 상태에서 닫힘 상태로 바뀔 때 화소 전압이 다소 하강하는데, 유지 축전기(STG)는 이 변동 정도를 줄이는 역할을 한다.
일반적으로 액정 표시 장치의 박막 트랜지스터는 비정질 규소층 또는 다결정 규소층을 활성층으로 가지며, 게이트 전극과 활성층의 상대적인 위치에 따라 탑 게이트(top gate) 방식과 버텀 게이트(bottom gate) 방식으로 나눌 수 있다. 다결정 규소 박막 트랜지스터의 경우, 게이트 전극이 반도체층의 상부에 위치하는 탑 게이트(top gate) 방식이 주로 이용된다.
그런데, 종래 기술에 따른 탑 게이트 방식의 다결정 규소 박막 트랜지스터액정 표시 장치의 유지 축전기는 규소층 중 도핑된 유지 영역 및 그 위의 유지 전극, 그리고 그 사이에 놓인 게이트 절연막으로 이루어진다. 또한, 유지 전극, 그 상부에 놓인 화소 전극, 그리고 그 사이에 놓인 층간 절연막 및 보호막으로 이루어진 절연층에 의해 또 다른 유지 축전기가 형성된다. 이때, 층간 절연막과 보호 절연막의 두께가 각각 5,000Å 정도로서 1,000~2,000Å 두께의 게이트 절연막에 비해 훨씬 두껍기 때문에 화소 전극과 유지 전극 사이에는 상대적으로 작은 값의 유지 용량이 형성되어 유지 축전기로서 큰 역할을 하지 못한다.
이러한 구조에서는 유지 전극과 규소층의 유지 영역에 의한 유지 축전기를 형성하기 위해서, 유지 영역이 전극의 역할을 하도록 하기 위한 이온 도핑 공정이 더 필요하다. 즉, 포토 레지스트막을 형성하고 마스크를 이용하여 패터닝한 후 포토 레지스트막이 제거된 부분을 통해 이온을 규소층에 주입하고 확산시키는 공정이 필요하다.
본 발명의 과제는 박막 트랜지스터 및 유지 축전기 형성시 사진 식각 공정 및 유지 축전기를 위한 이온 도핑 공정을 제거하여 제조 공정을 단순화하는 것이다.
본 발명의 또 다른 과제는 유지 용량을 충분히 확보하고 화소 사이에 형성되는 유지 용량의 편차를 줄이는 것이다.
도 1은 종래의 독립 배선 방식 액정 표시 장치의 화소 등가 회로도이고,
도 2는 본 발명에 따른 독립 배선 방식 액정 표시 장치의 배치도이고,
도 3은 도 2의 III-III' 선에 대한 단면도이고,
도 4는 도 3의 P 부분에 대한 단면도이고,
도 5는 본 발명에 따른 전단 게이트 방식 액정 표시 장치의 배치도이고,
도 6은 도 5의 VI-VI' 선에 대한 단면도이고,
도 7a 내지 도 7k는 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 공정 순서에 따라 나타낸 단면도이고,
도 8a 내지 도 8c는 도 7g의 공정을 더욱 상세히 나타낸 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치에서는 투명한 절연 기판 위에 규소층이 형성되어 있고 규소층 위에는 게이트 절연막이 덮여 있다. 여기에서 규소층은 도핑된 소스 및 드레인 영역, 소스 및 드레인 영역의 사이에 위치하는 도핑되지 않은 채널 영역으로 이루어져 있다. 게이트 절연막 위에는 채널 영역의 상부에 게이트 전극이 형성되어 있으며, 유지 축전기가 또한 형성되어 있다. 유지 축전기는 게이트 배선용 금속으로 형성된 하부 유지 축전기용 전극, 유지 전극 위의 유지 축전기용 절연막, 절연막 위에 형성되어 있는 상부 유지 축전기용 전극으로 구성되어 있으며, 상부 유지 축전기용 전극은 투명 화소 전극과 접촉하고 있다.
여기에서 하부 및 상부 유지 축전기용 전극 및 절연막은 동일한 패턴으로 형성되어 있는 것이 바람직하다.
또한, 상부 및 하부 유지 축전기용 전극 및 그 사이의 절연막은 각각 이중막 또는 다중막으로 형성되어 있을 수 있다.
이러한 구조를 가지는 액정 표시 장치의 제조 방법은 게이트 배선용 금속막, 유지 축전기용 절연막, 유지 축전기용 금속막을 연속으로 증착하고 패터닝하여 유지 축전기와 게이트 전극을 형성한 후 게이트 전극을 마스크로 규소층을 도핑하여 소스 및 드레인 영역을 형성한 다음, 유지 축전기용 금속막과 접촉하도록 투명 화소 전극을 형성함으로써 유지 축전기를 완성한다.
유지 축전기의 상부에는 층간 절연막 및 보호 절연막이 차례로 적층될 수 있는데, 층간 절연막 및 보호 절연막은 식각비가 같은 물질로 적층함으로써 식각 과정에서 층간 절연막 및 보호 절연막이 유지 축전기용 금속막을 드러내도록 동시에 제거되는 것이 바람직하다. 여기에서 유지 축전기용 금속막은 식각이 진행되는 중에 에치 스토퍼(etch-stopper)의 역할을 한다.
이처럼, 하부 및 상부 유지 축전기용 전극과 그 사이에 놓인 얇은 두께의 유지 축전기용 절연막으로 유지 축전기가 이루어지므로 큰 유지 용량을 확보할 수 있으며, 절연막은 각각의 화소마다 균일한 두께로 유지되므로 화소 사이의 유지 용량 편차를 줄일 수 있다. 또한, 종래처럼 유지 전극을 형성하기 위해 규소층을 도핑할 필요가 없으므로 공정이 단순해진다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 독립 배선 방식의 액정 표시 장치의 배치도이고, 도 3은 도 2의 III-III' 선에 대한 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 투명한 절연 기판(100) 위에 다결정 규소층(200)이 형성되어 있고, 다결정 실리콘층(200)이 형성되어 있는 기판(100) 위에는 이산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막(300)이 500~3,000Å의 두께로 형성되어 있다.
게이트 절연막(300) 위에는 규소층(200)과 교차하는 게이트선(400)이 가로 방향으로 형성되어 있는데, 규소층(200)과 중첩되는 부분은 게이트 전극(410)이 된다. 또한 유지 전극선(430)이 게이트선(400)과 평행하게 동일한 층에 동일한 물질로 형성되어 있고 그 일부가 유지 전극(420)이 된다.
이때, 게이트 배선(400, 410, 420, 430)은 이중막 또는 다중막으로 형성될 수 있다.
또한, 규소층(200)의 경우, 게이트 전극(410) 하부에 놓인 부분은 도핑되어 있지 않은 채널 영역(220)이 되며, 그 양쪽 부분은 각각 n형 불순물로 도핑되어 있어 소스 영역(210) 및 드레인 영역(230)이 된다.
500~2,500Å 두께를 가지는 제1 절연막(510, 520)이 게이트선(400) 및 유지 전극선(430) 등의 게이트 배선 상부에 형성되어 있으며, 이 절연막(510, 520) 위에는 금속 패턴(610, 620)이 형성되어 있다. 게이트 배선(400, 430), 제1 절연막(510, 520) 및 금속 패턴(610, 620)은 동일한 형태를 가지며, 유지 전극(420) 상부의 제1 절연막(520) 위에 형성되어 있는 금속 패턴(620)이 유지 축전기의 또 다른 전극(620)이 된다. 또한, 제1 절연막(510, 520)은 이산화 규소막 등의 단일막 또는 다중막으로 형성되어 있다.
제1 절연막(610, 620) 위에는 제2 절연막, 즉 층간 절연막(700)이 전면에 걸쳐 적층되어 있고, 층간 절연막(700) 및 게이트 절연막(300)은 소스 및 드레인 영역(210, 230)을 드러내는 접촉구(C1, C2)를 가지고 있다.
층간 절연막(700) 위에는 티타늄(800) 또는 질화 티타늄(TiN) 등으로 데이터선(800)이 세로 방향으로 형성되어 있다. 데이터선(800)으로부터 갈라져 나온 부분이 소스 영역(210)과 접촉구(C1)를 통해 연결되어 소스 전극(810)을 이루며, 게이트 전극(410)을 중심으로 소스 전극(810)의 반대편에는 접촉구(C2)를 통해 드레인 영역(230)과 연결되는 드레인 전극(820)이 형성되어 있다.
데이터선(800)과 소스 및 드레인 전극(810, 820) 등의 데이터 배선 위에는 보호 절연막(900)이 덮여 있다. 보호 절연막(900)에는 드레인 전극(820)을 드러내는 접촉구(C3)가 형성되어 있으며, 보호 절연막(900) 및 층간 절연막(700)에는 유지 축전기용 전극(520)을 드러내는 경유구(C4)가 형성되어 있다.
보호 절연막(900) 위에는 데이터선(800)과 게이트선(400)이 교차하여 정의되는 영역 안에 ITO(indium-tin-oxide) 투명 화소 전극(1)이 형성되어 있다. 화소 전극(1)은 접촉구(C3)를 통해 드레인 전극(620)과 연결되며, 경유구(C4)를 통해 유지 축전기용 전극(520)과 접촉되어 있다.
유지 축전기를 이루는 유지 전극(420), 그 상부의 유지 축전기용 절연막(520) 및 금속 패턴(620)은 각각 다중막으로 형성되어 있을 수 있는데, 도 4를 참고로 하여 더 설명한다.
도 4는 도3의 P 부분을 확대한 단면도로서, 유지 축전기의 다중막 구조를 나타낸다.
도 4에 도시한 바와 같이, 게이트 절연막(300) 위에 게이트 배선용 금속으로 형성된 유지 전극(420)은 알루미늄막(421) 및 티타늄막(422)으로 이루어진 이중막으로 형성되어 있다.
유지 전극(420) 위에는 이중막 또는 삼중막으로 유지 축전기용 절연막(520)이 형성되어 있다. 절연막(520)은 이산화 규소막(521) 및 질화 규소막(522)의 이중막 또는 이산화 규소막(521), 질화 규소막(522) 및 이산화 규소막(523)의 삼중막으로 형성되어 있다.
또한, 유지 축전기용 절연막(520) 위에 형성되어 있는 금속 패턴(620)은 하층(621) 및 상층(622)의 이중막 또는 다중막으로 되어 있으며, 최상층(622)은 층간 절연막(700) 및 보호 절연막(900)보다 식각비가 작은 크롬(Cr)막, 몰리브덴(Mo)막 또는 네오디뮴(Nd)막으로 형성되어 있다.
금속 패턴(620)은 화소 전극(1)과 접촉되고 있다.
이러한 구조는 전단 게이트 방식에도 적용될 수 있으며, 도 5 및 도 6을 참고로 하여 설명한다.
도 5는 전단 게이트 방식의 액정 표시 장치의 배치도이고, 도 6은 도 5의 VI-VI'선에 대한 단면도이다.
전단 게이트 방식에서는 전단 게이트선의 일부가 유지 전극의 역할을 한다.
도 5에 도시한 바와 같이, 전단 게이트선(400')의 일부인 제1 유지 전극(440'), 그 위의 유지 축전기용 절연막(540') 그리고 제2 유지 전극(640')이 유지 축전기를 이루며, 제2 유지 전극(640')은 화소 전극(1)과 경유구(C4)를 통해서 접촉하고 있다.
전단 게이트선(400')과 화소 전극(1)이 중첩되는 부분에서 유지 축전기가 형성되는 점을 제외하면 앞서 설명한 독립 배선 방식의 액정 표시 장치와 구조가 동일하다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치에서는 유지 축전기용 절연막(520)이 최소 500Å의 두께로 유지될 수 있기 때문에 유지 용량을 증가시킬 수 있다.
그러면, 이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 독립 배선 방식에 따른 도 2 및 도 7a 내지 도 7k를 참고로 하여 설명한다.
투명한 절연 기판(100) 위에 다결정 규소층(200)을 형성한다. 이때, 규소층(200)의 결정성을 증대시키기 위해 열처리나 레이저 어닐링(laser annealing)을 실시할 수도 있다(도 7a 참조).
질화 규소(SiNx)나 이산화 규소(SiO2)를 500~3,000Å 두께로 증착하여 게이트 절연막(300)을 형성한다(도 7b 참조).
알루미늄으로 게이트 배선용 도전막(401)을 증착한 후, 그 위에 이산화 규소로 이루어진 500~2,500Å의 두께의 제1 절연막(500) 및 유지 축전기용 금속막(600)을 차례로 적층한다. 이때, 게이트 배선용 도전막(401)은 알루미늄막(도시하지 않음) 및 티타늄막(도시하지 않음)을 연속 증착하여 이중막으로 형성할 수 있으며, 제1 절연막(500)은 이산화 규소층 및 질화 규소층의 이중층 또는 산화 규소층, 질화 규소층 및 산화 규소층으로 이루어진 다중층으로 형성할 수도 있다. 또한, 유지 축전기용 금속막(600)을 최상부층이 ITO 물질의 식각액에 대해 식각비가 작은 몰리브덴막, 네오디뮴막 또는 크롬막인 다중막으로 적층할 수도 있다(도 7c 참조).
게이트 배선용 도전막(401), 제1 절연막(500) 및 유지 축전기용 금속막(600)을 동시에 패터닝하여 게이트선(400), 게이트 전극(410), 유지 전극(420) 및 유지 전극선(430) 등의 게이트 패턴을 형성한다. 이때, 게이트 패턴 상부에 형성되는 절연막 패턴 및 금속 패턴은 게이트 패턴과 동일한 패턴으로 형성된다. 이 과정에서, 유지 전극(420), 유지 전극(420) 상부에 형성된 제1 절연막(520) 그리고 그 위에 형성된 유지 축전기용 전극(620)으로 이루어진 유지 축전기를 형성한다(도 7d 참조).
다음, 게이트 패턴을 마스크로 하여 규소층(200)에 이온 도핑을 실시함으로써 소스 영역(210) 및 드레인 영역(230)을 형성한다. n형 박막 트랜지스터와 p형 박막 트랜지스터를 모두 형성하기 위해서는 n형 도펀트(dopant)와 p형 도펀트를 각기 따로 이온 주입하여 도핑한다(도 7e 참조).
그 위에 제2 절연막(700)을 적층하고(도 7f 참조), 소스 및 드레인 영역(210, 230) 위에 위치한 게이트 절연막(300)과 제2 절연막(700)을 제거하여 각각 접촉구(C1, C2)를 형성한다(도 7g 참조). 게이트 전극(410) 상부에 접촉구가 필요한 경우에는, 소스 및 드레인 영역(210, 230)을 드러내는 접촉구(C1, C2)를 3 단계에 걸쳐 실시하여야 한다. 이에 대해서는 도 8a 내지 도 8c를 참고로 하여 더 설명하겠다.
티타늄 또는 질화 티타늄 등의 데이터 배선용 금속을 증착하고 패터닝하여 데이터선(800)과 그 분지인 소스 전극(810) 및 드레인 전극(820)을 형성한다. 이때, 소스 및 드레인 전극(810, 820)은 접촉구(C1, C2)를 통해 각각 소스 및 드레인 영역(210, 230)과 연결된다(도 7h 참조).
그 위에 보호 절연막(900)을 증착한다. 이때, 보호 절연막(900)은 제2 절연막(700)과 식각비가 같은 물질로 형성한다(도 7i 참조).
다음, 드레인 전극(820) 상부의 보호 절연막(900), 유지 축전기용 전극(620) 상부의 보호 절연막(900) 및 제2 절연막(700)을 식각하여 각각 접촉구(C3)와 경유구(C4)를 형성한다. 이때, 유지 축전기용 전극(620) 상부의 절연층(700, 900)의 두께가 드레인 전극(820) 상부의 절연층(900) 두께보다 두껍기 때문에 드레인 전극(820) 상부에서는 과식각이 발생한다(도 7j 참조).
다음, ITO 물질을 증착한 후 패터닝하여 화소 전극(1)을 형성하는데, 화소 전극(1)은 접촉구(C3)를 통해 드레인 전극(820)과 접촉하며 경유구(C4)를 통해 유지 축전기용 전극(620)과 접촉한다(도 7k 참조). 앞서 설명한 바와 같이, 다중막으로 형성되어 있는 유지 축전기용 전극(620)의 최상층은 ITO 식각액에 대해 내성이 강한 물질로 형성되어 있기 때문에 에치 스토퍼의 역할을 한다. 따라서, 그 하부의 절연막(520)의 두께를 균일하게 유지할 수 있다. 또한, 드레인 전극(820)은 티타늄 또는 질화 티타늄으로 형성되어 있기 때문에 과식각되어 있는 접촉구(C3)를 통해 ITO 식각액이 스며들어도 드레인 전극(820)의 부식이 잘 일어나지 않는다.
그러면, 도 8a 내지 도 8c를 참고로 하여 도 7g 공정 즉, 소스 및 드레인 영역 상부에 접촉구를 형성하는 과정을 좀 더 자세히 설명한다.
먼저 소스 및 드레인 영역(210, 230) 상부 및 유지 축전기용 전극(620) 상부의 제2 절연막(700)을 식각하고(도 8a 참조), 게이트 전극(410) 상부의 금속 패턴(610)을 식각한 다음(도 8b 참조), 소스 및 드레인 영역(210, 230) 상부에 위치한 게이트 절연막(300) 및 게이트 전극(410) 상부의 제1 절연막(510)을 식각함으로써, 소스 및 드레인 영역(210, 230)과 게이트 전극(410)을 드러낸다(도 8c 참조).
이와 같은 게이트 전극 상부의 접촉구(C5)는 데이터 배선과 게이트 배선을 회로적으로 연결할 필요가 있을 때 형성한다.
이러한 실시예와 같이, 유지 축전기용 두 전극과 그 사이에 위치한 절연층으로 구성되는 유지 축전기는 도핑된 규소 패턴을 유지 축전기의 전극으로 이용하지 않고 게이트 배선용 금속으로 한 전극을 형성하기 때문에 규소 패턴의 이온 도핑 공정이 생략된다. 또한, 게이트 배선 공정에서 동시에 유지 축전기가 형성되기 때문에 별도로 공정을 추가할 필요가 없다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치 및 그 제조 방법은 배선 형성 과정에서 별도의 추가 공정 없이 유지 축전기를 형성할 수 있으며, 유지 축전기의 유전체를 균일하고 얇게 형성할 수 있어서 충분한 유지 용량을 확보할 수 있을 뿐만 아니라 화소별 유지 용량의 편차를 줄일 수 있다.
Claims (23)
- 투명한 절연 기판,상기 기판 위에 형성되어 있으며 도핑된 소스 및 드레인 영역과 상기 소스 및 드레인 영역의 사이의 도핑되지 않은 채널 영역을 포함하는 규소층,상기 규소층을 덮고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역 위에 위치하는 게이트 전극,상기 게이트 절연막 위에 형성되어 있는 유지 전극,상기 유지 전극 위에 형성되어 있는 유지 축전기용 절연막,상기 유지 축전기용 절연막 위에 형성되어 있는 유지 축전기용 전극,상기 드레인 영역과 전기적으로 연결되어 있으며 상기 유지 축전기용 전극과 접촉하고 있는 화소 전극을 포함하는 액정 표시 장치.
- 제1항에서,상기 유지 축전기용 전극 및 상기 유지 축전기용 절연막은 상기 유지 전극과 동일한 모양으로 형성되어 있는 액정 표시 장치.
- 제2항에서,상기 게이트 전극 및 상기 유지 축전기용 전극이 형성되어 있는 상기 게이트 절연막 상부에 층간 절연막을 더 포함하며, 상기 층간 절연막 및 상기 게이트 절연막에는 상기 소스 및 드레인 영역을 각각 드러내는 제1 및 제2 접촉구가 형성되어 있으며, 상기 제1 및 제2 접촉구를 통해 상기 소스 및 드레인 영역과 각각 연결되는 소스 및 드레인 전극을 더 포함하는 액정 표시 장치.
- 제3항에서,상기 소스 및 드레인 전극을 덮고 있는 보호 절연막을 더 포함하며, 상기 보호 절연막 및 상기 층간 절연막은 상기 드레인 전극을 드러내는 제3 접촉구 및 상기 유지 축전기용 전극 패턴을 드러내는 경유구를 가지고 있고, 상기 화소 전극이 상기 제3 접촉구를 통해 상기 드레인 전극과 연결되어 있으며 상기 경유구를 통해 상기 유지 축전기용 전극과 접촉하고 있는 액정 표시 장치.
- 제4항에서,상기 유지 축전기용 전극은 이중막 또는 다중막으로 형성되어 있으며, 상기 이중막 또는 다중막의 최상층은 상기 층간 절연막 및 상기 보호 절연막보다 식각비가 작은 물질로 형성되어 있는 액정 표시 장치.
- 제5항에서,상기 최상층은 몰리브덴, 크롬 또는 네오디뮴으로 형성되어 있는 액정 표시 장치.
- 제6항에서,상기 소스 및 드레인 전극은 티타늄 또는 질화 티타늄으로 형성되어 있는 액정 표시 장치.
- 제2항에서,상기 유지 축전기용 절연막은 500~2,500Å의 두께를 가지는 액정 표시 장치.
- 제8항에서,상기 유지 축전기용 절연막은 산화 규소막/질화 규소막으로 이루어진 이중막인 액정 표시 장치.
- 제8항에서,상기 유지 축전기용 절연막은 산화 규소막/질화 규소막/산화 규소막으로 이루어진 삼중막인 액정 표시 장치.
- 제3항에서,상기 게이트 전극 및 상기 유지 전극은 알루미늄막인 하부층과 티타늄막인 상부층의 이중층으로 이루어진 액정 표시 장치.
- 투명 절연 기판 위에 규소층을 형성하는 단계,상기 규소층을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 게이트 배선용 제1 금속막, 유지 축전기용 절연막 및 유지 축전기용 제2 금속막을 연속으로 증착하는 단계,상기 제1 금속막 및 상기 유지 축전기용 절연막 및 상기 제2 금속막을 동시에 패터닝하여 제1 전극 및 상기 제1 전극 위에 형성되어 있는 유지 축전기용 절연층 및 상기 절연층 위에 제2 전극을 포함하는 유지 축전기와 게이트 전극을 형성하는 단계,상기 게이트 전극을 마스크로 하여 상기 규소층에 이온을 주입하여 도핑된 소스 및 드레인 영역을 형성하는 단계,상기 유지 축전기 및 상기 드레인 영역과 전기적으로 연결되는 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
- 제12항에서,상기 게이트 전극 및 상기 유지 축전기 위에 층간 절연막을 증착하는 단계, 상기 층간 절연막의 일부를 식각하여 상기 소스 및 드레인 영역을 드러내는 접촉구를 형성하는 단계, 상기 접촉구를 통해 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극 위에 보호 절연막을 적층하는 단계, 상기 드레인 전극이 드러나도록 보호 절연막을 식각하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
- 제13항에서,상기 층간 절연막은 상기 보호 절연막과 식각비가 같은 물질로 형성하는 액정 표시 장치의 제조 방법.
- 제14항에서,상기 보호 절연막을 식각하는 단계에서 상기 제2 전극 상부에 위치한 상기 층간 절연막을 식각하는 액정 표시 장치의 제조 방법.
- 제15항에서,상기 제2 금속막은 다중막으로 형성하며 상기 다중막의 최상부막은 상기 보호 절연막 및 상기 층간 절연막보다 식각비가 작은 물질로 형성하는 액정 표시 장치의 제조 방법.
- 제16항에서,상기 제2 금속막의 상기 최상부막은 몰리브덴, 크롬 또는 네오디뮴으로 형성하는 액정 표시 장치의 제조 방법.
- 제12항에서,상기 유지 축전기용 절연막은 이산화 규소막/질화 규소막의 이중막으로 형성하는 액정 표시 장치의 제조 방법.
- 제12항에서,상기 유지 축전기용 절연막은 이산화 규소막/질화 규소막/이산화 규소막의 삼중막으로 형성하는 액정 표시 장치의 제조 방법.
- 제18항 또는 제19항에서,상기 유지 축전기용 절연막은 500~2,500Å의 두께로 형성하는 액정 표시 장치의 제조 방법.
- 제12항에서,상기 제1 금속막은 알루미늄막/티타늄막의 이중막으로 형성하는 액정 표시 장치의 제조 방법.
- 제13항에서,상기 소스 및 드레인 영역을 드러내는 접촉구를 형성하는 단계는상기 보호 절연막을 식각하여 상기 소스 및 드레인 영역 및 상기 게이트 전극 상부에 각각 제1, 제2 및 제3 개구부를 형성하는 단계,상기 게이트 전극 상부의 상기 제2 금속막을 식각하여 제3 개구부를 포함하는 제4 개구부를 형성하는 단계,상기 소스 및 드레인 영역 상부의 상기 게이트 절연막 및 상기 게이트 전극 상부의 상기 유지 축전기용 절연막을 식각하여 상기 제1 및 제2 개구부 하부와 상기 제4 개구부 하부에 각각 접촉구를 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
- 제13항에서,상기 소스 및 드레인 전극은 티타늄 또는 질화 티타늄으로 형성하는 액정 표시 장치의 제조 방법.
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002312A KR100247271B1 (ko) | 1998-01-26 | 1998-01-26 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
| JP37413198A JP3973787B2 (ja) | 1997-12-31 | 1998-12-28 | 液晶表示装置及びその製造方法 |
| CN200810166498.3A CN101387802B (zh) | 1997-12-31 | 1998-12-30 | 液晶显示装置及其制造方法和驱动方法 |
| CN200410062132.3A CN1550838B (zh) | 1997-12-31 | 1998-12-30 | 液晶显示装置及其制造方法和驱动方法 |
| CNB981271723A CN1173218C (zh) | 1997-12-31 | 1998-12-30 | 液晶显示装置及其制造方法和驱动方法 |
| CN200410062130.4A CN100595657C (zh) | 1997-12-31 | 1998-12-30 | 液晶显示装置及其制造方法和驱动方法 |
| US09/222,783 US6317173B1 (en) | 1997-12-31 | 1998-12-30 | Liquid crystal displays, manufacturing methods and a driving method thereof |
| CN200410062131.9A CN100595658C (zh) | 1997-12-31 | 1998-12-30 | 液晶显示装置及其制造方法和驱动方法 |
| US09/956,145 US6549249B2 (en) | 1997-12-31 | 2001-09-20 | Liquid crystal displays and manufacturing methods thereof the interlayer insulating film having a thinner depth |
| US10/367,743 US7271857B2 (en) | 1997-12-31 | 2003-02-19 | Method for manufacturing a liquid crystal display |
| US10/367,769 US6784950B2 (en) | 1997-12-31 | 2003-02-19 | Liquid crystal display and a method for manufacturing the same |
| US11/082,983 US7227597B2 (en) | 1997-12-31 | 2005-03-18 | Liquid crystal display having a source electrode and a metal pattern for a storage capacitor formed on an insulating substrate |
| JP2007103355A JP4884281B2 (ja) | 1997-12-31 | 2007-04-11 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002312A KR100247271B1 (ko) | 1998-01-26 | 1998-01-26 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990066401A KR19990066401A (ko) | 1999-08-16 |
| KR100247271B1 true KR100247271B1 (ko) | 2000-03-15 |
Family
ID=19532121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002312A KR100247271B1 (ko) | 1997-12-31 | 1998-01-26 | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247271B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100493383B1 (ko) * | 2002-10-01 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 금속패턴 형성방법 |
| KR100557499B1 (ko) | 2002-12-31 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 |
| KR100951351B1 (ko) | 2003-04-22 | 2010-04-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치 |
-
1998
- 1998-01-26 KR KR1019980002312A patent/KR100247271B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990066401A (ko) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8068188B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7838882B2 (en) | Thin film transistor substrate and liquid crystal display | |
| JP3973787B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7709304B2 (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
| US7662715B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US6788355B1 (en) | Active matrix LCD panel | |
| US20010007362A1 (en) | Thin film transistor, liquid crystal display and fabricating methods thereof | |
| KR101376973B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US7482208B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| KR100288772B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US20050024550A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100247271B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
| KR100552280B1 (ko) | 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| KR100848101B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH06275644A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20050117055A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20070001701A (ko) | 박막 트랜지스터 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 19 |
|
| EXPY | Expiration of term |