KR20070001701A - 박막 트랜지스터 기판 및 이의 제조방법 - Google Patents
박막 트랜지스터 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20070001701A KR20070001701A KR1020050057319A KR20050057319A KR20070001701A KR 20070001701 A KR20070001701 A KR 20070001701A KR 1020050057319 A KR1020050057319 A KR 1020050057319A KR 20050057319 A KR20050057319 A KR 20050057319A KR 20070001701 A KR20070001701 A KR 20070001701A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- electrode
- ohmic contact
- thin film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 71
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 239000012212 insulator Substances 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 96
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
공정을 단순화하여 제조비용을 줄일 수 있는 박막 트랜지스터 기판 및 이의 제조방법이 제공된다. 박막 트랜지스터 기판은, 절연 기판, 상기 기판 상에 게이트 전극을 구비한 게이트 배선, 상기 게이트 배선 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 차례로 형성된 액티브층 및 오믹콘택층, 상기 오믹콘택층 상에 형성되며, 소오스 및 드레인 전극을 구비한 데이터 배선, 상기 기판 결과물 상에 형성된 보호막, 상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극 및 상기 오믹콘택층과 데이터 배선 사이에 형성되고, 상기 소오스 및 드레인 전극을 제외한 상기 데이터 배선, 상기 오믹콘택층 및 상기 액티브층과 실질적으로 동일한 모양의 배리어 패턴을 포함한다.
액정표시장치, 4 마스크, 배리어층
Description
도 1은 전형적인 액정표시장치의 개략 구성도이다.
도 2a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이다.
도 2b는 도 2a의 B - B' 선을 따라 절단한 단면도이다.
도 3a, 도 5a 및 도 9a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 배치도들이다.
도 3b 내지 도4는 도 3a의 B - B'선을 따라 절단한 공정 단계별 단면도이다.
도 5b 내지 도 10은 도 5a의 B - B'선을 따라 절단한 공정 단계별 단면도들이다.
도 9b는 도 9a의 B - B'선을 따라 절단한 공정 단계별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 절연 기판 22 : 게이트선
24 : 게이트 끝단 26 : 게이트 전극
27 : 유지 전극 28 : 유지 전극선
30 : 게이트 절연막 40 : 반도체층
55, 56 : 오믹콘택층 72 : 데이터선
75 : 소오스 전극 76 : 드레인 전극
77 : 드레인 전극 확장부 78 : 데이터 끝단
80 : 보호막 92 : 화소 전극
본 발명은 박막 트랜지스터 기판 및 이의 제조방법에 관한 것으로, 더욱 상세하게는, 공정을 단순화하여 제조비용을 줄일 수 있는 박막 트랜지스터 기판 및 이의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 기준 전극과 컬러필터 등이 형성되어 있는 상부기판과 박막트랜지스터와 화소 전극 등이 형성되어 있는 하부기판 사이에 액정층이 개재되며, 화소 전극과 기준 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현한다.
현재는 박막트랜지스터와 이에 연결된 화소 전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix Liquid Crystal Display : AMLCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
액정표시장치의 게이트 배선 및 데이터 배선은 알루미늄 또는 알루미늄 합금 형태로 쓰이거나 알루미늄과 내화 금속(refractory metal)의 적층 구조로 형성되고 있다. 여기에서, 데이터 배선을 알루미늄으로 사용하게 되면, 저항이 낮아 데이터 배선의 신호 지연(signal delay)을 낮출 수 있으며, 공정을 단순화할 수 있는 장점이 있다.
그러나, 데이터 배선을 알루미늄으로 사용하게 되면, 그 하부에 N형 불순물이 포함된 비정질 실리콘층과 오믹 콘택(omic contact)이 될 수 있는 내화 금속(refractory metal)을 사용하게 되는데, 이러한 내화 금속을 증착하기 위해서는 진공 챔버에서 타겟(target)을 이용한 스퍼터링 방식을 사용하여 증착하게 된다.
따라서, 데이터 배선을 알루미늄으로 사용하는 경우에는 알루미늄 공착 공정 이외에도 내화 금속 증착 공정이 필요하므로, 공정이 복잡해지고 제조비용이 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 공정을 단순화하여 제조비용을 줄일 수 있는 박막 트랜지스터 기판 및 이의 제조방법을 제공하는데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 기판은, 절연 기판, 상기 기판 상에 게이트 전극을 구비한 게이트 배선, 상기 게이트 배선 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 차례로 형성된 액티브층 및 오믹 콘택층, 상기 오믹콘택층 상에 형성되며, 소오스 및 드레인 전극을 구비한 데이터 배선, 상기 기판 결과물 상에 형성된 보호막, 상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극 및 상기 오믹콘택층과 데이터 배선 사이에 형성되고, 상기 소오스 및 드레인 전극을 제외한 상기 데이터 배선, 상기 오믹콘택층 및 상기 액티브층과 실질적으로 동일한 모양의 배리어 패턴을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 기판의 제조방법은, 절연 기판 상에 게이트 배선용 금속막을 증착한 후에 상기 게이트 배선용 금속막을 제 1 마스크로 패터닝하여 게이트 전극을 구비한 게이트 배선을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연막, 비정질 실리콘층, 불순물이 함유된 비정질 실리콘층 및 배리어층을 연속적으로 형성하는 단계, 상기 배리어층 상에 데이터 배선용 금속막을 형성하는 단계, 상기 데이터 배선용 금속막, 배리어층, 불순물이 함유된 비정질 실리콘층, 비정질 실리콘층을 제 2 마스크로 패터닝하여 소오스 및 드레인 전극을 구비한 데이터 배선, 배리어 패턴, 오믹콘택층 및 액티브층을 형성하는 단계, 상기 소오스 및 드레인 전극을 포함한 기판 결과물 상에 보호막을 형성하는 단계, 상기 보호막을 제 3 마스크로 패터닝하여 상기 드레인 전극과 화소 전극을 전기적으로 연결하기 위한 콘택홀을 형성하는 단계, 상기 기판 결과물 상에 투명도전막을 형성하는 단계 및 상기 투명도전막을 제 4 마스크로 패터닝하여 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있을 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하여, 전형적인 액정표시장치에 대해서 설명한다. 도 1은 전형적인 액정표시장치의 개략 구성도이다. 전형적인 액정표시장치는 도 1에 도시된 것처럼, 액정 패널(100), 게이트 구동부(200) 및 데이터 구동부(300)를 포함한다.
액정 패널(100)은 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dm)에 연결되어 있는 다수의 화소들을 포함하며, 각 화소는 다수의 게이트 라인(G1 내지 Gn)과 다수의 데이터 라인(D1 내지 Dm)에 연결된 스위칭 소자(M)와 이에 연결된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 포함한다.
행 방향으로 형성되어 있는 다수의 게이트 라인(G1 내지 Gn)은 스위칭 소자(M)에 게이트 신호를 전달하며, 열 방향으로 형성되어 있는 다수의 데이터 라인(D1 내지 Dm)은 스위칭 소자(M)에 데이터 신호에 해당되는 계조 전압을 전달한다. 그리고 스위칭 소자(M)는 삼단자 소자로서, 제어 단자는 게이트 라인(G1 내지 Gn)에 연 결되어 있고, 입력 단자는 데이터 라인(D1 내지 Dm)에 연결되어 있으며, 출력 단자는 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)의 한 단자에 연결되어 있다. 액정 커패시터(Clc)는 스위칭 소자(M)의 출력 단자와 공통 전극(도시하지 않음) 사이에 연결되고, 스토리지 커패시터(Cst)는 스위칭 소자(M)의 출력 단자와 공통 전극 사이에 연결(독립 배선 방식)되거나 스위칭 소자(M)의 출력 단자와 바로 위의 게이트 라인(G1 내지 Gn) 사이에 연결(전단 게이트 방식)될 수 있다.
게이트 구동부(200)는 다수의 게이트 라인(G1 내지 Gn)에 연결되어 있고, 스위칭 소자(M)를 활성화시키는 게이트 신호를 다수의 게이트 라인(G1 내지 Gn)으로 제공하며, 데이터 구동부(300)는 다수의 데이터 라인(D1 내지 Dm)에 연결되어 있다. 여기에서, 스위칭 소자(M)과 게이트 구동부(200)나 데이터 구동부(300)는 모스 트랜지스터로 구성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a는 본 발명의 일 실시예에 따른 제조 방법에 의해 제조된 박막 트랜지스터 기판의 배치도이고, 도 2b는 도 2a의 B - B' 선을 따라 절단한 단면도이다.
도 2a 및 도 2b에 도시된 바와 같이, 절연 기판(10) 위에 게이트 신호를 전달하는 복수의 게이트 배선이 형성되어 있다. 게이트 배선(22, 24, 26, 27, 28)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24), 게이트선(22)에 연결되어 돌기 형태로 형성된 박막 트랜지스터의 게이트 전극(26), 게이트선(22)과 평행하게 형성되어 있는 유지 전극(27) 및 유지 전극선(28)을 포함한 다. 유지 전극선(28)은 화소 영역을 가로질러 가로 방향으로 뻗어 있으며, 유지 전극선(28)에 비해 너비가 넓게 형성되어 있는 유지 전극(27)이 연결된다. 유지 전극(27)은 후술할 화소 전극(92)과 연결된 드레인 전극 확장부(77)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다. 이와 같은 유지 전극(27) 및 유지 전극선(28)의 모양 및 배치 등은 다양한 형태로 변형될 수 있으며, 화소 전극(92)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성되지 않을 수도 있다.
상기 게이트 배선(22, 24, 26, 27, 28) 위에는 질화 실리콘(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있으며, 게이트 절연막(30) 위에는 수소화 비정질 실리콘 또는 다결정 실리콘 등의 반도체로 이루어진 반도체 패턴(42, 44, 47, 48)이 형성되어 있다. 상기 반도체 패턴(42, 44, 47, 48)의 상부에는 실리사이드 등의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 이루어진 오믹콘택층(52, 55, 56, 57, 58)이 형성되어 있다.
상기 오믹콘택층(52, 55, 56, 57, 58)위에는 배리어 패턴(62, 65, 66, 67, 68)이 형성되어 있으며, 상기 배리어 패턴(62, 65, 66, 67, 68) 위에는 데이터 배선(72, 75, 76, 77, 78)이 형성되어 있다. 이때, 상기 배리어 패턴(62, 65, 66, 67, 68)은 그 하부에 형성된 오믹콘택층(52, 55, 56, 57, 58)과 상부에 형성된 데이터 배선(72, 75, 76, 77, 78)이 직접 접촉하여 상호 반응하는 것을 방지하여 예를 들면, 데이터 배선(72, 75, 76, 77, 78)이 반도체 패턴(42, 44, 47, 48) 또는 오믹콘택층(52, 55, 56, 57, 58)으로 파고 들어가는 스파이킹(spiking) 현상이 발 생하는 것을 방지할 수 있다.
상기 데이터 배선(72, 75, 76, 77, 78)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(72), 데이터선(72)의 분지이며 오믹콘택층(55)의 상부까지 연장되어 있는 소오스 전극(75), 데이터선(72)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(78), 소오스 전극(75)과 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부에 대하여 소오스 전극(75)의 반대쪽 오믹콘택층(56) 상부에 형성되어 있는 드레인 전극(76) 및 드레인 전극(76)으로부터 연장되어 유지 전극(27)과 중첩하는 넓은 면적의 드레인 전극 확장부(77)를 포함한다.
상기 소오스 전극(75)은 반도체층(40)과 적어도 일부분이 중첩되고, 드레인 전극(76)은 게이트 전극(26)을 중심으로 소오스 전극(75)과 대향하며 반도체층(40)과 적어도 일부분이 중첩된다. 여기서, 오믹콘택층(55, 56)은 그 하부의 반도체층(40)과, 그 상부의 소오스 전극(75) 및 드레인 전극(76) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
상기 드레인 전극 확장부(77)는 유지 전극(27)과 중첩되도록 형성되어, 유지 전극(27)과 게이트 절연막(30)을 사이에 두고 유지 용량이 형성된다. 유지 전극(27)을 형성하지 않을 경우 드레인 전극 확장부(27) 또한 형성하지 않는다.
상기 오믹콘택층(52, 55, 56, 58)은 그 하부의 반도체 패턴(42, 44, 47, 48)과 그 상부의 데이터 배선(72, 75, 76, 77, 78)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(72, 75, 76, 77, 78)과 완전히 동일한 형태를 가진다.
한편, 반도체 패턴(42, 44, 47, 48)은 박막 트랜지스터의 채널부를 제외하면 데이터 배선(72, 75, 76, 77, 78)과 배리어 패턴(62, 65, 66, 67, 68) 및 오믹콘택층(52, 55, 56, 58)과 동일한 모양을 하고 있다. 즉, 박막 트랜지스터의 채널부에서 소오스 전극(75)과 드레인 전극(76)이 분리되어 있고 소오스 전극(75) 하부의 배리어 패턴(65)과 오믹콘택층(55)및 드레인 전극(66) 하부의 배리어 패턴(66)과 오믹콘택층(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(44)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
상기 데이터 배선(72, 75, 76, 77, 78) 및 이들이 가리지 않는 반도체 패턴(44) 상부에는 보호막(80)이 형성되어 있다. 보호막(80)은 예를 들어 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 실리콘(SiNx) 등으로 형성될 수 있다. 또한, 보호막(80)을 유기 물질로 형성하는 경우에는 소오스 전극(75)과 드레인 전극(76) 사이의 반도체 패턴(44)이 드러난 부분에 보호막(80)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)로 이루어진 절연막(미도시)이 추가로 형성될 수도 있다.
상기 보호막(80)에는 드레인 전극 확장부(77) 및 데이터선 끝단(78)을 각각 드러내는 콘택홀(87, 88)이 형성되어 있으며, 보호막(80)과 게이트 절연막(30)에는 게이트선 끝단(24)을 드러내는 콘택홀(84)이 형성되어 있다.
또한, 보호막(80) 위에는 콘택홀(84, 88)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(78)과 연결되어 있는 보조 게이트 끝단(94) 및 보조 데이터 끝단(98)이 형성되어 있다. 화소 전극(92)과 보조 게이트 및 데이터 끝단(96, 98)은 ITO로 이루어져 있다.
이하, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 및 도 3b와 도 3a 내지 도 10을 참조하여 설명하기로 한다.
도 3a 및 도 3b에 도시한 바와 같이, 절연 기판(10) 상에 이물질이나 유기성 물질의 제거와 증착될 게이트 물질의 금속 박막과 기판(10)의 접촉성(adhesion)을 좋게하기 위하여 세정을 실시한 후, 스퍼터링을 통해 게이트 배선용 금속막을 형성한다. 이때, 게이트 배선용 금속막은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고, 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층으로 형성할 수 있다.
이어서, 상기 게이트 배선용 금속막을 감광막 패턴(미도시)을 형성하고, 상기 감광막 패턴을 식각 마스크로 하여 게이트 배선(22, 24, 26, 27, 28)을 형성한다. 여기에서, 도면부호 22는 게이트선, 24는 게이트 끝단, 26은 게이트 전극, 27은 유지 전극 및 28은 유지 전극선을 나타낸다.
그 다음, 도 4에 도시된 바와 같이, 상기 게이트 배선(22, 24, 26, 27, 28)을 포함한 기판 결과물 상에 게이트 절연막(30), 비정질 실리콘층(a-Si:H, 40)과 N형 불순물이 함유된 비정질 실리콘층(a-Si:H, 50) 및 배리어층(60)을 PECVD 방식을 사용하여 연속적으로 증착한다. 여기에서, 상기 게이트 절연막(30)은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2) 등으로 형성한다. 이때, 상기 불순물이 함유된 비정질 실리콘층(50)은 추후 형성될 데이터 배선용 금속막과 비정질 실리콘층(40)과의 접촉저항을 줄이기 위해서 형성한다.
상기 배리어층(60)은 티타늄(Ti) 또는 티타늄질화막(TiN) 중 어느 하나로 형성할 수 있다. 상기 배리어층(60)을 티타늄으로 증착하는 경우에는 TiCl4, H2/Ar 및 ClF3 가스를 사용하며, 다음과 같은 반응식 1에 의해 증착된다. 이때, 상기 ClF3 가스는 반응하고 남은 HCl 가스를 제거할 때에 사용한다.
또한, 상기 배리어층(60)을 티타늄질화막을 증착하는 경우에는 TiCl4, NH3, N2 및 ClF3 가스를 사용하며, 다음과 같은 반응식 2에 의해 형성된다.
본 발명에서는 상기 게이트 절연막, 비정질 실리콘층, 불순물이 함유된 비정질 실리콘층, 배리어층을 PECVD 방식을 사용하여 연속적으로 증착할 수 있으므로, 종래 박막 트랜지스터 기판의 제조방법과 달리 공정을 단순화 할 수 있다. 이로 인 해, 박막 트랜지스터 기판의 제조비용을 줄일 수 있다.
이어서, 상기 배리어층(60) 상에 데이터 배선용 금속막(70)을 증착한 후, 데이터 배선용 금속막(70) 상에 감광막(110)을 도포한다. 이때, 상기 데이터 배선용 금속막(70)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고, 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층으로 형성할 수 있다.
그 다음, 도 5a 및 도 5b에 도시된 바와 같이, 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부, 즉 소오스 전극(75)과 드레인 전극(76) 사이에 위치한 제 1 부분(114)은 데이터 배선부, 즉 데이터 배선이 형성될 부분에 위치한 제 2 부분(112)보다 두께가 작게 되도록 하며, 채널부와 데이터 배선부를 제외한 기타 부분의 감광막은 모두 제거한다. 이때, 채널부에 남아 있는 감광막(114)의 두께와 데이터 배선부에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제 1 부분(114)의 두께를 제 2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되지만, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우 시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어서, 도 6에 도시된 바와 같이, 채널부와 데이터 배선부를 제외한 기타 부분의 노출된 데이터 배선용 금속막(70), 배리어층(60), 도핑된 비정질 실리콘층(50) 및 그 하부의 비정질 실리콘층(40)을 감광막의 제 1 부분(114)과 함께 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질 실리콘층(50) 및 비정질 실리콘층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 비정질 실리콘층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 비정질 실리콘층(40)에 대한 식각비가 동일한 경우 제 1 부분(114)의 두께는 비정질 실리콘층(40)과 도핑된 비정질 실리콘층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다. 이렇게 하면, 도 6에 도시된 바와 같이, 채널부의 제 1 부분(114)이 제거되어 소오스/드레인용 패턴(74)이 드러나고, 기타 부분의 도핑된 비정질 실리콘층(50) 및 비정질 실리콘층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부의 제 2 부분(112) 역시 식각되므로 두께가 얇아진다.
그 다음, 채널부의 소오스/드레인용 패턴(74) 표면에 잔류된 감광막을 애싱(ashing)을 통하여 제거한다.
도 7에 도시된 바와 같이, 소오스/드레인용 패턴(74)과 배리어층(64)을 식각하여 제거한 후, 도핑된 비정질 실리콘층(50)을 식각한다. 이때 건식 식각이 사용될 수 있다. 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 비정질 실리콘층으로 이루어진 반도체 패턴(44)을 남길 수 있다. 이때, 반도체 패턴(44)의 일부가 제거되어 두께 가 작아질 수도 있으며 감광막 패턴의 제 2 부분(112)도 어느 정도의 두께로 식각될 수 있다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제 2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 65, 66, 67, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소오스 전극(75)과 드레인 전극(76)이 분리되면서 데이터 배선(75, 76)과 배리어 패턴(65, 66) 및 그 하부의 오믹콘택층(55, 56)이 완성된다.
이어서, 데이터 배선부에 남아 있는 감광막 제 2 부분(112)을 제거한다.
그 다음, 도 8에 도시된 바와 같이 보호막(80)을 형성한다.
이어서, 도 9a 및 9b에 도시된 바와 같이, 보호막(80)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극 확장부(77), 게이트 끝단(24), 및 데이터 끝단(78)을 각각 드러내는 콘택홀(87, 84, 88)을 형성한다.
마지막으로, 도 10에 도시한 바와 같이, 400Å 내지 500Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극 확장부(77)와 연결된 화소 전극(92), 게이트 끝단(24)과 연결된 보조 게이트 끝단(94) 및 데이터 끝단(78)과 연결된 보조 데이터 끝단(98)을 형성한다.
한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 콘택홀(84, 87, 88)을 통해 드러난 금속막(24, 77, 78)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수 적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.
상기한 바와 같은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 및 이의 제조방법은 박막 트랜지스터 형성시 게이트 절연막, 반도체층, 오믹콘택층 및 배리어층을 PECVD 방식을 사용하여 연속적으로 증착할 수 있으므로, 공정을 단순화 할 수 있다. 이로 인해, 박막 트랜지스터 기판의 제조비용을 줄일 수 있다.
Claims (10)
- 절연 기판;상기 기판 상에 게이트 전극을 구비한 게이트 배선;상기 게이트 배선 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 차례로 형성된 액티브층 및 오믹콘택층;상기 오믹콘택층 상에 형성되며, 소오스 및 드레인 전극을 구비한 데이터 배선;상기 기판 결과물 상에 형성된 보호막;상기 보호막에 형성된 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극; 및상기 오믹콘택층과 데이터 배선 사이에 형성되고, 상기 소오스 및 드레인 전극을 제외한 상기 데이터 배선, 상기 오믹콘택층 및 상기 액티브층과 실질적으로 동일한 모양의 배리어 패턴을 포함하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트 배선과 동일 평면 상에 형성되고, 상기 게이트 배선과 이격 배치되도록 형성된 유지 전극을 포함하는 박막 트랜지스 기판.
- 제 1 항에 있어서,상기 배리어 패턴은 티타늄 또는 티타늄질화막으로 형성된 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 데이터 배선은 알루미늄으로 형성된 박막 트랜지스터 기판.
- 절연 기판 상에 게이트 배선용 금속막을 증착한 후에 상기 게이트 배선용 금속막을 제 1 마스크로 패터닝하여 게이트 전극을 구비한 게이트 배선을 형성하는 단계;상기 게이트 전극 상에 게이트 절연막, 비정질 실리콘층, 불순물이 함유된 비정질 실리콘층 및 배리어층을 연속적으로 형성하는 단계;상기 배리어층 상에 데이터 배선용 금속막을 형성하는 단계;상기 데이터 배선용 금속막, 배리어층, 불순물이 함유된 비정질 실리콘층, 비정질 실리콘층을 제 2 마스크로 패터닝하여 소오스 및 드레인 전극을 구비한 데이터 배선, 배리어 패턴, 오믹콘택층 및 액티브층을 형성하는 단계;상기 소오스 및 드레인 전극을 포함한 기판 결과물 상에 보호막을 형성하는 단계;상기 보호막을 제 3 마스크로 패터닝하여 상기 드레인 전극과 화소 전극을 전기적으로 연결하기 위한 콘택홀을 형성하는 단계;상기 기판 결과물 상에 투명도전막을 형성하는 단계; 및상기 투명도전막을 제 4 마스크로 패터닝하여 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
- 제 5 항에 있어서,상기 게이트 전극 상에 게이트 절연막, 비정질 실리콘층, 불순물이 함유된 비정질 실리콘층 및 배리어층을 연속적으로 형성하는 단계는 PECVD 방식을 사용하는 박막 트랜지스터 기판의 제조방법.
- 제 5 항에 있어서,상기 배리어 패턴은 티타늄(Ti) 또는 티타늄질화막(TiN) 중 선택된 어느 하나로 형성하는 박막 트랜지스터 기판의 제조방법.
- 제 7 항에 있어서,상기 티타늄은 TiCl4, H2/Ar 및 ClF3 가스를 사용하여 형성하는 박막 트랜지스터 기판의 제조방법.
- 제 7 항에 있어서,상기 티타늄질화막은 TiCl4, NH3, N2 및 ClF3 가스를 사용하여 형성하는 박막 트랜지스터 기판의 제조방법.
- 제 5 항에 있어서,상기 데이터 배선은 알루미늄으로 형성하는 박막 트랜지스터 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057319A KR20070001701A (ko) | 2005-06-29 | 2005-06-29 | 박막 트랜지스터 기판 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057319A KR20070001701A (ko) | 2005-06-29 | 2005-06-29 | 박막 트랜지스터 기판 및 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070001701A true KR20070001701A (ko) | 2007-01-04 |
Family
ID=37869049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057319A KR20070001701A (ko) | 2005-06-29 | 2005-06-29 | 박막 트랜지스터 기판 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070001701A (ko) |
-
2005
- 2005-06-29 KR KR1020050057319A patent/KR20070001701A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205570B2 (en) | Thin film transistor array panel | |
| CN1858911B (zh) | Tft阵列面板、包含它的液晶显示器及tft阵列面板制造方法 | |
| US7265799B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7728331B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| KR100905470B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| US20100117088A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US20120161140A1 (en) | Tft array substrate and manufacturing method thereof | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US20020135710A1 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| KR20040018784A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20070012081A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101085451B1 (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| KR20060081470A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| US6870187B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101085450B1 (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| US5834344A (en) | Method for forming high performance thin film transistor structure | |
| KR20070001701A (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
| KR20080030798A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100895309B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20030038225A (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |