JP2797173B2

JP2797173B2 - 薄膜半導体装置の製造方法

Info

Publication number: JP2797173B2
Application number: JP11188294A
Authority: JP
Inventors: 晴夫若井; 裕康定別当; 広松本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-04-28
Filing date: 1994-04-28
Publication date: 1998-09-17
Anticipated expiration: 2013-09-17
Also published as: JPH07302911A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は薄膜半導体装置の製造
方法に関する。

【０００２】

【従来の技術】薄膜半導体装置には、例えばアクティブ
マトリックス型の液晶表示装置のスイッチング素子とし
て使用される薄膜トランジスタが知られている。このよ
うな薄膜トランジスタには、シート抵抗を下げてオン電
流の増大を図るために、ソース領域およびドレイン領域
上にシリサイド層を備えたものがある。次に、従来のこ
のような薄膜トランジスタを製造する場合の一例につい
て、図７〜図１０を順に参照しながら説明する。まず、
図７（Ａ）、（Ｂ）に示すように、ガラス等からなる透
明基板１の上面の所定の個所にクロムからなるゲート電
極２およびゲートライン３を形成し、その上面に窒化シ
リコンからなるゲート絶縁膜４を成膜し、その上面に短
決しようシリコン、アモルファスシリコン、ポリシリコ
ン等からなる半導体薄膜５を成膜し、その上面であって
ゲート電極２上の所定の個所に窒化シリコンからなるイ
オン遮断層６を形成する。次に、リンやボロン等のイオ
ンを打込むと、イオン遮断層６下以外の領域における半
導体薄膜５にイオン注入領域５ａが形成される。

【０００３】次に、図８（Ａ）、（Ｂ）に示すように、
上面にクロム等からなるシリサイド化可能な金属膜７を
プラズマＣＶＤにより成膜し、その上面の所定の個所に
フォトレジストパターン８を形成する。この場合、フォ
トレジストパターン８は、イオン遮断層６を股いでイオ
ン遮断層６とでほぼ十字形を形成するように形成されて
いる。また、金属膜７と半導体薄膜５との間にはシリサ
イド層９が形成される。次に、フォトレジストパターン
８をマスクとして金属膜７、シリサイド層９および半導
体薄膜５をエッチングすると、図９（Ａ）、（Ｂ）に示
すようになる。すなわち、フォトレジストパターン８下
にのみ金属膜７が残存され、その下にのみシリサイド層
９が残存され、その下およびイオン遮断層６下にのみ半
導体薄膜５が残存される。この状態では、金属膜７はイ
オン遮断層６を股いでイオン遮断層６とでほぼ十字形を
形成するように形成され、金属膜７下およびイオン遮断
層６下にほぼ十字状の半導体薄膜５が形成されている。
また、半導体薄膜５のイオン遮断層６下の部分は真性領
域からなるチャネル領域５ｂとされ、その両側はそれぞ
れイオン注入領域５ａからなるソース領域５ｃおよびド
レイン領域５ｄとされている。この後、フォトレジスト
パターン８を除去し、次いで金属膜７を除去する。

【０００４】次に、図１０（Ａ）、（Ｂ）に示すよう
に、上面の所定の個所にＩＴＯからなる画素電極１０を
形成する。次に、上面の所定の個所にアルミニウム−チ
タン合金からなるソース電極１１、ドレイン電極１２お
よびドレインライン１３を形成する。この状態では、半
導体薄膜５のソース領域５ｃにシリサイド層９、および
ソース電極１１を介して画素電極１０が接続され、ドレ
イン領域５ｄにはシリサイド層９を介してドレイン電極
１２が接続されている。かくして、ソース領域５ｃおよ
びドレイン領域５ｄ上にシリサイド層９を備えた薄膜ト
ランジスタが製造される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、第１に、
図８（Ａ）、（Ｂ）に示す工程において金属膜７を成膜
する前に、半導体薄膜５の表面をきれいにしておく必要
がある。すなわち、半導体薄膜５の表面には自然酸化膜
が形成されているので、その上に金属膜７を成膜しても
シリサイド層９を形成することができない。そこで、フ
ッ化アンモン等による表面処理を行ってこの自然酸化膜
を除去する必要があり、したがってその分だけ工程数が
多くなるという問題があった。第２に、図７（Ａ）、
（Ｂ）に示す工程においてイオンを打込むときに、窒化
シリコンからなるイオン遮断層６下の半導体薄膜５にイ
オンが打込まれないようにするために、イオン遮断層６
の膜厚を例えば２０００Å程度と比較的厚くしなければ
ならず、このためイオン遮断層６の元となる窒化シリコ
ン層を成膜するのに時間がかかり、しかもこの成膜した
窒化シリコン層をフォトリソグラフィによってパターン
化することとなり、これまた工程数が多くなるという問
題があった。なお、イオン遮断層６をフォトレジストに
よって形成することが考えられるが、この場合、半導体
薄膜５上にフォトレジストを直接形成することとなり、
この結果不要な部分のフォトレジストの除去が困難にな
るという別の問題がある。この発明の目的は、工程数を
少なくすることのできるシリサイド層を備えた薄膜半導
体装置の製造方法を提供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
基板上に半導体薄膜を形成した上、この半導体薄膜上に
薄い絶縁膜およびシリサイド化可能な金属膜を形成し、
該金属膜上の所定の個所にイオン遮断層を形成し、該イ
オン遮断層をマスクとして前記半導体薄膜にイオンを打
込み、このときのイオン打込みエネルギにより前記イオ
ン遮断層下以外の領域における前記半導体薄膜の表面に
シリサイド層を形成するようにしたものである。請求項
３記載の発明は、前記イオン遮断層をフォトレジストに
よって形成したものである。

【０００７】

【作用】請求項１記載の発明によれば、半導体薄膜と金
属膜との間に絶縁膜が形成されていても、イオン打込み
エネルギによりイオン遮断層下以外の領域における半導
体薄膜の表面にシリサイド層を形成することができるの
で、金属膜を成膜する前に表面処理を行う必要がなく、
したがってその分だけ工程数を少なくすることができ
る。また、請求項３記載の発明によれば、イオン遮断層
をフォトレジストによって形成しても、このフォトレジ
ストを金属膜上に形成することになるので、不要な部分
のフォトレジストを容易に除去することができ、したが
ってイオン遮断層を短い時間でかつ少ない工程数で形成
することができる。

【０００８】

【実施例】図１〜図６はそれぞれこの発明の一実施例を
適用した薄膜トランジスタの各製造工程を示したもので
ある。そこで、これらの図を順に参照しながら、この実
施例の薄膜トランジスタの製造方法について説明する。

【０００９】まず、図１（Ａ）、（Ｂ）に示すように、
ガラス等からなる透明基板２１の上面の所定の個所にク
ロム等からなるゲート電極２２およびゲートライン２３
を膜厚１０００Å程度に形成する、次に、その上面に窒
化シリコンからなるゲート絶縁膜２４を膜厚４０００Å
程度に成膜し、その上面に単結晶シリコン、アモルファ
スシリコン、ポリシリコン等からなる半導体薄膜２５を
膜厚５００Å程度に成膜する。次に、半導体薄膜２５の
表面をＯ_２プラズマ処理等により酸化処理することによ
り、シリコン酸化膜からなる絶縁膜２６を形成する。次
に、その上面にクロム等からなるシリサイド化可能な金
属膜２７をプラズマＣＶＤまたはスパッタ等により成膜
する。

【００１０】ところで、絶縁膜２６の膜厚は、通常シリ
サイド化を阻止するとともにイオン通過を許容する程度
に薄くなっていて、１０〜５０Å程度となっている。し
たがって、この状態では、金属膜２７と半導体薄膜２５
とによるシリサイド層の形成が阻止されている。金属膜
２７の膜厚は、イオン通過を許容する程度に薄くなって
いるとともに、後で説明する裏面露光のときにフォトレ
ジストを十分に感光させる程度の透過率を確保できる程
度に薄くなっていて、５０〜２００Å程度となってい
る。

【００１１】次に、図２（Ａ）、（Ｂ）に示すように、
上面の所定の個所にフォトレジストからなるイオン遮断
層２８を形成する。この場合、イオン遮断層２８は、ゲ
ート電極２２およびゲートライン２３をマスクとした裏
面露光（透明基板２１の下面側からの露光）により形成
されているので、ゲート電極２２およびゲートライン２
３上の全体にわたって形成されている。したがって、ゲ
ート電極２２上のイオン遮断層２８のチャネル長方向の
長さＬはゲート電極２２の幅と同じとなっている。この
ように、イオン遮断層２８をフォトレジストによって形
成しても、このフォトレジストを金属膜２７上に形成し
ているので、不要な部分のフォトレジストを容易に除去
することができ、したがってイオン遮断層２７を短い時
間でかつ少ない工程数で形成することができる。

【００１２】次に、図３（Ａ）、（Ｂ）に示すように、
イオン遮断層２８をマスクとして半導体薄膜２５をｎ型
またはｐ型にするリンやボロンを含むイオンを打込む。
打込まれたイオンは、金属膜２７および絶縁膜２６を貫
通して、イオン遮断層２８下以外の領域における半導体
薄膜２５に注入され、イオン注入領域２５ａが形成され
る。また、このときのイオン打込みエネルギにより、金
属膜２７から金属（クロム）がイオン遮断層２８下以外
の領域における絶縁膜２６を貫通して、イオン遮断層下
２８以外の領域における半導体薄膜２５中に注入され、
該半導体薄膜２５の表面および金属膜２７の下面にシリ
サイド層２９、３０が形成される。この後、イオン遮断
層２８を除去する。

【００１３】ここで、一例として、リン１％、水素９９
％からなるイオンをパワー１００Ｗ、加速電圧１ｋＶ、
打込量１×１０¹⁶／ｃｍ²で打込んだ後に、イオン遮断
層２８、金属膜２７、上側のシリサイド層３０および絶
縁膜２６を除去し、そしてこの状態においてイオン遮断
層２８の無かった所と有った所とでシート抵抗を測定し
たところ、次のような結果が得られた。すなわち、イオ
ン遮断層２８の無かった所のシート抵抗は１４０Ω／□
程度と極めて小さかったのに対し、有った所のシート抵
抗は１０¹⁰Ω／□以上と極めて大きかった。この測定結
果から明らかなように、イオン打込みエネルギによりイ
オン遮断層２８下以外の領域における半導体薄膜２５の
表面に低抵抗のシリサイド層２９が形成され、イオン遮
断層２８下のチャネル領域となる部分が高抵抗領域とな
ることが理解される。

【００１４】次に、図４（Ａ）、（Ｂ）に示すように、
上面の所定の個所にフォトレジストパターン３１を形成
する。この場合、フォトレジストパターン３１は、ゲー
ト電極２２を股いで該ゲート電極２２とでほぼ十字形を
形成するように形成され、その幅Ｄが所期のチャネル幅
と同じとなっている。次に、フォトレジストパターン３
１をマスクとして金属膜２７、上側のシリサイド層３
０、絶縁膜２６、下側のシリサイド層２９および半導体
薄膜２５をエッチングすると、図５（Ａ）、（Ｂ）に示
すようになる。

【００１５】すなわち、フォトレジストパターン３１下
にのみ金属膜２７、上側のシリサイド層３０、絶縁膜２
６、下側のシリサイド層２９および半導体薄膜２５が残
存される。したがって、この状態では、半導体薄膜２５
はゲート電極２２を股いでゲート電極２２とでほぼ十字
形を形成するように形成されている。また、絶縁膜２６
のクロムが注入されていない部分の下側の半導体薄膜２
５は真性領域からなるチャネル領域２５ｂとされ、その
両側はそれぞれイオン注入領域２５ａからなるソース領
域２５ｃおよびドレイン領域２５ｄとされている。この
結果、半導体薄膜２５は、ゲート電極２２の幅と同じ長
さＬに形成されたチャネル領域２５ｂを有するとともに
該チャネル領域２５ｂの両側にそれぞれ該チャネル領域
２５ｂの幅Ｄと同じ幅に形成されたソース領域２５ｃお
よびドレイン領域２５ｄを有する構造となる。この後、
フォトレジストパターン３１を除去し、次いで金属膜２
７を除去する。この場合、金属膜２７を硝酸セリウムア
ンモン（ＳＩＳ、ＴＷ液）でエッチングすると、上側の
シリサイド層３０およびクロムの入り込んだ絶縁膜２７
が同時にエッチングされて除去される（図６（Ｂ）参
照）。

【００１６】次に、図６（Ａ）、（Ｂ）に示すように、
上面の所定の個所にＩＴＯからなる画素電極３２を膜厚
５００Å程度に形成する。次に、上面の所定の個所にア
ルミニウム−チタン合金からなるソース電極３３、ドレ
イン電極３４およびドレインライン３５を膜厚３０００
Å程度に形成する。この状態では、半導体薄膜２５のソ
ース領域２５ｃにシリサイド層２９およびソース電極３
３を介して画素電極３２が接続され、ドレイン領域２５
ｄにはシリサイド層２９を介してドレイン電極３３が接
続されている。かくして、この実施例の薄膜トランジス
タが製造される。

【００１７】このように、この実施例の製造方法では、
半導体薄膜２５と金属膜２７との間に絶縁膜２６が形成
されていても、イオン打込みエネルギによりイオン遮断
層２８下以外の領域における半導体薄膜２５の表面にシ
リサイド層２９を形成することができるので、金属膜２
７を成膜する前に表面処理を行う必要がなく、したがっ
てその分だけ工程数を少なくすることができる。また、
既に説明したように、イオン遮断層２８をフォトレジス
トによって形成しても、このフォトレジストを金属膜２
７上に形成しているので、不要な部分のフォトレジスト
を容易に除去することができ、したがってイオン遮断層
２７を短い時間でかつ少ない工程数で形成することがで
きる。さらに、金属膜２７の膜厚が５０〜２００Å程度
と薄く、また絶縁膜２６の膜厚も１０〜５０Å程度と薄
いので、エッチング精度つまり図６（Ａ）、（Ｂ）に示
す状態において残存する絶縁膜２６のゲート電極２２に
対する加工精度を向上することができる。

【００１８】また、この実施例の製造方法では、イオン
遮断層２８をフォトレジストによって形成しているの
で、従来の場合と比較して次のような効果がある。すな
わち、第１に、従来の場合には、イオン遮断層の元とな
る窒化シリコン層をＣＶＤにより２０００Å程度と比較
的厚く成膜しているので、成膜材のＣＶＤ装置内壁への
付着量がかなり多くなり、このためＣＶＤ装置内壁の清
浄に手間がかかるという問題がある。この実施例の製造
方法では、そのような問題はない。第２に、従来の場合
には、窒化シリコンからなるイオン遮断層をパターニン
グする際にフッ酸によるエッチングを行っているので、
フッ酸によるゲート絶縁膜へのダメージが大きく、ゲー
ト絶縁膜の耐圧が低下するという問題がある。この実施
例の製造方法では、そのような問題はない。

【００１９】また、この実施例の製造方法によって得ら
れた薄膜トランジスタの半導体薄膜２５は、ゲート電極
２２の幅と同じ長さＬに形成されたチャネル領域２５ｂ
を有するとともに該チャネル領域２５ｂの両側にそれぞ
れ該チャネル領域２５ｂの幅Ｄと同じ幅に形成されたソ
ース領域２５ｃおよびドレイン領域２５ｄを有する構造
であって、チャネル領域２５ｂの幅Ｄが所期の幅となっ
ている。したがって、実効的なチャネル幅が増大するこ
とがなく、実質的なＣ_GS（ゲート電極とソース電極間の
容量）を低減することができるとともに、オフ電流Ｉ
_offも低減することができ、ひいては液晶表示装置の表
示特性を向上させることができる。ちなみに、図１０
（Ａ）、（Ｂ）に示す従来の薄膜トランジスタの場合に
は、金属膜７がイオン遮断層６を股いでイオン遮断層６
とでほぼ十字形を形成するように形成され、金属膜７下
およびイオン遮断層６下にほぼ十字状の半導体薄膜５が
形成されているので、半導体薄膜５の実効的なチャネル
幅が増大し、実質的なＣ_GSが増大するとともに、オフ電
流Ｉ_offも増大してしまい、液晶表示装置の表示特性の
低下の原因となっている。

【００２０】なお、上記実施例では絶縁膜２６を半導体
薄膜２５の表面を酸化処理することにより形成されたシ
リコン酸化膜によって形成しているが、半導体薄膜２５
上にＣＶＤにより成膜した窒化シリコン層によって形成
するようにしてもよい。この場合、窒化シリコン層の膜
厚は数十〜数百Å程度、望ましくは１００Å程度とす
る。このように、膜厚が薄いと、短い時間で成膜するこ
とができ、またＣＶＤ装置内壁の清浄にかかる手間を軽
減することができる。また、この場合の窒化シリコンか
らなるイオン遮断層をパターニングする際にフッ酸によ
るエッチングを行っても、エッチング時間を短くするこ
とができ、したがってフッ酸によるゲート絶縁膜へのダ
メージが小さく、ゲート絶縁膜の耐圧を向上することが
できる。

【００２１】また、上記実施例ではイオン遮断層２８を
裏面露光により形成しているが、表面露光により形成す
るようにしてもよい。また、上記実施例ではイオン遮断
層２８をフォトレジストによって形成しているが、アル
ミニウム−チタン合金等のシリサイド化しない金属によ
って形成してもよい。この場合には、アルミニウム−チ
タン合金等のシリサイド化しない金属層を成膜した後、
その上にフォトレジストパターンを形成し、このフォト
レジストパターンをマスクとしてしてエッチングするこ
とにより、シリサイド化しない金属からなるイオン遮断
層を形成することになる。

【００２２】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、半導体薄膜と金属膜との間に絶縁膜が形成
されていても、イオン打込みエネルギによりイオン遮断
層下以外の領域における半導体薄膜の表面にシリサイド
層を形成することができるので、金属膜を成膜する前に
表面処理を行う必要がなく、したがってその分だけ工程
数を少なくすることができる。また、請求項３記載の発
明によれば、イオン遮断層をフォトレジストによって形
成しても、このフォトレジストを金属膜上に形成するこ
とになるので、不要な部分のフォトレジストを容易に除
去することができ、したがってイオン遮断層を短い時間
でかつ少ない工程数で形成することができる。

【図面の簡単な説明】

【図１】（Ａ）はこの発明の一実施例を適用した薄膜ト
ランジスタの製造に際し、透明基板上にゲート電極、ゲ
ート絶縁膜、半導体薄膜、絶縁膜および金属膜を形成し
た状態の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図２】（Ａ）は同製造に際し、イオン遮断層を形成し
た状態の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図３】（Ａ）は同製造に際し、イオン遮断層をマスク
としてイオンを打込むとともにこのときのイオン打込み
エネルギによりシリサイド層を形成した状態の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図４】（Ａ）は同製造に際し、イオン遮断層を除去し
た後フォトレジストパターンを形成した状態の平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図５】（Ａ）は同製造に際し、素子形成した状態の平
面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図６】（Ａ）は同製造に際し、ソース電極およびドレ
イン電極等を形成した状態の平面図、（Ｂ）はそのＢ−
Ｂ線に沿う断面図。

【図７】（Ａ）は従来の薄膜トランジスタの製造に際
し、透明基板上にゲート電極、ゲート絶縁膜、半導体薄
膜およびイオン遮断層を形成した状態の平面図、（Ｂ）
はそのＢ−Ｂ線に沿う断面図。

【図８】（Ａ）は同製造に際し、金属膜およびフォトレ
ジストパターンを形成した状態の平面図、（Ｂ）はその
Ｂ−Ｂ線に沿う断面図。

【図９】（Ａ）は同製造に際し、素子形成した状態の平
面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１０】（Ａ）は同製造に際し、ソース電極およびド
レイン電極等を形成した状態の平面図、（Ｂ）はそのＢ
−Ｂ線に沿う断面図。

【符号の説明】

２１透明基板２５半導体薄膜２６絶縁膜２７金属膜２８イオン遮断層２９シリサイド層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/786 H01L 21/265 H01L 21/336

Claims

(57)【特許請求の範囲】

【請求項１】基板上に半導体薄膜を形成した上、この
半導体薄膜上に薄い絶縁膜およびシリサイド化可能な金
属膜を形成し、該金属膜上の所定の個所にイオン遮断層
を形成し、該イオン遮断層をマスクとして前記半導体薄
膜にイオンを打込み、このときのイオン打込みエネルギ
により前記イオン遮断層下以外の領域における前記半導
体薄膜の表面にシリサイド層を形成することを特徴とす
る薄膜半導体装置の製造方法。
【請求項２】前記半導体薄膜に打込むイオンには、前
記半導体薄膜をｎ型またはｐ型にするイオンが含まれる
ことを特徴とする請求項１記載の薄膜半導体装置の製造
方法。
【請求項３】前記イオン遮断層はフォトレジストから
なることを特徴とする請求項１または２記載の薄膜半導
体装置の製造方法。
【請求項４】前記金属膜の膜厚をフォトレジストを十
分に感光させる程度の透過率を確保できる程度に薄く
し、前記イオン遮断層を裏面露光により形成したことを
特徴とする請求項３記載の薄膜半導体装置の製造方法。
【請求項５】前記絶縁膜は前記半導体薄膜の表面を酸
化処理することにより形成されたシリコン酸化膜からな
ることを特徴とする請求項１記載の薄膜半導体装置の製
造方法。
【請求項６】前記絶縁膜は前記半導体薄膜上に成膜し
た窒化シリコンからなることを特徴とする請求項１記載
の薄膜半導体装置の製造方法。