JP3503278B2 - 薄膜トランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シリサイド層を備え
た薄膜トランジスタおよびその製造方法に関する。

【０００２】

【従来の技術】例えばアクティブマトリクス液晶表示装
置のスイッチング素子として使用される薄膜トランジス
タには、シート抵抗を下げてオン電流の増大を図るため
に、ソース領域およびドレイン領域上にシリサイド層を
備えたものがある。次に、従来のこのような薄膜トラン
ジスタを製造する場合の一例について、図１３〜図１６
を順に参照しながら説明する。まず、図１３（Ａ）、
（Ｂ）に示すように、ガラスなどからなる透明基板１の
上面の所定の個所にゲート電極２およびゲートライン３
を形成し、その上面にゲート絶縁膜４を成膜し、その上
面に半導体薄膜５を成膜し、その上面であってゲート電
極２上の所定の個所に窒化シリコンなどからなるイオン
遮断層６を形成する。次に、リンやボロンなどのイオン
を打込むと、イオン遮断層６下以外の領域における半導
体薄膜５にイオン注入領域５ａが形成される。

【０００３】次に、図１４（Ａ）、（Ｂ）に示すよう
に、上面にクロムなどからなるシリサイド化可能な金属
膜７をプラズマＣＶＤにより成膜し、その上面のデバイ
ス領域にフォトレジストパターン８を形成する。この場
合、フォトレジストパターン８は、イオン遮断層６を股
いでイオン遮断層６とでほぼ十字形を形成するように形
成される。また、金属膜７と半導体薄膜５との間にはシ
リサイド層９が形成される。次に、フォトレジストパタ
ーン８をマスクとして金属膜７、シリサイド層９および
半導体薄膜５をエッチングすると、図１５（Ａ）、
（Ｂ）に示すようになる。すなわち、フォトレジストパ
ターン８下にのみ金属膜７が残存され、その下にのみシ
リサイド層９が残存され、その下およびイオン遮断層６
下にのみ半導体薄膜５が残存される。この状態では、半
導体薄膜５のイオン遮断層６下の部分は真性領域からな
るチャネル領域５ｂとされ、その両側はそれぞれイオン
注入領域５ａからなるソース領域５ｃおよびドレイン領
域５ｄとされている。この後、フォトレジストパターン
８および金属膜７を除去する。

【０００４】次に、図１６（Ａ）、（Ｂ）に示すよう
に、上面の所定の個所にＩＴＯからなる画素電極１０を
形成する。次に、上面の所定の個所にソース電極１１、
ドレイン電極１２およびドレインライン１３を形成す
る。この状態では、半導体薄膜５のソース領域５ｃにシ
リサイド層９およびソース電極１１を介して画素電極１
０が接続され、ドレイン領域５ｄにシリサイド層９を介
してドレイン電極１２が接続されている。かくして、ソ
ース領域５ｃおよびドレイン領域５ｄ上にシリサイド層
９を備えた薄膜トランジスタが製造される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、第１に、
図１４（Ａ）、（Ｂ）に示す工程において金属膜７を成
膜する前に、半導体薄膜５の表面をきれいにしておく必
要がある。すなわち、半導体薄膜５の表面には自然酸化
膜が形成されているので、その上に金属膜７を成膜して
もシリサイド層９を形成することができない。そこで、
フッ化アンモンなどによる表面処理を行ってこの自然酸
化膜を除去する必要があり、したがってその分だけ工程
数が多くなるという問題があった。第２に、図１４
（Ａ）、（Ｂ）に示す工程においてイオンを打込むとき
に、窒化シリコンからなるイオン遮断層６下の半導体薄
膜５にイオンが打込まれないようにするために、イオン
遮断層６の膜厚を例えば２０００Å程度と比較的厚くし
なければならず、このためイオン遮断層６の元となる窒
化シリコン層などを成膜するのに時間がかかり、しかも
この成膜した窒化シリコン層をフォトリソグラフィによ
ってパターン化することとなり、これまた工程数が多く
なるという問題があった。なお、イオン遮断層６をフォ
トレジストによって形成することが考えられるが、この
場合、半導体薄膜５上にフォトレジストを直接形成する
こととなり、この結果不要な部分のフォトレジストの除
去が困難になるという別の問題がある。第３に、図１３
（Ａ）、（Ｂ）に示すように、半導体薄膜５の上面であ
ってゲート電極２上の所定の個所に窒化シリコンなどか
らなるイオン遮断層６をセルフアライメントにより形成
する場合、半導体薄膜５上に窒化シリコン膜を成膜し、
その上面にフォトレジスト膜を形成し、ゲート電極２を
マスクとした裏面露光（透明基板１の下面側からの露
光）とフォトマスクを用いた表面露光（透明基板１の上
面側からの露光）とを行い、次いで現像することにより
所定のフォトレジストパターンを形成し、このフォトレ
ジストパターンをマスクとして窒化シリコン膜をウェッ
トエッチングすることにより、イオン遮断層６を形成し
ている。したがって、露光工程が裏面露光と表面露光の
２回となり、これまた工程数が多くなるという問題があ
った。なお、裏面露光のみを行った場合には、ゲートラ
イン３もマスクとなるので、図１７（Ａ）、（Ｂ）に示
すように、ゲートライン３およびゲート電極２上にイオ
ン遮断層６ａが形成されることとなる。すると、図１６
（Ａ）、（Ｂ）に示すように、イオン遮断層６は最後ま
で残るので、ゲートライン３およびゲート電極２上に形
成されたイオン遮断層６ａ下に半導体薄膜５が残存する
こととなる。したがって、裏面露光のみでは、半導体薄
膜５をデバイス領域のみに形成することはできない。こ
の発明の目的は、工程数を少なくすることができるシリ
サイド層を備えた薄膜トランジスタおよびその製造方法
を提供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明に係
る薄膜トランジスタは、半導体薄膜のソース領域または
ドレイン領域上にイオン打込みによって材質の変化した
シリサイド化可能な金属膜が形成され、この金属膜と前
記ソース領域またはドレイン領域間には、前記金属膜下
に存在した酸化膜中に成長したシリサイド層が介在され
てなるものである。請求項２記載の発明に係る薄膜トラ
ンジスタの製造方法は、基板上に半導体薄膜を形成し、
この半導体薄膜上に形成された酸化膜上にシリサイド化
可能な金属膜を形成し、この金属膜上の所定の個所にイ
オン遮断層を形成し、このイオン遮断層をマスクとして
前記半導体薄膜にイオンを打込んで前記イオン遮断層下
以外の領域における前記金属膜の材質を変化させ、前記
イオン遮断層および前記金属膜のうちイオンの打込まれ
ていない部分を除去するようにしたものである。請求項
３記載の発明に係る薄膜トランジスタの製造方法は、基
板上に半導体薄膜を形成し、この半導体薄膜上に形成さ
れた酸化膜上のデバイス領域にシリサイド化可能な金属
膜を形成し、少なくとも前記金属膜上の所定の個所にイ
オン遮断層を形成し、このイオン遮断層をマスクとして
前記半導体薄膜にイオンを打込んで前記イオン遮断層下
以外の領域における前記金属膜の材質を変化させ、前記
イオン遮断層および前記金属膜のうちイオンの打込まれ
ていない部分を除去するようにしたものである。請求項
５記載の発明に係る薄膜トランジスタの製造方法は、請
求項２または３記載の発明において、前記イオン遮断層
をフォトレジストによって形成したものである。請求項
６記載の発明に係る薄膜トランジスタの製造方法は、請
求項５記載の発明において、前記イオン遮断層の形成
を、ゲート電極およびゲートラインをマスクとした裏面
露光により行うようにしたものである。

【０００７】

【作用】請求項１記載の発明によれば、金属膜とソース
領域またはドレイン領域間には、金属膜下に存在した酸
化膜中に成長したシリサイド層が介在されているもので
あるから、自然酸化膜などの酸化膜の除去は必要とされ
ない。この場合、ソース領域およびドレイン領域上に形
成されたイオン打込みにより材質が変化した金属膜は、
チャネル領域上に対応するイオンを打込まない領域の金
属膜を除去して形成されたものである。請求項２または
３記載の発明によれば、半導体薄膜上の酸化膜は金属膜
を介して半導体薄膜にイオンを打込む際シリサイド層と
なるので、金属膜を成膜する前に、半導体薄膜の表面の
自然酸化膜を除去するための表面処理を行う必要がな
く、したがってその分だけ工程数を少なくすることがで
きる。この場合、イオン遮断層下に対応するイオンが打
込まれない領域の金属膜はイオン打込みにより材質が変
化しているので、イオンが打込まれた領域の金属膜を残
して除去される。また、請求項５記載の発明によれば、
イオン遮断層をフォトレジストによって形成しても、こ
のフォトレジストを金属膜上に形成することになるの
で、不要な部分のフォトレジストを容易に除去すること
ができ、したがってイオン遮断層を短い時間でかつ少な
い工程数で形成することができる。この結果、請求項１
記載の発明の場合も、工程数を少なくすることができ
る。さらに、請求項６記載の発明によれば、イオン遮断
層の形成をゲート電極およびゲートラインをマスクとし
た裏面露光のみによって行っても、イオン遮断層の材料
であるフォトレジストを除去した上、半導体薄膜のうち
デバイス領域以外の不要な部分を除去して半導体薄膜を
デバイス領域のみに形成することが可能である。したが
って、イオン遮断層を１回の露光で形成することがで
き、これまた工程数を少なくすることができる。この結
果、請求項１記載の発明の場合も、工程数を少なくする
ことができる。

【０００８】

【実施例】図１〜図７はそれぞれこの発明の第１実施例
における薄膜トランジスタの各製造工程を示したもので
ある。そこで、これらの図を順に参照しながら、この実
施例の薄膜トランジスタの製造方法について説明する。

【０００９】まず、図１（Ａ）、（Ｂ）に示すように、
ガラスなどからなる透明基板２１の上面の所定の個所に
クロムなどからなるゲート電極２２およびゲートライン
２３を膜厚１０００Å程度に形成する。次に、その上面
に窒化シリコンからなるゲート絶縁膜２４を膜厚４００
０Å程度に成膜し、その上面に単結晶シリコン、アモル
ファスシリコン、ポリシリコンなどからなる半導体薄膜
２５を膜厚５００Å程度に成膜する。次に、半導体薄膜
２５の上面にクロムなどからなるシリサイド化可能な金
属膜２６をスパッタやプラズマＣＶＤなどにより成膜す
る。次に、金属膜２６の上面にフォトレジストからなる
イオン遮断層形成用層２７を形成する。

【００１０】ところで、金属膜２６の膜厚は、イオン通
過を許容する程度に薄くなっているとともに、後で説明
する裏面露光のときにフォトレジストからなるイオン遮
断層形成用層２７を十分に感光させる程度の透過率を確
保できる程度に薄くなっていて、５０〜２００Å程度と
なっている。また、この状態では、半導体薄膜２５の表
面に自然酸化膜が形成されているので、半導体薄膜２５
と金属膜２６との間にシリサイド層は形成されていな
い。なお、この段階におけるシリサイド層の形成を確実
に防止するために、半導体薄膜２５の表面に、レジスト
液や酸素プラズマなどによる酸化処理を行うことによ
り、薄い酸化膜を形成してもよい。

【００１１】次に、ゲート電極２２およびゲートライン
２３をマスクとした裏面露光（透明基板２１の下面側か
らの露光）を行い、次いで現像すると、図２（Ａ）、
（Ｂ）に示すように、金属膜２６の上面であってゲート
電極２２およびゲートライン２３上にフォトレジストか
らなるイオン遮断層２７ａが形成される。このように、
イオン遮断層２７ａをフォトレジストによって形成して
も、このフォトレジストを金属膜２６上に形成している
ので、不要な部分のフォトレジストを容易に除去するこ
とができ、しかも裏面露光のみによって形成しているの
で、イオン遮断層２７ａを短い時間でかつ少ない工程数
で形成することができる。なお、ゲート電極２２および
ゲートライン２３上の全体にイオン遮断層２７ａを形成
しても、後で説明するように、別に問題はない。

【００１２】次に、図３（Ａ）、（Ｂ）に示すように、
イオン遮断層２７ａをマスクとして半導体薄膜２５をｎ
型またはｐ型にするリンやボロンなどを含むイオンを打
込む。打込まれたイオンは、金属膜２６を貫通して、イ
オン遮断層２７ａ下以外の領域における半導体薄膜２５
に注入され、イオン注入領域２５ａが形成される。ま
た、このときのイオン打込みエネルギにより、金属膜２
６から金属（クロム）がイオン遮断層２７ａ下以外の領
域における半導体薄膜２５の表面に形成された自然酸化
膜などおよびその下の半導体薄膜２５に注入され、半導
体薄膜２５と金属膜２６との間にシリサイド層２８が形
成される。このシリサイド層２８は半導体薄膜２５と金
属膜５８の間に介在された酸化膜中に成長するので、半
導体薄膜２５と金属膜２８はこのシリサイド層２８を介
して直接接続される。

【００１３】このように、半導体薄膜２５の表面に自然
酸化膜などが形成されていても、イオン打込みエネルギ
によりイオン遮断層２７ａ下以外の領域における半導体
薄膜２５の表面にシリサイド層２８を形成することがで
きるので、金属膜２６を成膜する前に、半導体薄膜２５
の表面の自然酸化膜を除去するための表面処理を行う必
要がなく、したがってその分だけ工程数を少なくするこ
とができる。

【００１４】ここで、一例として、５％のＰＨ3と９５
％のＨ2とからなるドーピングガスを加速電圧２０ｋ
Ｖ、ドーズ量２×１０15／ｃｍ2で打込んだ後に、金属
膜２６を除去し、そしてシリサイド層２８のシート抵抗
を測定したところ、１１００Ω／□程度であった。これ
に対して、例えば図１４（Ｂ）に示す従来例のシリサイ
ド層９の場合、シート抵抗は１２０００Ω／□程度であ
った。この測定結果から明らかなように、イオン打込み
エネルギにより、イオン遮断層２７ａ下以外の領域にお
ける半導体薄膜２５の表面に低抵抗のシリサイド層２８
が形成されることが理解される。また、シリコンのエッ
チング液である１％のフッ酸に３０秒間漬け、この実施
例の場合のシリサイド層２８と従来例の場合のシリサイ
ド層９とのシート抵抗を測定したところ、この実施例の
場合には１１００Ω／□程度と変化しなかったが、従来
例の場合には５×１０11Ω／□以上とかなり大きくなっ
た。この実験結果から明らかなように、この実施例の場
合のシリサイド層２８は従来例の場合のシリサイド層９
よりも緻密で丈夫（安定）であることが理解される。な
お、この実施例の場合、ドーズ量を４×１０15／ｃｍ2
としたところ、シリサイド層２８のシート抵抗が５７０
Ω／□程度とさらに低抵抗となった。

【００１５】図３（Ａ）、（Ｂ）に戻って説明を続ける
と、イオンを打込んだ後に、イオン遮断層２７ａを除去
する。次に、図４（Ａ）、（Ｂ）に示すように、金属膜
２６の上面の所定の個所つまりデバイス領域にフォトレ
ジストパターン２９をフォトマスクを用いた表面露光に
より形成する。この場合、フォトレジストパターン２９
は、ゲート電極２２を股いで該ゲート電極２２とでほぼ
十字形を形成するように形成され、その幅Ｄが所期のチ
ャネル幅と同じとなっている。次に、フォトレジストパ
ターン２９をマスクとして金属膜２６、シリサイド層２
８および半導体薄膜２５をドライエッチングすると、図
５（Ａ）、（Ｂ）に示すように、フォトレジストパター
ン２９下にのみ金属膜２６、シリサイド層２８および半
導体薄膜２５が残存される。

【００１６】すなわち、図３（Ａ）、（Ｂ）に示す状態
においてはゲート電極２２およびゲートライン２３上に
形成されていたイオン遮断層２７ａは図４（Ａ）、
（Ｂ）に示す状態においてはすべて除去されているの
で、フォトレジストパターン２９をマスクとしてドライ
エッチングすると、図５（Ａ）、（Ｂ）に示すように、
フォトレジストパターン２９下にのみつまりデバイス領
域にのみ金属膜２６、シリサイド層２８および半導体薄
膜２５が残存されることになる。したがって、この状態
では、半導体薄膜２５はゲート電極２２を股いでゲート
電極２２とでほぼ十字形を形成するように形成されてい
る。また、半導体薄膜２５のゲート電極２２上の部分は
真性領域からなるチャネル領域２５ｂとされ、その両側
はそれぞれイオン注入領域２５ａからなるソース領域２
５ｃおよびドレイン領域２５ｄとされている。この結
果、半導体薄膜２５は、ゲート電極２２の幅と同じ長さ
Ｌに形成されたチャネル領域２５ｂを有するとともに該
チャネル領域２５ｂの両側にそれぞれ該チャネル領域２
５ｂの幅Ｄと同じ幅に形成されたソース領域２５ｃおよ
びドレイン領域２５ｄを有する構造となる。この後、フ
ォトレジストパターン２９を除去する。

【００１７】次に、図６（Ａ）、（Ｂ）に示すように、
チャネル領域２５ｂ上のイオンが打込まれていない金属
膜（クロム）２６を硝酸セリウムアンモニウム系のエッ
チング液でエッチングして除去する。この場合、シリサ
イド層２８上の金属膜２６は、イオンが打込まれている
ことにより材質が変化し、硝酸セリウムアンモニウム系
のエッチング液ではほとんどエッチングされない。ちな
みに、クロム膜に５％のＰＨ3と９５％のＨ2とからなる
ドーピングガスを加速電圧２０ｋＶ、ドーズ量２×１０
15／ｃｍ2、４×１０15／ｃｍ2、６×１０15／ｃｍ2、
１×１０16／ｃｍ2で打込んだものを用意し、硝酸セリ
ウムアンモニウム系のエッチング液でエッチングしたと
ころ、イオンが打込まれていないクロム膜のエッチング
時間に対して、ドーズ量２×１０15／ｃｍ2の場合には
３倍程度かかり、ドーズ量４×１０15／ｃｍ2の場合に
は６倍程度かかり、ドーズ量６×１０15／ｃｍ2の場合
には１０倍以上かかり、ドーズ量１×１０16／ｃｍ2の
場合にはエッチング不能であった。この実験結果から明
らかなように、シリサイド層２８上の金属膜２６がほと
んどエッチングされずに、チャネル領域２５ｂ上の金属
膜２６のみがエッチングされて除去されることが理解さ
れる。そして、チャネル領域２５ｂ上の金属膜２６の除
去により露出されたチャネル領域２５ｂの表面にシリサ
イド層が形成されている場合には、１％のフッ酸液など
による表面処理により、このシリサイド層を除去する。

【００１８】次に、図７（Ａ）、（Ｂ）に示すように、
上面の所定の個所にＩＴＯからなる画素電極３１を膜厚
５００Å程度に形成する。次に、上面の所定の個所にア
ルミニウム−チタン合金からなるソース電極３２、ドレ
イン電極３３およびドレインライン３４を膜厚２９００
Å程度に形成する。この状態では、半導体薄膜２５のソ
ース領域２５ｃにシリサイド層２８、金属膜２６および
ソース電極３２を介して画素電極３１が接続され、ドレ
イン領域２５ｄにシリサイド層２８および金属膜２６を
介してドレイン電極３２が接続されている。かくして、
この実施例の薄膜トランジスタが製造される。

【００１９】なお、上記第１実施例では、図３に示すよ
うに、イオンを打込み、この後図５に示すように、金属
膜２６、シリサイド層２８および半導体薄膜２５のうち
デバイス領域以外の不要な部分を除去しているが、これ
に限定されるものではない。そこで、次に、この発明の
第２実施例における薄膜トランジスタの製造方法につい
て図８〜図１１を順に参照しながら説明するに、この第
２実施例では、上記第１実施例の図１に示す工程までは
同じであるので、それ以後の工程から説明する。図１に
示す工程後に、図８（Ａ）、（Ｂ）に示すように、金属
膜２６の上面の所定の個所つまりデバイス領域にフォト
レジストパターン２９を表面露光により形成する。次
に、フォトレジストパターン２９をマスクとして金属膜
２６をドライエッチングすると、図９（Ａ）、（Ｂ）に
示すように、フォトレジストパターン２９下にのみ金属
膜２６が残存される。この後、フォトレジストパターン
２９を除去する。

【００２０】次に、図１０（Ａ）、（Ｂ）に示すよう
に、半導体薄膜２５および金属膜２６の上面であってゲ
ート電極２２およびゲートライン２３上にフォトレジス
トからなるイオン遮断層２７ａを裏面露光により形成す
る。次に、図１１（Ａ）、（Ｂ）に示すように、イオン
遮断層２７ａをマスクとして半導体薄膜２５をｎ型また
はｐ型にするリンやボロンなどを含むイオンを打込む。
打込まれたイオンは、金属膜２６があるところでは金属
膜２６を貫通して、金属膜２６がないところでは直接、
イオン遮断層２７ａ下以外の領域における半導体薄膜２
５に注入され、イオン注入領域２５ａが形成される。ま
た、このときのイオン打込みエネルギにより、金属膜２
６から金属（クロム）がイオン遮断層２７ａ下以外の領
域における半導体薄膜２５の表面に形成された自然酸化
膜などおよびその下の半導体薄膜２５に注入され、イオ
ン遮断層２７ａの周囲に残存する金属膜２６と半導体薄
膜２５との間にシリサイド層２８が形成される。

【００２１】次に、イオン遮断層２７ａを除去し、次い
で金属膜２６およびシリサイド層２８をマスクとして半
導体薄膜２５をドライエッチングし、次いで両シリサイ
ド層２８間のイオンが打込まれていない金属膜２６をエ
ッチングして除去すると、上記第１実施例の図６
（Ａ）、（Ｂ）に示すようになる。以下、上記第１実施
例の図７に示す工程と同じであるので、これ以後の工程
は省略する。

【００２２】このように、この第２実施例では、図９に
示すように、金属膜２６のデバイス領域以外の不要な部
分を除去し、この後図１１に示すように、イオンを打込
んでいるので、イオン遮断層２７ａの周囲に残存する金
属膜２６と半導体薄膜２５との間にのみシリサイド層２
８が形成されることになる。この結果、金属膜２６およ
びシリサイド層２８をマスクとして半導体薄膜２５のデ
バイス領域以外の不要な部分をドライエッチングして除
去するとき、半導体薄膜２５のみをドライエッチングす
ればよいことになる。

【００２３】ここで、半導体薄膜２５のドライエッチン
グについて説明する。まず、３種類の試料を用意した。
すなわち、第１試料として、この第２実施例の場合と同
じであって、例えば図１１（Ｂ）を参照して説明する
と、ガラス基板（２１）の上面に窒化シリコン膜（２
４）およびシリコン膜（２５）を成膜し、シリコン膜
（２５）の表面に形成された自然酸化膜の上面の一部に
クロム膜（２８）を形成し、この状態でイオンを打込ん
だものを用意した。第２試料として、ガラス基板の上面
に窒化シリコン膜およびシリコン膜を成膜し、シリコン
膜の表面に形成された自然酸化膜の上面全体にクロム膜
を形成し、この状態でイオンを打込んだものを用意し
た。第３試料として、ガラス基板の上面に窒化シリコン
膜およびシリコン膜を成膜し、この状態でイオンを打込
んだものを用意した。

【００２４】そして、第１および第２試料についてはク
ロム膜を除去した後に、第３試料についてはそのまま、
ＣｌとＳＦ6の混合ガスを用いたプラズマエッチングを
行った。すると、第１試料の場合には、シリコン膜の表
面の一部に形成されたシリサイド層下以外の領域におけ
るシリコン膜がすべて除去された。第２試料の場合に
は、２つの現象が表われた。１つは、エッチングがほと
んど進行しなかった（この第２試料は問題外であるの
で、取り除く。）。もう１つは、シリコン膜の表面全体
に形成されたシリサイド層およびその下のシリコン膜が
すべて除去された（以下、第２試料ａという。）。第３
試料の場合には、シリコン膜がすべて除去された。

【００２５】次に、第１試料、第２試料ａおよび第３試
料の各上面にＩＴＯ膜（図７の画素電極３１に相当）を
成膜し、窒化シリコン膜（図７のゲート絶縁膜２４に相
当）上に成膜されたＩＴＯ膜のシート抵抗などを調べ
た。すると、第１試料と第３試料の場合には、ＩＴＯ膜
のシート抵抗が両者共約４５Ω／□程度とほぼ同じ値で
あった。これに対して、第２試料ａの場合には、ＩＴＯ
膜が曇ったり、そのシート抵抗がきわめて高かったり、
一部には断線も発生していた。これは、窒化シリコン膜
の表面が荒れているいることに起因する。

【００２６】以上のことから、上記第２実施例の場合に
は、図１１に示すように、イオンを打込み、次いでイオ
ン遮断層２７ａを除去し、この後半導体薄膜２５のデバ
イス領域以外の不要な部分を除去するとき、ＣｌとＳＦ
6の混合ガスを用いたプラズマエッチングを行うと、金
属膜２６下以外の領域における半導体薄膜２５がすべて
除去され、この除去により露出されたゲート絶縁膜２４
上に画素電極３１が良好に形成されることが理解され
る。

【００２７】なお、例えば上記第１実施例では、図２に
示すように、金属膜２６の上面であってゲート電極２２
およびゲートライン２３上にフォトレジストからなるイ
オン遮断層２７ａを裏面露光により形成しているが、こ
れに限定されるものではない。例えば、図１２（Ａ）、
（Ｂ）に示すように、フォトマスクを用いた表面露光
（透明基板２１の上面側からの露光）により、金属膜２
６の上面であってゲート電極２２上の所定の個所にフォ
トレジストからなるイオン遮断層２７ａを形成するよう
にしてもよい。この場合、イオン遮断層２７ａの平面形
状をゲート電極２２の平面形状よりもやや小さくなるよ
うにする。このようにした場合には、イオン遮断層２７
ａを表面露光のみによって形成することになるので、露
光工程は１回で済むことになる。このようなことは、上
記第２実施例の場合も同様である。

【００２８】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、金属膜とソース領域またはドレイン領域間
には、金属膜下に存在した酸化膜中に成長したシリサイ
ド層が介在されているものであるから、自然酸化膜など
の酸化膜の除去は必要とされない。この場合、ソース領
域およびドレイン領域上に形成されたイオン打込みによ
り材質が変化した金属膜は、チャネル領域上に対応する
イオンを打込まない領域の金属膜を除去して形成された
ものである。請求項２または３記載の発明によれば、半
導体薄膜上の酸化膜は金属膜を介して半導体薄膜にイオ
ンを打込む際シリサイド層となるので、金属膜を成膜す
る前に、半導体薄膜の表面の自然酸化膜を除去するため
の表面処理を行う必要がなく、したがってその分だけ工
程数を少なくすることができる。この場合、イオン遮断
層下に対応するイオンが打込まれない領域の金属膜はイ
オン打込みにより材質が変化しているので、イオンが打
込まれた領域の金属膜を残して除去される。また、請求
項５記載の発明によれば、イオン遮断層をフォトレジス
トによって形成しても、このフォトレジストを金属膜上
に形成することになるので、不要な部分のフォトレジス
トを容易に除去することができ、したがってイオン遮断
層を短い時間でかつ少ない工程数で形成することができ
る。この結果、請求項１記載の発明の場合も、工程数を
少なくすることができる。さらに、請求項６記載の発明
によれば、イオン遮断層の形成をゲート電極およびゲー
トラインをマスクとした裏面露光のみによって行って
も、イオン遮断層の材料であるフォトレジストを除去し
た上、半導体薄膜のうちデバイス領域以外の不要な部分
を除去して半導体薄膜をデバイス領域のみに形成するこ
とが可能である。したがって、イオン遮断層を１回の露
光で形成することができ、これまた工程数を少なくする
ことができる。この結果、請求項１記載の発明の場合
も、工程数を少なくすることができる。

【図面の簡単な説明】

【図１】（Ａ）はこの発明の第１実施例における薄膜ト
ランジスタの製造に際し、透明基板上に半導体薄膜、金
属膜およびイオン遮断層形成用層などを形成した状態の
平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図２】図１に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図３】図２に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図４】図３に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図５】図４に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図６】図５に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図７】図６に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図８】この発明の第２実施例における薄膜トランジス
タの製造に際し、第１実施例の図１に続く工程であっ
て、（Ａ）は平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面
図。

【図９】図８に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１０】図９に続く工程であって、（Ａ）は平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１１】図１０に続く工程であって、（Ａ）は平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１２】この発明においてイオン遮断層を表面露光に
より形成する場合の一例を説明するために示すものであ
って、（Ａ）は平面図、（Ｂ）はそのＢ−Ｂ線に沿う断
面図。

【図１３】（Ａ）は従来の薄膜トランジスタの製造に際
し、透明基板上に半導体薄膜およびイオン遮断層などを
形成した状態の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断
面図。

【図１４】図１３に続く工程であって、（Ａ）は平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１５】図１４に続く工程であって、（Ａ）は平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１６】図１５に続く工程であって、（Ａ）は平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１７】この従来例の問題点の１つを説明するために
示すものであって、（Ａ）は平面図、（Ｂ）はそのＢ−
Ｂ線に沿う断面図。

【符号の説明】

２１ 透明基板 ２２ ゲート電極 ２３ ゲートライン ２５ 半導体薄膜 ２６ 金属膜 ２７ａ イオン遮断層 ２８ シリサイド層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/265 H01L 21/28

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 半導体薄膜のソース領域またはドレイン
   領域上にイオン打込みによって材質の変化したシリサイ
   ド化可能な金属膜が形成され、この金属膜と前記ソース
   領域またはドレイン領域間には、前記金属膜下に存在し
   た酸化膜中に成長したシリサイド層が介在されているこ
   とを特徴とする薄膜トランジスタ。
2. 【請求項２】 基板上に半導体薄膜を形成し、この半導
   体薄膜上に形成された酸化膜上にシリサイド化可能な金
   属膜を形成し、この金属膜上の所定の個所にイオン遮断
   層を形成し、このイオン遮断層をマスクとして前記半導
   体薄膜にイオンを打込んで前記イオン遮断層下以外の領
   域における前記金属膜の材質を変化させ、前記イオン遮
   断層および前記金属膜のうちイオンの打込まれていない
   部分を除去することを特徴とする薄膜トランジスタの製
   造方法。
3. 【請求項３】 基板上に半導体薄膜を形成し、この半導
   体薄膜上に形成された酸化膜上のデバイス領域にシリサ
   イド化可能な金属膜を形成し、少なくとも前記金属膜上
   の所定の個所にイオン遮断層を形成し、このイオン遮断
   層をマスクとして前記半導体薄膜にイオンを打込んで前
   記イオン遮断層下以外の領域における前記金属膜の材質
   を変化させ、前記イオン遮断層および前記金属膜のうち
   イオンの打込まれていない部分を除去することを特徴と
   する薄膜トランジスタの製造方法。
4. 【請求項４】 請求項２または３に記載の発明におい
   て、前記イオン遮断層はフォトレジストからなることを
   特徴とする薄膜トランジスタの製造方法。
5. 【請求項５】 請求項４記載の発明において、前記イオ
   ン遮断層の形成は、ゲート電極およびゲートラインをマ
   スクとした裏面露光により行うことを特徴とする薄膜ト
   ランジスタの製造方法。
6. 【請求項６】 請求項２または３に記載の発明におい
   て、前記半導体薄膜上の前記酸化膜の形成は、レジスト
   剥離液や酸素プラズマなどによる酸化処理により行うこ
   とを特徴とする薄膜トランジスタの製造方法。
7. 【請求項７】 請求項２または３に記載の発明におい
   て、前記金属膜はクロムからなり、前記金属膜のうちイ
   オンの打込まれていない部分の除去は硝酸セリウムアン
   モニウム系のエッチング液を用いたエッチングにより行
   うことを特徴とする薄膜トランジスタの製造方法。