KR20040058714A - 액정 표시 장치의 박막 트랜지스터 제조 방법 - Google Patents

액정 표시 장치의 박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20040058714A
KR20040058714A KR1020020085092A KR20020085092A KR20040058714A KR 20040058714 A KR20040058714 A KR 20040058714A KR 1020020085092 A KR1020020085092 A KR 1020020085092A KR 20020085092 A KR20020085092 A KR 20020085092A KR 20040058714 A KR20040058714 A KR 20040058714A
Authority
KR
South Korea
Prior art keywords
mask
gate electrode
forming
region
high concentration
Prior art date
Application number
KR1020020085092A
Other languages
English (en)
Inventor
유상희
양준영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020085092A priority Critical patent/KR20040058714A/ko
Publication of KR20040058714A publication Critical patent/KR20040058714A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 변성된 감광막을 효과적으로 제거하기 위해 게이트 전극 형성과 이온 주입 공정을 동일한 마스크로 진행한 액정 표시 장치의 박막 트랜지스터 제조 방법에 관한 것으로, 기판 상에 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 기판 전면에 게이트 절연막, 금속층을 차례로 형성하는 단계와, 상기 금속층 상의 소정 부분에 제 1 마스크를 형성하는 단계와, 상기 제 1 마스크를 이용하여 상기 금속층을 선택적으로 제거하여 금속층 패턴을 형성하는 단계와, 상기 제 1 마스크를 이용하여 전면에 고농도 불순물 이온을 주입하여 상기 반도체층에 고농도 불순물 영역을 형성하는 단계와, 상기 제 1 마스크를 애슁 처리하여, 상기 제 1 마스크보다 폭이 좁은 제 2 마스크를 형성하는 단계와, 상기 제 2 마스크를 이용하여 상기 금속층 패턴을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 제 2 마스크를 사용하여 전면에 저농도 불순물 이온을 주입하여 상기 반도체층에 LDD 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

액정 표시 장치의 박막 트랜지스터 제조 방법{Method for Manufacturing Thin Film Transistors in Liquid Crystal Display Device}
본 발명은 액정 표시 장치에 관한 것으로 특히, 변성된 감광막을 효과적으로 제거하기 위해 게이트 전극 형성과 이온 주입 공정을 동일한 마스크로 진행한 액정 표시 장치의 박막 트랜지스터 제조 방법에 관한 것이다.
근래에는 액정 표시 장치(Liquid Crystal Display Device)의 여러 형태 중 액티브 매트릭스(Active Matrix) 타입의 박막 트랜지스터(TFT : Thin Film Transistor) 액정 표시 장치 분야의 발전이 현저하다.
액티브 매트릭스 방식의 박막 트랜지스터 액정 표시 장치(TFT LCD)는 표시 장치의 화면을 이루는 개개 화소의 전극을 트랜지스터를 이용하여 조절하는 것으로, 이 때, 트랜지스터는 반도체 박막을 이용하여 기판상에 형성된다.
상기 박막 트랜지스터 액정 표시 장치(TFT LCD)는 사용되는 반도체 박막의 특성에 따라 비정질 실리콘 타입과 폴리 실리콘 타입으로 크게 나눌 수 있다.
상기 두 경우 모두 공정 비용을 줄이고, 수율을 높이기 위해 공정에서의 노광 단계의 수를 줄이려는 노력이 이루어지고 있는데, 비정질 실리콘의 경우 낮은 온도에서 화학 기상 증착법(CVD: Chemical Vapor Deposition)을 이용하여 형성할 수 있으므로, 유리기판을 이용하는 액정 표시 장치의 특성상 유리한 점이 있다.
그러나, 비정질 실리콘의 경우 캐리어의 이동도가 낮기 때문에 빠른 동작 특성을 요하는 구동 회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 이러한 사실은 액정 표시 장치의 구동을 위한 IC는 별도로 제작하여 액정 패널 주변부에 부착하여 사용해야 한다는 것을 의미하며, 구동 모듈을 위한 공정이 추가되어 액정 표시 장치의 제작비용이 상승하게 된다.
반면, 폴리 실리콘은 비정질 실리콘에 비해 캐리어의 이동도가 훨씬 크기 때문에 이를 구동 회로용 IC를 제작하여 사용할 수 있다. 그러므로, 폴리 실리콘을 액정 표시 장치의 박막 트랜지스터 형성을 위한 반도체 박막으로 사용할 경우, 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 박막 트랜지스터 소자와 구동 회로용 트랜지스터 소자를 함께 형성할 수 있다.
이는 액정 표시 장치 제작에서 모듈 공정의 비용을 절감하는 효과를 가져오며 동시에 액정 표시 장치의 소비전력을 낮출 수 있다.
그러나, 폴리 실리콘을 사용하는 경우, 기판에 폴리 실리콘 박막을 형성하기 위해서는 먼저 비정질 실리콘 박막을 저온 CVD 공정을 통해 형성하고, 여기에 레이저 광선을 조사하는 등의 결정화를 위한 부가 공정이 필요하며, 캐리어 이동도가 높은 만큼 형성된 트랜지스터에서 게이트 전압이 OFF되는 순간 누설 전류가 과도하게 흘러 화소부에서 충분한 전계를 유지시키지 못하는 문제가 있다. 이러한, 누설 전류의 발생을 억제하는 방법으로는 박막 트랜지스터의 소오스 및 드레인 영역과 채널과의 접합부에 불순물 농도가 낮게 이온 주입한 LDD(Lightly Doped Drain) 영역 또는 불순물 이온 주입이 되지 않은 오프셋(Off set) 영역을 두어 누설 전류에 대한 배리어로 작용하도록 하는 방법을 일반적으로 사용한다.
또한, n 채널과 p 채널의 박막 트랜지스터를 하나의 기판에 형성하여야 하므로, n채널 박막 트랜지스터를 형성하는 공정 가운데, p 채널의 박막 트랜지스터 형성 영역은 마스킹되어야 하고, p 채널 박막 트랜지스터를 형성하는 동안에는 n 채널 박막 트랜지스터 형성 영역이 마스킹되어야 한다.
이하, 첨부된 도면을 참조하여 종래의 액정표시장치의 박막 트랜지스터 제조 방법을 설명하면 다음과 같다.
도 1a 및 도 1f는 종래의 박막 트랜지스터 제조 방법을 나타낸 단면도이다.
액정 표시 장치에서는 여러 가지 타입의 박막 트랜지스터가 형성될 수 있으므로, 이를 LDD(Lightly Doped Drain) 구조의 화소부 n형 박막 트랜지스터(이하, 화소부-LDD n형 TFT), LDD 구조의 구동부 n형 박막 트랜지스터(이하, 구동부-LDD n형 TFT), 구동부 p형 박막 트랜지스터(이하, 구동부-p형 TFT)로 나누어 이들 박막 트랜지스터들이 동일 기판에 형성되는 경우를 예를 들어 설명한다.
이 경우 각각의 형의 박막 트랜지스터가 형성되는 영역을 먼저 구분하여 정의하고 공정을 진행한다.
도 1a와 같이, 기판(11)상에 버퍼층(12)을 증착한 후, 비정질 실리콘(Amorphous Silicon: a-Si:H)을 증착한다.
이어, 상기 비정질 실리콘(a-Si:H)을 탈수소화하고 레이저를 통해 폴리 실리콘으로 결정화시킨다. 그리고, 상기 폴리 실리콘을 패터닝하여, 각 TFT의 활성층인 반도체층(13)을 형성한다.
도 1b와 같이, 상기 반도체층(13) 상에 게이트 절연막(14)을 전면 증착하고,상기 게이트 절연막(14) 상에 금속을 증착하고, 이를 선택적으로 제거하여 상기 반도체층(13) 상부의 소정 영역 상에 각 TFT의 게이트 전극(15)을 형성한다.
이와 같이, 게이트 전극(15)을 형성하기까지는 상기 각 형의 TFT 형성 영역별로 동일한 공정을 거친다.
도 1c와 같이, 전면에 제 1 감광막을 도포하고 노광 및 현상하여 고농도 n형(n+) 이온 주입을 위한 제 1, 제 2 마스크(16a, 16b)를 형성한 뒤, 고농도의 n형(n+) 이온을 주입하여 n형 TFT 및 LDD n형 TFT 형성 영역의 반도체층(13)에 고농도 n형 불순물 영역(13a)을 형성한다.
즉, 구동부-p형 TFT 형성 영역에는 p형 TFT 형성 영역을 전면 가리는 제 1 마스크(16a)가 형성되며, 화소부 및 구동부의 LDD n형 TFT 형성 영역에는 게이트 전극(15)보다 더 폭이 넓은 제 2 마스크(16b)가 형성된다. 여기서 상기 제 2 마스크(16b)는 게이트 전극(15)과 이후에 형성되는 LDD 영역을 가리는 길이의 폭(Width)으로 상기 게이트 절연막(14) 상에 형성된다.
여기서, n형 이온 주입 물질로는, PH3을 주로 사용한다.
도 1d와 같이, 상기 제 1, 제 2 마스크(16a, 16b)를 제거하고, 전면에 제 2감광막을 도포하고 노광 및 현상하여 고농도 p형(p+) 이온 주입을 위한 제 3 마스크(17)를 형성한 뒤, 고농도의 p형(p+) 이온을 주입함으로써, p형 TFT 형성 영역의 반도체층(13)에 p형 불순물 영역(13b)을 형성한다.
상기 제 3 마스크(17)는 상기 n형 TFT 형성 영역 및 LDD n형 TFT 형성 영역전면을 마스킹하고, 상기 p형 TFT 형성 영역에서는 상기 게이트 전극(15)을 마스크로 이용하여 고농도 p형의 이온 주입 공정을 진행한다.
p형 이온 주입 물질로는 B2H6을 주로 사용한다.
이어, 도 1e와 같이, 상기 제 3 마스크(17)를 제거하고, 각 TFT 형성 영역의 게이트 전극(15)을 마스크로 이용하여 저농도 n형(n-)의 이온 주입을 진행한다. 이 때, 상기 LDD n형 TFT 형성 영역의 게이트 전극(15) 양측의 반도체층(13)에 저농도 n형 불순물 영역(13c)이 형성된다. n형 TFT 형성 영역이나 p형 TFT 형성 영역에서는 이전에 진행되던 고농도 이온 주입 공정을 통해, 고농도의 불순물 영역이 형성된 영역으로 상기 저농도 n형 이온 주입을 하더라도 불순물 농도의 큰 영향을 주지 않는다.
저농도 이온 주입 공정과, 고농도 이온 주입 공정을 그 순서를 바꾸어 진행할 수 있다. 어느 경우나 저농도 이온 주입 공정은 상기 게이트 전극을 마스크로 이용하여 진행하고, 고농도 이온 주입 공정은 LDD 영역이 생성되는 부위를 가리는 마스크를 이용한다.
도 1f와 같이, 층간 절연막(18)을 전면에 증착한 후, 상기 반도체층(13)에 형성된 각 고농도 불순물 영역(13a, 13b)과의 콘택을 위해 상기 층간 절연막(18) 및 상기 게이트 절연막(14)을 선택적으로 제거한다. 이어, 상기 콘택 영역을 포함한 층간 절연막 상에 금속을 전면 증착하고, 이를 패터닝하여 소오스/드레인 전극(19)을 형성한다.
도시되어 있지 않았지만, 상기 소오스/드레인 전극(19)을 포함하는 층간 절연막(18) 전면에 보호막(미도시)을 증착한 후, 이를 선택적으로 제거하여 상기 드레인 전극(19)의 소정 부분을 노출하고, 전면에 금속막을 증착한 후 선택적으로 제거하여, 상기 드레인 전극(19)과 연결되는 화소 전극을 형성하여 박막 트랜지스터를 포함한 어레이 기판을 형성한다.
그러나, 상기와 같은 종래의 액정 표시 장치의 박막 트랜지스터 제조 방법은 다음과 같은 문제점이 있다.
즉, 이온 주입 공정과 등과 같이, 게이트 절연막 상에 감광막을 도포하고, 불순물 영역을 정의하도록 상기 감광막을 노광 및 현상한 후, 이온 주입 공정을 완료한 후, 제거할 때는 상기 감광막이 변성화되어 게이트 절연막으로부터 잘 제거되지 않는 문제점이 발생한다.
따라서, 상기 감광막을 제거하는데 오버 식각이 요구되기도 하여 소자의 손상을 가져올 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 변성된 감광막을 효과적으로 제거하기 위해 게이트 전극 형성과 이온 주입 공정을 동일한 마스크로 진행한 액정 표시 장치의 박막 트랜지스터 제조 방법을 제공하는 데, 그 목적이 있다.
도 1a 내지 도 1f는 종래의 액정 표시 장치의 박막 트랜지스터 제조 방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법을 나타낸 공정 단면도
도 3은 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법을 통해 형성된 박막 트랜지스터 어레이 기판의 구조 단면도
*도면의 주요 부분에 대한 부호 설명*
31 : 기판 32 : 버퍼층
33 : 반도체층 33a : 고농도 n형 불순물 영역
33b : LDD 영역 33c : 고농도 p형 불순물 영역
34 : 게이트 절연막 35 : 게이트 전극용 금속층
35b : LDD n형 TFT의 게이트 전극 35c : p형 TFT의 게이트 전극
36a, 36b, 36c : n형 불순물 영역 정의용 마스크
37a, 37b : p형 불순물 영역 정의용 마스크
38 : 층간 절연막 39a, 39b : 소오스/드레인 전극
40 : 보호막 41 : 화소 전극
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법은 기판 상에 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 기판 전면에 게이트 절연막, 게이트 전극용 금속층을 차례로 형성하는 단계와, 상기 게이트 전극용 금속층 상에 고농도 n형 불순물 영역을 정의하는 마스크를 형성하는 단계와, 상기 마스크를 이용하여 상기 게이트 전극용 금속층을 선택적으로 제거하고, 고농도 n형 불순물 영역을 형성하는 단계와, 상기 마스크를 애슁한 후, 이를 이용하여 LDD 영역을 형성하는 단계와, 상기 p형 소자 영역의 게이트 전극을 형성한 후, 상기 p형 소자 영역의 게이트 전극을 마스크로 하여 고농도 p형 불순물 영역을 형성하는 단계와, 상기 고농도 불순물 영역과 각각 연결된 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 n형 소자 영역의 게이트 전극 형성은 상기 고농도 n형 불순물 영역을 정의하는 마스크를 이용하여 상기 게이트 전극용 금속층을 1차 식각하는 단계 및 상기 고농도 n형 불순물 영역을 정의하는 마스크를 애슁하며 동시에 상기 게이트 전극용 금속층을 2차 식각하는 단계를 통해 이루어짐이 바람직하다.
상기 p형 소자의 게이트 전극 형성은 고농도 p형 불순물 영역을 가리는 마스크를 이용한 식각 공정을 통해 이루어짐이 바람직하다.
상기 기판 상에는 버퍼층이 더 형성됨이 바람직하다.
상기 반도체층의 형성은 상기 기판에 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층을 탈수소화하는 단계와, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 단계, 그리고, 상기 다결정 실리콘층을 패터닝하는 단계를 포함하여 이루어짐이 바람직하다.
상기 소오스/드레인 전극의 형성은 상기 게이트 전극을 포함한 게이트 절연막 전면에 층간 절연막을 증착하는 단계와, 상기 층간 절연막을 선택적으로 제거하여 상기 고농도 불순물 영역을 소정 부분 노출된 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 매립하며 전면에 소오스/드레인 전극용 금속층을 형성하는 단계, 그리고, 상기 소오스/드레인 전극용 금속층을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어짐이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법을 나타낸 공정 단면도이다.
액정 표시 장치에서는 여러 가지 타입의 박막 트랜지스터가 형성될 수 있으므로, 이를 LDD(Lightly Doped Drain) 구조의 화소부 n형 박막 트랜지스터(이하, 화소부-LDD n형 TFT), LDD 구조의 구동부 n형 박막 트랜지스터(이하, 구동부-LDD n형 TFT), 구동부 p형 박막 트랜지스터(이하, 구동부-p형 TFT)로 나누어 이들 박막 트랜지스터들이 동일 기판에 형성되는 경우를 예를 들어 설명한다.
이 경우 기판 상에 각각의 형의 박막 트랜지스터가 형성되는 영역, 화소부-LDD n형 TFT와, 구동부-LDD n형 TFT와, 구동부-p형 TFT 영역을 먼저 구분하여 정의하고 공정을 진행한다.
도 2a와 같이, 기판(31)상에 버퍼층(32)을 증착한 후, 비정질 실리콘(Amorphous Silicon: a-Si:H)을 증착한다.
이어, 상기 비정질 실리콘(a-Si:H)을 탈수소화하고 레이저를 통해 폴리 실리콘으로 결정화시킨다. 그리고, 상기 폴리 실리콘을 패터닝하여, 각 TFT의 활성층인 반도체층(33)을 형성한다.
도 2b와 같이, 상기 반도체층(33) 상에 게이트 절연막(34), 게이트 전극용 금속층(35)을 전면 증착한다.
이 때, 상기 게이트 전극용 금속층(35)은 알루미늄(Al), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)과 알루미늄 합금으로 구성된 도전성 금속 등의 금속으로 형성한다.
이어, 전면에 제 1 감광막을 도포하고, 이를 노광 및 현상하여 고농도 n형 불순물 영역을 정의하는 마스크(36a, 36b)를 형성한다.
상기 구동부 p형 TFT 영역은 상기 고농도 n형 불순물 영역을 정의하는 마스크(36a)로 인해 전면 가리워지고, 상기 구동부 및 화소부의 LDD n형 TFT 영역은 고농도 n형 불순물 영역을 정의하는 마스크(36b)가 고농도 n형 불순물 영역의 상부에 대항되는 부위만을 가리게 된다.
도 2c와 같이, 상기 고농도 n형 불순물 영역을 정의하는 마스크(36a, 36b)를 이용하여 식각 공정을 통해 상기 게이트 전극용 금속층(35)을 선택적으로 제거하여 화소부 및 구동부 LDD n형 TFT 영역에 1차 식각된 게이트 전극(35a)을 형성한다.
이어, 상기 마스크(36a, 36b)를 이용하여 기판(31) 전면에 고농도 n형 이온을 주입하여 상기 반도체층(33)에 고농도 n형 불순물 영역(33a)을 형성한다.
도 2d와 같이, 상기 고농도 n형 불순물 영역을 정의하는 마스크(36a)를 LDD영역의 폭만큼 애슁(ashing)하며, 상기 LDD 영역의 폭으로 1차 식각된 게이트 전극(35a)을 선택적으로 제거하여 LDD n형 TFT 영역의 게이트 전극(35b)을 형성한다.
이 때, 상기 애슁된 고농도 n형 불순물 영역을 정의하는 마스크(36a)는 그 형상이 변하여 LDD 영역을 정의하는 마스크(36c)로 기능하게 된다.
즉, 상기 마스크(36a)를 애슁 처리함으로써, 마스크 폭을 줄이고, 이를 마스크(36c)로 하여 게이트 전극(31)을 형성한다.
이어, 상기 애슁처리된 마스크(36c)를 이용하여 저농도 n형 이온을 주입하여 LDD n형 TFT 영역의 반도체층(31)에 LDD 영역(33b)을 형성한다.
그리고, 상기 마스크(36c)를 제거한다.
여기서, n형 이온 주입 물질로는, PH3을 주로 사용한다.
도 2e와 같이, 상기 LDD n형 TFT 영역의 게이트 전극(35b) 및 게이트 전극용 금속층(35)을 포함한 전면에 제 2 감광막을 도포하고, 이를 노광 및 현상하여 고농도 p형 불순물 영역을 정의하는 마스크(37a, 37b)를 형성한다.
상기 LDD n형 TFT 영역은 상기 고농도 p형 불순물 영역을 정의하는 마스크(37a)에 의해 전면 가리워지고, 상기 p형 TFT 영역은 상기 고농도 p형 불순물 영역을 정의하는 마스크(37b)에 의해 게이트 전극 형성 영역이 정의된다.
따라서, 상기 마스크(37a, 37b)를 이용하여 p형 TFT 영역의 게이트 전극용 금속층(35)을 선택적으로 제거하여 게이트 전극(35c)을 형성한다.
이어, 상기 p형 TFT 영역의 게이트 전극(35c)을 마스크로 하여 p형 이온을 주입하여 반도체층(33)에 고농도 p형 불순물 영역(33c)을 형성한다.
여기서, p형 이온 주입 물질로는 B2H6을 주로 사용한다.
이어, 상기 고농도 p형 불순물 영역을 정의하는 마스크(37a, 37b)를 제거한다.
이와 같이, 본 발명의 박막 트랜지스터 제조 방법은 금속 물질에 형성된 감광막이 절연막에 형성된 감광막에 비해 제거되기 쉽다는 특성을 이용하여 이온 주입과 게이트 전극의 형성을 동일한 마스크를 이용하여 진행하였다.
따라서, 이온 주입과 게이트 전극의 형성이 동일한 마스크로 이루어지므로, LDD n형 TFT 영역과 p형 TFT 영역의 게이트 전극이 각각 형성되고 있다.
도 2f와 같이, 층간 절연막(38)을 전면에 증착한 후, 상기 반도체층(33)에 형성된 각 고농도 불순물 영역(33a, 33c)과의 콘택을 위해 상기 층간 절연막(38) 및 상기 게이트 절연막(34)을 선택적으로 제거한다. 이어, 상기 콘택 영역을 포함한 층간 절연막(38) 상에 금속층을 전면 증착하고, 이를 패터닝하여 소오스/드레인 전극(39a, 39b)을 형성한다.
이 때, 상기 소오스/드레인 전극(39a, 39b)을 이루는 금속은, 알루미늄(Al), 알루미늄 합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 안티몬(Sb), 탄탈(Ta)로 구성된 도전성 금속 등으로 형성한다.
도 3은 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법을 통해 형성된 박막 트랜지스터 어레이 기판의 구조 단면도이다.
도 3과 같이, 상기 소오스/드레인 전극(39a, 39b)을 포함하는 층간 절연막(38) 전면에 보호막(40)을 증착한 후, 이를 선택적으로 제거하여 상기 드레인 전극(39b)의 소정 부분을 노출시킨 후, 상기 드레인 전극(39b)과 연결되는 화소 전극(41)을 형성하여 박막 트랜지스터를 포함한 어레이 기판을 형성한다.
상기와 같은 본 발명의 액정 표시 장치의 박막 트랜지스터 제조 방법은 다음과 같은 효과가 있다.
첫째, 게이트 전극 형성용 금속층 상에 형성된 마스크로 이온 주입 공정을 진행하여, 이온 주입 공정을 완료한 후 변성된 마스크의 효과적으로 제거할 수 있다.
둘째, 이온 주입 공정과 게이트 전극의 형성을 동시에 진행하여 7마스크로도 폴리 실리콘형 박막 트랜지스터의 어레이 기판 형성이 가능하다. 따라서, 마스크의 1회 감소로 수율 증가를 기대할 수 있다.

Claims (8)

  1. 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 기판 전면에 게이트 절연막, 금속층을 차례로 형성하는 단계;
    상기 금속층 상의 소정 부분에 제 1 마스크를 형성하는 단계;
    상기 제 1 마스크를 이용하여 상기 금속층을 선택적으로 제거하여 금속층 패턴을 형성하는 단계;
    상기 제 1 마스크를 이용하여 전면에 고농도 불순물 이온을 주입하여 상기 반도체층에 고농도 불순물 영역을 형성하는 단계;
    상기 제 1 마스크를 애슁 처리하여, 상기 제 1 마스크보다 폭이 좁은 제 2 마스크를 형성하는 단계;
    상기 제 2 마스크를 이용하여 상기 금속층 패턴을 선택적으로 제거하여 게이트 전극을 형성하는 단계;
    상기 제 2 마스크를 사용하여 전면에 저농도 불순물 이온을 주입하여 상기 반도체층에 LDD 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
  2. 제 1항에 있어서,
    상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하여 이루어짐을 특징으로하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
  3. 제 1항에 있어서,
    상기 반도체층의 형성은
    상기 기판에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층을 탈수소화하는 단계;
    상기 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 단계; 그리고,
    상기 다결정 실리콘층을 패터닝하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
  4. 제 1항에 있어서,
    상기 제 2 마스크를 사용한 저농도 불순물 이온 주입은 n형 소자 영역에 대해 이루어짐을 특징으로 하는 박막 트랜지스터 제조 방법.
  5. 제 1항에 있어서,
    상기 게이트 전극을 포함한 게이트 절연막 전면에 층간 절연막을 증착하는 단계;
    상기 층간 절연막을 선택적으로 제거하여 상기 고농도 불순물 영역을 소정 부분 노출된 콘택 홀을 형성하는 단계;
    상기 콘택 홀을 매립하며 전면에 소오스/드레인 전극용 금속층을 형성하는단계; 그리고,
    상기 소오스/드레인 전극용 금속층을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
  6. 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 기판 전면에 게이트 절연막, 게이트 전극용 금속층을 차례로 형성하는 단계;
    상기 게이트 전극용 금속층 상에 고농도 n형 불순물 영역을 정의하는 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 게이트 전극용 금속층을 선택적으로 제거하고, 고농도 n형 불순물 영역을 형성하는 단계;
    상기 마스크를 애슁한 후, 이를 이용하여 LDD 영역을 형성하는 단계;
    상기 p형 소자 영역의 게이트 전극을 형성한 후, 상기 p형 소자 영역의 게이트 전극을 마스크로 하여 고농도 p형 불순물 영역을 형성하는 단계;
    상기 고농도 불순물 영역과 각각 연결된 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
  7. 제 6항에 있어서,
    상기 n형 소자 영역의 게이트 전극 형성은
    상기 고농도 n형 불순물 영역을 정의하는 마스크를 이용하여 상기 게이트 전극용 금속층을 1차 식각하는 단계; 및
    상기 고농도 n형 불순물 영역을 정의하는 마스크를 애슁하며 동시에 상기 게이트 전극용 금속층의 2차 식각이 이루어짐을 특징으로 하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
  8. 제 6 항에 있어서,
    상기 p형 소자의 게이트 전극 형성은 고농도 p형 불순물 영역을 오픈하는 마스크를 이용한 식각 공정을 통해 이루어짐을 특징으로 하는 액정 표시 장치의 박막 트랜지스터 제조 방법.
KR1020020085092A 2002-12-27 2002-12-27 액정 표시 장치의 박막 트랜지스터 제조 방법 KR20040058714A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085092A KR20040058714A (ko) 2002-12-27 2002-12-27 액정 표시 장치의 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085092A KR20040058714A (ko) 2002-12-27 2002-12-27 액정 표시 장치의 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR20040058714A true KR20040058714A (ko) 2004-07-05

Family

ID=37350788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085092A KR20040058714A (ko) 2002-12-27 2002-12-27 액정 표시 장치의 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR20040058714A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100437946C (zh) * 2004-11-08 2008-11-26 三洋电机株式会社 薄膜晶体管的制造方法及有机电激发光显示装置
KR101108318B1 (ko) * 2004-09-24 2012-01-25 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
KR101343497B1 (ko) * 2006-12-29 2013-12-19 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20140145036A (ko) * 2013-06-12 2014-12-22 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20180021958A (ko) * 2016-08-22 2018-03-06 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108318B1 (ko) * 2004-09-24 2012-01-25 엘지디스플레이 주식회사 박막트랜지스터의 제조방법
CN100437946C (zh) * 2004-11-08 2008-11-26 三洋电机株式会社 薄膜晶体管的制造方法及有机电激发光显示装置
KR101343497B1 (ko) * 2006-12-29 2013-12-19 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20140145036A (ko) * 2013-06-12 2014-12-22 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20180021958A (ko) * 2016-08-22 2018-03-06 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치

Similar Documents

Publication Publication Date Title
JP3398453B2 (ja) 薄膜トランジスタの製造方法
KR100253611B1 (ko) 활성-매트릭스액정표시장치및그제조방법
US6323068B1 (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
KR101221951B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US5969702A (en) Liquid crystal panel with a plurality of light shielding portions over a substrate including a pixel region and a driver circuit region
US10468533B2 (en) Semiconductor device and method for manufacturing same
JP2002313810A (ja) 表示装置およびその製造方法
KR20070019914A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US5429962A (en) Method for fabricating a liquid crystal display
KR20000032041A (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
KR100812473B1 (ko) 박막 트랜지스터 장치 및 그 제조 방법, 및 그것을 구비한박막 트랜지스터 기판 및 표시 장치
JP2002134751A (ja) アクティブマトリクス型表示装置およびその製造方法
KR20040058714A (ko) 액정 표시 장치의 박막 트랜지스터 제조 방법
KR20050001251A (ko) 폴리실리콘 액정표시소자 제조 방법
JP3398665B2 (ja) 薄膜トランジスタの製造方法
JP4510396B2 (ja) 薄膜トランジスタの製造方法
KR20040059158A (ko) 액정 표시 장치의 박막 트랜지스터 제조 방법
KR100904266B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
KR100504537B1 (ko) 박막 트랜지스터의 제조 방법
KR20040058699A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100498629B1 (ko) 액정표시장치의제조방법
KR100429234B1 (ko) 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination