KR100585873B1 - 폴리실리콘 액정표시소자 및 그 제조방법 - Google Patents

폴리실리콘 액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100585873B1
KR100585873B1 KR1020030077365A KR20030077365A KR100585873B1 KR 100585873 B1 KR100585873 B1 KR 100585873B1 KR 1020030077365 A KR1020030077365 A KR 1020030077365A KR 20030077365 A KR20030077365 A KR 20030077365A KR 100585873 B1 KR100585873 B1 KR 100585873B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
forming
liquid crystal
crystal display
layer
Prior art date
Application number
KR1020030077365A
Other languages
English (en)
Other versions
KR20050042596A (ko
Inventor
양명수
오금미
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030077365A priority Critical patent/KR100585873B1/ko
Priority to US10/975,003 priority patent/US7643101B2/en
Publication of KR20050042596A publication Critical patent/KR20050042596A/ko
Application granted granted Critical
Publication of KR100585873B1 publication Critical patent/KR100585873B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 폴리실리콘 액정표시소자 및 그 제조공정에 관한 것으로써, 특히 바텀 게이트형의 TFT를 포함하는 폴리실리콘 액정표시소자 및 그 제조방법에 관한 것이다. 본 발명은 기판상에 게이트 전극 및 게이트 절연막을 형성한 다음,상기 게이트절연막상에 제 1 반도체층과 고농도 불순물이온이 포함된 제 2 반도체층을 연속적으로 형성하는 단계, 상기 반도체층을 결정화하는 단계, 상기 결정화된 반도체층상에 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인전극상에 보호막과 화소전극을 형성하는 단계를 포함하여 구성함으로써, 이온주입방법에 의하지 않고 액티브 영역중 소스, 드레인 영역을 형성하는 방법에 의하여 폴리실리콘 액정표시소자를 제조하여 마스크수를 획기적으로 줄이는 효과를 얻는다.
바텀게이트형, 불순물 이온, 비정질 실리콘, 결정질 실리콘, 결정화

Description

폴리실리콘 액정표시소자 및 그 제조방법{POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE AND FABFICATION METHOD THEREOF}
도 1은 종래의 구동 회로부 일체형 폴리실리콘 액정표시소자의 개략적 평면도.
도 2a~2h는 종래의 폴리실리콘 액정표시소자의 제조 공정을 나타내는 수순도.
도 3은 본 발명에 의한 P형 TFT의 구조를 나타내는 단면도.
도 4a~4e는 본 발명에 의한 P형 TFT의 제조 공정을 나타내는 수순도.
도 5는 본 발명에 의한 N형 TFT의 구조를 나타내는 단면도.
***** 도면의 주요부분에 대한 부호의 설명 *****
301:기판 302:버퍼층
303:게이트 전극 304:게이트 절연막
305a:제1 반도체층 306a:고농도 불순물 이온을 포함하는 제 2 반도체층
307a:소스 전극 307b:드레인 전극
309:보호막 320:화소전극
본 발명은 액정표시소자의 제조 방법에 관한 것으로써, 특히 공정 마스크 수를 줄일 수 있는 바텀 게이트(bottom gate)형 폴리실리콘 액정표시자의 제조방법에 관한 것이다.
구동회로부 분리형 액정표시소자는 화면을 표시하는 화면표시부와 상기 화면표시부를 구동하는 구동회로부로 구분될 수 있는데, 화면표시부와 구동회로부가 분리되어 형성되고 TCP(Tape Carrier Package)등을 통하여 서로 연결되어 있다.
반면, 구동회로부 일체형 액정표시소자는 화면표시부를 구성할 때 구동회로부를 동일한 기판 상에 동시에 형성하는 방법을 사용함으로써 구동회로부 분리형 액정표시소자에 비해 제조 공정이 편리하다.
구동회로부 일체형 액정표시소자를 구성하기 위해서는 미세한 소자 형성이 가능한 폴리실리콘 층을 채널 층으로 주로 사용한다.
또한, 폴리실리콘을 채널층으로 사용하는 액정표시소자는 비정질 실리콘을 채널로 사용하는 액정표시소자에 비해 채널의 이동도가 우수하여 고속 동작을 요하는 액정표시소자의 제조에 적합하다.
보통, 비정질 실리콘을 채널로 사용하는 박막트랜지스터(Thin Film Transistor, TFT)는 그 전기적 이동도가 0.1~1㎠/Vsec 정도인데 반해, 엑시머 레이저를 이용하여 제작된 폴리실리콘 TFT의 전기적 이동도는 100㎠/Vsec가 넘는 값을 가진다.
상기의 폴리실리콘을 채널로 사용하는 구동회로부 일체형 액정표시소자를 도 1을 통해서 살펴보면, 단위화소들이 매트릭스 형태로 배열된 화면표시부(101)와 화면표시부의 외곽으로 화면표시부의 소자들을 구동하기 위한 구동회로부(102)가 형성되어 있다. 상기 구동회로부(102)에는 게이트 드라이버(104)와 데이터 드라이버(103)등의 회로부가 형성되어 있다.
상기 구동회로부(102)에는 P-채널과 N-채널 MOS(Complementary Metal Oxide Semiconductor)를 하나의 회로에 동시에 구성하여 단위 트랜지스터의 기능을 발휘하게 한 IC 회로가 단위체를 형성하며 화면표시부의 단위화소들과 연결되어 있다.
도 2를 통하여 P채널 TFT와 N채널 TFT를 구비하는 구동회로부와 단위화소를 구비하는 화면표시부의 개략적 단면을 중심으로 폴리실리콘 액정표시소자의 제조방법을 살펴본다.
먼저, 기판(201)을 준비하고 상기 기판 상에 실리콘 산화막으로 구성되는 버퍼층(202)을 형성한다.
상기 실리콘 산화막상에 증착온도가 낮은 플라즈마 화학기상증착방법 (plasma enhanced chemical vapor deposition; PECVD)에 의해 비정질 실리콘막(203)을 증착하고, 약 400℃정도의 온도에서 열처리를 하여 비정질 실리콘막에 포함된 수소를 이탈시키는 탈 수소공정을 거친다.
비정질 실리콘을 탈 수소화하는 것은 비정질 실리콘을 폴리실리콘화 하는 과정에서 수소가스가 폭발적으로 발생하여 기판에 손상을 줄 수 있으므로 열처리를 통해 미리 제거하는 것이다.
다음으로, 비정질 실리콘을 다결정화하기 위하여 상기 비정질 실리콘층이 형 성된 기판을 열처리한다. 액정표시소자를 형성하는 기판은 통상 유리기판으로써 고온의 열처리를 할 경우, 유리 기판이 열에 의해 변성될 수 있으므로 유리기판을 이용하여 폴리실리콘 TFT를 형성하는 공정에서는 저온에서 순간적인 열처리를 통해 비정질 실리콘을 결정질 실리콘으로 만들 수 있는 레이저 어닐링 방법을 사용한다.
그러므로 비정질 실리콘이 형성된 기판을 엑시머 레이저 등을 조사하여 기판 전체에 형성된 비정질 실리콘을 다결정질 실리콘(폴리실리콘)으로 변화시킨다.
폴리실리콘층이 형성된 다음, 상기의 폴리실리콘을 건식각하여 화면표시부를 구성하는 스위칭소자의 액티브층, 구동회로부를 구성하는 CMOS중 P형 TFT와 N형 TFT의 액티브층을 정의한다.
도 2b는 실리콘 산화층(202)상에 비정질 실리콘층이 결정화되고 패턴닝되어 정의된 화소영역의 액티브층(203a), N형 TFT의 액티브층(203b), P형 TFT의 액티브층(203c)을 도시하고 있다.
상기 액티브층(203a,203b,203c)을 형성한 다음,도 2c에 도시된 바와 같이, 상기 액티브층을 보호하고 절연하기 위한 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 구성된 게이트 절연막(204)을 기판(201) 전면에 형성하고, 게이트 메탈을 스퍼터링 방법에 의해서 더 형성한다. 상기 게이트 메탈은 사진식각공정을 통해 화면표시부 TFT의 게이트전극(205)과 CMOS중 N형 TFT와 P형 TFT의 게이트전극(205)으로 각각 패터닝된다.
게이트 전극(205)이 패터닝된 후에 상기 화면표시부 및 구동회로부의 TFT소 자에 누설(leakage)전류가 흐르는 것을 방지하기 위하여 효과적인 LDD 형으로 형성하기 위하여 폴리실리콘층 내로 불순물 이온을 주입한다. 상기 누설전류는 N형 TFT에서 주로 문제가 되기 때문에 LDD형의 TFT구조는 주로 N형의 TFT에서 요구된다.
N형 TFT를 형성하기 위해서는 원소주기율표상 5족원소에 해당하는 인(P)이나 비소(As)등 원소를 주입하고 P형 TFT를 형성하기 위해서는 원소주기율표상 3족 원소에 해당하는 붕소(B)등의 원소를 주입한다.
도 2d를 통하여 LDD(lightly doped drain)형 TFT를 형성하는 공정을 설명한다. 게이트 라인(205)이 형성된 기판(201) 전체에 스핀 코팅 방법 등에 의해 감광막을 형성하고 노광 및 현상하여 P형 TFT는 감광막(206)에 의해 가려지고 나머지 영역은 감광막이 제거되어 노출된다.
다음으로 노출된 영역 상에 존재하는 게이트 라인(205)과 상기 P형 TFT를 가린 감광막(206)을 마스크로 적용하여 저농도의 N- 이온을 주입한다. 상기의 결과, 화면표시부를 구성하는 TFT의 액티브층(203a)과 구동회로부를 구성하는 N형 TFT의 액티브층(203b)에는 저농도의 N- 이온이 주입되고, 상기 액티브층 중 게이트 라인에 의해 가려진 영역은 이온이 주입되지 않은 상태로 남게 된다. 저농도의 N- 이온을 주입한 후에 상기 감광막(206)을 제거한다.
LDD형의 TFT는 액티브층 중 채널층과 가까운 소스/드레인 전극부는 저농도의 불순물이 도핑되어 있고 채널과 이격되는 액티브 영역의 소스/드레인 전극부는 고농도의 불순물이온이 도핑되어 있는 구조이다. 그러므로 도 2e에서와 같이, 액티브 영역 중 게이트 전극과 이격되는 영역에 고농도의 N+불순물 이온을 주입하기 위하 여 감광막을 도포하고 노광 및 현상 공정을 진행한다. 상기 감광막을 노광, 현상한 결과, 도 2e에서 도시된 바와 같이, 상기 감광막(207)은 게이트 라인(205)과 게이트 라인의 측면 일부 및 P형 TFT를 가리도록 패턴닝된다.
다음으로, 상기 감광막을 마스크로 적용하여 고농도의 N+불순물을 주입하여 LDD형의 N형 TFT를 완성한다.
다음으로 P형 TFT를 형성하는 공정을 진행한다.
도 2f에서 도시한 바와 같이, P형 TFT를 형성하기 위하여 N형 TFT가 형성된 영역 전체를 감광막(210)으로 가리고 붕소(B)등의 3족 이온을 P형 TFT의 액티브층상에 주입하여 P형의 TFT가 완성된다.
상기에서 P형 또는 N형의 불순물 이온주입 영역은 TFT의 소스/드레인 영역으로 작용한다.
액티브층에 불순물 이온을 주입한 다음, 도 2g에서 도시된 바와 같이, 상기 결과물에 실리콘 질화막 또는 실리콘 산화막의 절연막(214)을 기판 전체에 형성하고 TFT 소자 중 소스와 드레인 영역과 소스, 드레인 전극과의 연결을 위한 컨택홀(220)을 형성한다. 상기 컨택홀(220)은 도 2g에서 도시된 바와 같이, 화면표시부와 구동회로부의 TFT 모두에 형성되며 상기 컨택홀(220) 상에 소스/드레인 전극용 도전층을 형성하고 패터닝하여 소스/드레인 전극(215,216)을 형성한다.
도 2h는 TFT상에 소스/드레인 전극이 형성된 모습을 도시하고 있다.
다음으로 상기 공정 결과 형성된 TFT소자를 보호하기 위해 주로 실리콘 산화막 성분으로 구성되는 보호막(217)을 형성하고, 상기의 보호막(217) 상에 드레인 전극이 노출되도록 컨택홀(219)을 형성한다.
상기 결과물에 화소전극용 ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막을 형성하여 상기 컨택홀(219)과 전기적으로 연결되게 한 다음 패터닝하여 화소전극(218)을 형성한다.
그런데 상기와 같이 게이트 전극이 폴리실리콘으로 구성되는 액티브층 상부에 형성되는 액정표시소자는 소자의 동작특성이 우수한 장점은 있지만 공정이 매우 복잡한 단점이 있다.
그러므로 폴리실리콘을 채널로 적용하는 액정표시소자의 제조에 있어서는 공정의 단축이 가장 큰 문제점이며 상기의 문제점을 해결하기 위하여 다양한 시도가 이루어지고 있다.
본 발명은 액정표시소자의 스위칭 소자로 동작하는 TFT를 형성함에 있어서, 채널층으로 폴리실리콘층을 택하는 폴리실리콘 액정표시소자를 적은 마스크를 적용하여 형성할 수 있도록 공정 개선하는 것을 목적으로 한다. 특히, 바텀게이트(bottom gate) 방식의 TFT를 채택하고 이온주입공정이 제거된 폴리실리콘 액정표시소자를 제조함으로써 마스크 수를 획기적으로 줄이고, 공정 단축을 이루고자 하는 것을 목적으로 한다.
상기와 같이 마스크 수를 절감하여 폴리실리콘 액정표시소자를 제조하는 방법은 기판(301)상에 게이트 전극(303)을 형성하는 단계; 상기 게이트 전극(303) 상 에 게이트 절연막(304)을 형성하는 단계; 상기 게이트 절연막(304)상에 비정질 실리콘층으로 구성되는 제 1 반도체층(305)과 고농도 불순물이온이 포함된 비정질 실리콘층으로 구성되는 제 2 반도체층(306)을 연속적으로 형성하는 단계; 상기 반도체층(305,306)을 결정화하는 단계; 상기 결정화된 반도체층 상에 소스(307a) 및 드레인 전극(307b)을 형성하는 단계; 상기 소스 및 드레인 전극상에 보호막(309)과 화소전극(310)을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 소스 및 드레인 전극(307a,307b)을 형성하는 단계는 상기 결정화된 반도체층 상에 금속박막을 형성하는 단계; 상기 금속박막상에 감광막을 형성하는 단계; 상기 감광막을 슬릿마스크를 적용하여 노광 및 현상하여 패턴을 형성하는 단계; 상기 패턴닝된 감광막을 마스크로 적용하여 액티브영역을 형성하는 단계; 상기 패턴닝된 감광막을 에슁하는 단계; 상기 에슁된 감광막을 마스크로 적용하여 제 1 반도체층으로 구성되는 채널층 상부의 금속박막 및 제 2 반도체층 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 폴리실리콘 액정표시소자는 기판(301); 상기 기판(301)상에 형성된 게이트 전극(303); 상기 게이트 전극(303)을 절연하는 게이트 절연막(304); 상기 게이트 절연막(304)상에 형성되는 제 1 반도체층(305a); 상기 제 1 반도체층(305a)상에 형성되며 서로 분리된 소스(307a) 및 드레인 전극(207b); 상기 소스(307a) 및 드레인전극(307b)과 상기 제 1 반도체층(305a) 사이에 형성되는 고농도 불순물 이온이 포함된 제 2 반도체층(306a); 상기 소스 및 드레인 전극상에 형성되는 보호막(309); 상기 보호막상에 형성되는 화소전극(310)을 포함하는 것을 특징으로 한다.
구동회로부 일체형 액정표시소자는 구동회로부를 구동하는 스위칭소자로써 N형 TFT, P형 TFT 또는 N형과 P형 TFT가 결합하여 스위칭 소자로써 작용하는 CMOS(Complementary Metal Oxide Silicon)일 수 있으나, 본 발명이 일 실시 예에서는 상대적으로 제조공정이 단순하여 많이 사용되는 P형 TFT를 형성하는 방법에 대해서 살펴본다.
도 3은 본 발명의 일실시 예에 의한 P형 폴리실리콘 액정표시소자를 나타내는 단면도이다.
도 3에 도시된 바와 같이, 투명한 기판(301)상에 실리콘 산화막(SiO2)로 구성되는 버퍼층(302)이 형성되어 있다. 상기 버퍼층(302)은 비정질 실리콘층을 결정화하는 공정에서 발생할 수 있는 이물들이 폴리실리콘층 내로 유입되는 것을 방지하기 위한 것이다.
상기 버퍼층(302)상에는 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 또는 알루미늄 및 몰리브덴의 이중층 등으로 구성되는 게이트전극(303)이 형성되어 있다.
또한, 상기 게이트 전극상에는 상기 게이트 전극을 절연하기 위한 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 구성되는 게이트 절연막(304)이 형성되어 있다.
또한, 상기 게이트 절연막(304)상에는 제 1 반도체층으로 구성되는 액티브층과 상기 액티브층상의 일부에 형성되는 고농도 불순물 이온이 포함된 제 2 반도체 층(306a) 형성되어 있다. 상기 고농도 반도체층(306a)은 불순물로써 원소주기율표상 3족에 해당하는 붕소(B)등의 이온이 포함됨으로써 이루어져 있다.
또한, 상기 고농도 불순물 이온이 포함된 제 2 반도체층(306a) 상에는 메탈등의 도전막으로 구성되는 소스, 드레인 전극(307a,307b)이 형성되어 있다.
도 3에서 확인할 수 있는 바와 같이, 상기 고농도 불순물 이온이 포함된 제 2 반도체층(306a)은 소스(307a) 및 드레인 전극(307b)과 상기 액티브 영역을 형성하는제 1 반도체층(305a) 사이에 형성되면서 소스(307a) 및 드레인 전극(307b)과 함께 상기 액티브층의 중앙에 형성되는 채널층을 사이에 두고 서로 이격되어 있다. 즉, 채널층의 상부에는 고농도 불순물 이온이 주입된 제 2 반도체층(306a) 및 도전층이 형성되지 않는다. 상기의 구조를 가짐으로써 상기 액티브 영역을 형성하는 제 1 반도체층(305a)만이 채널층을 구성한다.
또한 상기 소스(307a) 및 드레인 전극(307b)은 실리콘 산화막 또는 실리콘 질화막으로 구성되는 보호막(309)에 의해 외부로부터 보호된다. 상기 보호막(309)의 일부에는 컨택홀(contact hole)(311)이 형성되어 있는데, 상기 컨택홀(311)은 드레인 전극(307b)과 상기 보호막(309)의 상부에 형성되는 화소전극(310)을 전기적으로 연결한다.
상기 보호막(309) 상에는 단위화소의 일전극을 구성하는 ITO(Indium Tin Oxide)등으로 구성되는 화소전극(310)이 형성되어 있다.
상기와 같은 구조를 취하는 액정표시소자의 스위칭소자는 상기 게이트전극(303)과 연결된 게이트 라인(미도시)을 통해 게이트 신호가 인가되면 채 널층이 열리고 데이터 신호가 소스 전극(307a), 채널층, 드레인 전극(306a) 및 화소전극(310)을 통하여 정보를 화상에 표현하게 된다.
다음으로, 상기 구조를 가지는 폴리실리콘 액정표시소자의 제조 공정을 도 4a~4e를 통하여 상세히 설명한다.
도 4a에서 도시된 바와 같이, 투명한 기판(301)상에 비정질 실리콘을 열처리하는 과정에서 발생할 수 있는 불순물 이온이 반도체층내로 침투하는 것을 방지하기 위하여 실리콘 산화막(SiO2)으로 구성되는 버퍼층(302)을 형성한다. 상기 버퍼층(302)은 플라즈마화학기상증착방법(plasma enhanced chemical vapor deposition, PECVD)으로 형성할 수 있다.
상기 버퍼층(302)을 형성한 후에, 게이트 전극(303)을 형성하기 위한 금속박막을 상기 버퍼층(302)상에 스퍼터링 방법에 의해 형성한다. 상기 금속박막은 알루미늄(Aㅣ), 몰리브덴(Mo) 또는 구리(Cu)등의 도전성이 좋은 금속을 사용할 수 있다.
상기 게이트 전극을 형성하기 위한 금속박막을 형성한 다음, 상기 금속막 상에 감광막(미도시)을 도포하고 사진식각 공정을 진행한다. 사진식각공정은 상기 감광막에 대한 노광공정, 현상공정 및 상기 금속막에 대한 식각공정을 통하여 이루어진다. 식각된 상기 금속막은 세정공정을 거쳐 완전한 게이트 전극(303)이 완성된다.
상기 게이트 전극(303)은 식각공정을 통하여 이루어지는데, 식각공정은 건식 및 습식각 공정 모두가 가능하다. 그러나 게이트 전극상에 박막을 형성할 때 단락이 발생하는 것을 방지하기 위하여 상기 게이트 전극의 패턴을 테이퍼(taper)형상으로 만들 필요가 있다. 그러므로 등방성 식각특성을 가지는 습식각을 통하여 상기 게이트전극을 형성함이 바람직하다.
다음으로 도 4b에서 도시된 바와 같이, 상기 게이트 전극(303)이 형성된 기판 상에 상기 게이트 전극(303)을 절연하기 위한 게이트 절연막(304)을 증착한다. 상기 게이트 절연막(304)은 실리콘 산화막 또는 실리콘 질화막으로 구성될 수 있으며 PECVD방법에 의해 형성된다.
게이트 절연막(304)이 형성된 다음, 상기 게이트 절연막(304)상에 스위칭 소자의 채널로써 작용하는 제 1 반도체층을 형성한다. 본 발명에서는 비정질 실리콘층으로 구성되는 반도체층을 PECVD방법에 의해 형성한다. 상기 제1 반도체층은 상기 게이트 절연막 상에 증착될 때는 진성의 비정질 실리콘 상태이다. 이후, 결정화 단계를 거쳐 진성의 결정질 실리콘으로 변화된다.
다음으로, 상기 제 1 반도체층(305)을 형성한 다음, 상기 제 1 반도체층(305)상에 수소가스(H2)및 3족의 수소화합물(예, B2H6)등이 혼합된 불순물 가스와 함께 플라즈마 챔버내에서 PECVD 방법에 의해 제 2 반도체층(306)을 더 증착한다.
그 결과, 상기 제 1 반도체층(305) 상에는 3족의 고농도 불순물이온이 포함된 제 2 반도체층(306)이 형성된다. 즉, 제 1 반도체층(305)과 고농도 불순물 이온 이 포함된 제 2 반도체층(306)은 연속적으로 형성된다.
다음으로, 상기의 결과 형성된 반도체층(305,306)을 결정화하기 위하여 열처리 또는 레이저 조사에 의한 결정화를 실시한다.
상기 반도체층(305,306)을 결정화하는 방법에는 고온의 퍼니스(furnace)내에서 가열함으로 이루어지는 열처리 방식과 국부적으로 레이저를 조사하여 순간 가열, 용융 및 냉각을 통해 결정화 하는 레이저 결정화 방법이 사용될 수 있는데, 본 발명의 액정표시소자가 유리재질의 기판을 사용할 경우, 유리는 600도씨 이상에서는 용융하기 때문에 고온가열방식은 적합하지 않고 레이저 결정화 방식이 적당하다.
레이저 결정화에 의해 형성된 다결정 실리콘층의 그레인(grain) 크기는 가열방식에 의해 형성된 다결정실리콘의 그레인 크기보다 커, 소자의 동작특성이 훨씬 좋다. 그 이유는 그레인 경계는 전자나 전공등의 진행을 방해하는 장벽으로 작용하기 때문인데, 그레인 크기가 크지면 그만큼 전자나 정공이 진행하여야 하는 그레인 경계의 면적이 작아져 전자나 정공의 속도가 향상되기 때문이다.
상기 고농도 불순물이 포함된 제 2 반도체층(306)과 상기 제 1 반도체층(305)에 레이저를 조하함으로써 결정화하면, 상기 제 1 반도체층(305)은 진성의 다결정반도체층으로 변하고 불순물 이온이 포함된 제 2 반도체층(306)은 불순물 이온을 포함한 결정질 반도체층으로 변한다.
레이저에 의한 결정화는 고온에서 순간적으로 이루어지므로 결정화 과정에서 비정질 실리콘층에 포함된 불순물 이온의 확산은 미미하다. 그러므로, 상기 반도체 층은 결정화된 진성의 반도체 특성을 유지할 수 있다.
도 4c에서 도시된 바와 같이, 결정질 반도체층을 형성한 다음, 상기 결정질 반도체층 상에 소스 및 드레인 전극 형성용 금속박막(307)을 스퍼터링 방식에 의해 더 형성한다.
다음으로 감광막(320)을 상기 금속막(307) 상에 더 형성한 다음, 상기 감광막을 슬릿마스크를 적용하여 노광공정을 실시한다. 슬릿마스크를 적용하여 상기 감광막을 노광하고 현상하면, 상기 감광막(307)은 액티브 영역으로 정의되는 결정질 실리콘층 상에 남게되고 나머지부분은 제거된다. 특히, 슬릿마스크를 적용한 노광의 결과, 상기 액티브 영역중 채널층으로 작용하는 다결정 실리콘층 상방의 감광막은 다른 영역보다 그 두께가 얇게 형성된다. 즉, 액티브 영역 상방에 남게 되는 감광막의 패턴은 중앙부가 얇고 그 주변은 중앙보다 두껍게 된다.
상기와 같은 감광막 패턴(320)을 마스크로 적용하여 소스 및 드레인 전극형성용 금속막(307)과 고농도 불순물 이온이 포함된 결정질 제 2 반도체층(306) 및 결정질 제 1 반도체층(305)을 상기 게이트 절연막(304)이 드러날 때 까지 연속하여 식각한다.
그 결과, 도 4d에서 도시된 바와 같이, 결정질 제 1 반도체층(305a)과 고농도 불순물 이온을 포함하는 결정질 제 2 반도체층(306a)으로 구성되는 액티브층과 그 상방의 금속박막(307)을 얻을 수 있다.
다음으로, 슬릿 노광에 의해 형성된 감광막 패턴(320)의 일부를 에이싱(ashing) 공정을 통하여 제거하면 상기 감광막의 중앙부는 제거되어 소스,드 레인 전극 형성용 금속박막(307)이 드러나게 된다.
상기와 같이, 에이싱된 감광막(320)을 마스크로 적용하여 상기 금속박막과 고농도 불순물 이온이 포함되고 결정화된 제 2 반도체층(306a)을 식각하여 소스 및 드레인 전극(307a, 307b)을 패턴닝하고 채널층을 형성한다.
소스 및 드레인 전극(307a, 307b)과 상기 불순물 이온을 포함하는 다결정실리콘층의 일부가 제거되어 채널층이 형성된 모습을 도 4e를 통하여 볼 수 있다.
도 4e에서 도시된 바와 같이, 소스 및 드레인 전극(307a, 307b)이 형성된 후, 상기 소스(307a) 및 드레인 전극(307b)을 보호하기 위하여 실리콘 질화막 또는 실리콘 산화막으로 구성되는 보호막(309)을 PECVD방법에 의해 형성한다.
상기 보호막(309)을 통하여 기판을 평탄화 한 후, 상기 보호막(309)의 일정 영역에 컨택홀을 형성하고, 컨택홀이 형성된 보호막상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성되는 화소전극(310)을 형성한다. 상기 화소전극은 보호막(309)상에 형성된 컨택홀을 통하여 상기 드레인 전극(307b)과 연결된다.
도면에는 도시되지 않았지만,화소전극(310)이 형성된 기판상에 액정표시장치의 상부기판과 하부기판의 셀겝을 유지하기 위한 스페이서 및 액정의 초기배향을 위한 배향막을 더 형성하여 액정표시소자의 TFT어레이 기판을 완성한다.
상기 실시 예에서는 P형의 박막트랜지스터로 구성되는 액정표시소자의 제조공정을 살펴보았는데, 본 발명의 기술사상에 의해서는 N형의 박막트랜지스터도 형성할 수 있다.
도 5는 N형의 박막트랜시터로 구성되는 액정표시소자의 구조를 나타내는 단 면도이다.
도 5는 다른 구성요소는 P형 박막트랜지스터와 동일하다. 다만, 박막트랜지스터의 채널을 구성하는 액티브층을 형성함에 있어서, 결정화된 제 1 반도체층 상에 인(P)등의 5족의 불순물이온이 포함된 결정질 제 2 반도체층(501)이 형성되는 점에서 차이가 있다.
또한, 상기 N형의 불순물 이온이 주입된 결정질의 반도체층(501)을 포함하는 액정표시소자의 제조공정은 비정질의 반도체층을 형성한 다음, 플라즈마 챔버 내에서 5족의 불순물 이온을 포함하는 가스와 함께 비정질의 제 2 반도체층을 한번더 상기 제 1 반도체층 상에 형성한다. 그 결과, 상기 제 1 반도체층 상에 형성되는 제 2 반도체층은 5족의 불순물 이온을 포함하는 비정질의 제 2 반도체층이 된다.
상기 비정질의 제 1 반도체층과 불순물 이온이 포함된 제 2 반도체층을 결정화하여 결정질 반도체층으로 변화시킨다. 이후 공정은 P형 TFT를 형성하는 공정과 동일하다.
상기와 같이 결정질 실리콘 액정표시소자를 형성함에 있어서, 액티브 영역중 소스 및 드레인 전극과 접촉하는 영역을 고농도의 불순물 이온이 주입된 결정질 반도체층으로 구성하므로써, 불순물 이온 주입에 의한 소스 및 드레인 영역을 형성하던 종래의 결정질 실리콘 액정표시소자의 제조 공정에 비해 액정표시소자를 제조하기 위한 마스크 수를 획기적으로 줄였다. 마스크 공정을 줄이므로써 제조단가를 낮추고 생상량을 향상시킬 수 있으며, 불량발생을 크게 줄일 수 있다.

Claims (10)

  1. 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트절연막상에 제 1 반도체층과 고농도 불순물이온이 포함된 제 2 반도체층을 연속하여 형성하는 단계;
    상기 제 2 반도체층의 불순물 이온이 제 1 반도체층으로 확산되기 전에 제 1,2 반도체층이 결정화되도록 레이저 에너지를 조사하여 상기 제 1,2 반도체층을 결정화하는 단계;
    상기 결정화된 제2 반도체층상에 소스 및 드레인 전극을 형성하는 단계; 및
    상기 소스 및 드레인 전극상에 보호막과 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 폴리실리콘 액정표시소자 제조방법.
  2. 제 1항에 있어서, 상기 고농도 불순물이온이 포함된 제 2 반도체층을 형성하는 단계는
    상기 반도체층 형성용 플라즈마 속에 불순물이온을 혼합하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서, 상기 소스 및 드레인 전극을 형성하는 단계는
    상기 결정화된 반도체층상에 금속박막을 형성하는 단계;
    상기 금속박막상에 감광막을 형성하는 단계;
    상기 감광막을 슬릿마스크를 적용하여 감광막 패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 적용하여 상기 금속박막 및 결정화된 제2 반도체층의 일부를 패턴닝하여 액티브영역을 형성하는 단계;
    상기 패턴닝된 감광막을 에싱하는 단계;
    상기 에싱된 감광막을 마스크로 적용하여 채널 영역 상부의 금속박막 및 제 2 반도체층을 제거하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  6. 제 5항에 있어서, 상기 채널 영역 상부의 금속박막 및 제 2 반도체층을 제거하는 단계는 채널 영역 상부의 금속박막을 제거하는 단계; 채널 영역 상부의 제 2 반도체층을 제거하는 단계로 구성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  7. 제 1항에 있어서, 상기 반도체층은 실리콘층인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  8. 제 1항에 있어서, 상기 고농도 불순물 이온은 3족원소 또는 5족 원소중 어느하나인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
  9. 삭제
  10. 삭제
KR1020030077365A 2003-11-03 2003-11-03 폴리실리콘 액정표시소자 및 그 제조방법 KR100585873B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030077365A KR100585873B1 (ko) 2003-11-03 2003-11-03 폴리실리콘 액정표시소자 및 그 제조방법
US10/975,003 US7643101B2 (en) 2003-11-03 2004-10-28 Polycrystalline liquid crystal display device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077365A KR100585873B1 (ko) 2003-11-03 2003-11-03 폴리실리콘 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050042596A KR20050042596A (ko) 2005-05-10
KR100585873B1 true KR100585873B1 (ko) 2006-06-07

Family

ID=34545709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077365A KR100585873B1 (ko) 2003-11-03 2003-11-03 폴리실리콘 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7643101B2 (ko)
KR (1) KR100585873B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146522B1 (ko) * 2004-12-08 2012-05-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2006237270A (ja) * 2005-02-24 2006-09-07 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
KR101230305B1 (ko) * 2005-12-08 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100832885B1 (ko) * 2006-06-27 2008-05-28 주식회사 에이이티 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법
KR100982311B1 (ko) 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101771268B1 (ko) * 2009-10-09 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20120039947A (ko) 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
CN105206568B (zh) * 2015-10-16 2018-06-05 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制备方法及其阵列基板
CN107068691B (zh) * 2017-03-28 2020-10-23 上海天马微电子有限公司 阵列基板和阵列基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200706B1 (ko) * 1996-06-28 1999-06-15 윤종용 폴리실리콘 박막트랜지스터 액정표시소자의 제조방법
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR20020027902A (ko) * 2000-10-06 2002-04-15 구본준, 론 위라하디락사 박막 트랜지스터 제조방법
KR20020057241A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 폴리실리콘 박막 트랜지스터 액정표시소자 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
KR100200705B1 (ko) 1996-06-08 1999-06-15 윤종용 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법
JPH1050607A (ja) * 1996-07-31 1998-02-20 Sony Corp 半導体装置の製造方法
US6335776B1 (en) * 1998-05-30 2002-01-01 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP3564417B2 (ja) * 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200706B1 (ko) * 1996-06-28 1999-06-15 윤종용 폴리실리콘 박막트랜지스터 액정표시소자의 제조방법
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR20020027902A (ko) * 2000-10-06 2002-04-15 구본준, 론 위라하디락사 박막 트랜지스터 제조방법
KR20020057241A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 폴리실리콘 박막 트랜지스터 액정표시소자 제조방법

Also Published As

Publication number Publication date
US20050094041A1 (en) 2005-05-05
KR20050042596A (ko) 2005-05-10
US7643101B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
US7428026B2 (en) Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line
US6599783B2 (en) Method of fabricating a thin film including a protective layer as a mask
US5605847A (en) Process for fabricating a TFT by selectively oxidizing or nitriding a light shielding layer
JPH10189998A (ja) 表示用薄膜半導体装置及びその製造方法
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
KR20020091898A (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
KR100652216B1 (ko) 폴리실리콘 액정표시소자 제조 방법
JP2005260168A (ja) トランジスタを備えた装置およびその製造方法
KR100908850B1 (ko) 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR100498629B1 (ko) 액정표시장치의제조방법
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
KR20040058714A (ko) 액정 표시 장치의 박막 트랜지스터 제조 방법
KR100955380B1 (ko) 폴리실리콘 액정표시소자 제조방법
KR100631019B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20040059158A (ko) 액정 표시 장치의 박막 트랜지스터 제조 방법
KR20040019609A (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR20040058699A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JPH07131021A (ja) 半導体装置およびその作製方法
KR20030029699A (ko) 박막트랜지스터 및 그 제조방법
KR101186515B1 (ko) 폴리 실리콘 액정표시소자의 구조 및 그 제조방법
KR101258080B1 (ko) 액정표시소자 및 그 제조방법
KR20050021096A (ko) 액정표시소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 14