KR100386235B1 - 액정표시판넬제조방법 - Google Patents

Abstract

본 발명은 액정표시판넬의 제작방법에 관한 것으로, 종래의 액정표시판넬은 수소화 처리를 할 경우 수소레디컬(H radical)이 게이트절연막을 통하여 측면확산(Lateral Diffusion)이 일어난 다음 체널부위로 들어가기 때문에 수소화 시간이 많이 걸린다. 따라서 수소화 공정시 디바이스가 손상을 입을 가능성이 커지며, 실제 제품제작시 제품에 이상이 발생하는 문제점이 있고, 또한 채널길이가 커질수록 수소화 시간이 더욱 길어지게 되어 디바이스의 손상 가능성은 점점 증가하게 되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 소자제작시 채널부위에 형성되는 게이트전극을 고농도(n⁺) 도핑된 다결정실리콘만으로 형성하여 수소화 처리시 수소레디컬의 확산경로가 수직으로 이루어지도록 함으로써, 짧은 시간에 수소화 처리가 이루어지도록 하여 디바이스의 손상을 방지토록 하는 액정표시판넬의 제조방법을 제공하는 것이다.

Description

액정표시판넬 제조방법

본 발명은 다결정 실리콘 박막트랜지스터(Poly-Si TFT)를 이용한 액티브 매트릭스형 액정표시판넬 제작에 관한 것으로, 특히 다결정 실리콘 박막트랜지스터의 수소화 공정을 효과적으로 수행할 수 있도록 하는 액정표시판넬 제조방법에 관한 것이다.

제 1 도는 종래 액정표시판넬의 화소부를 나타낸 것으로, (가)는 화소부의 평면도이고, (나)는 화소부의 회로구성도를 나타낸 것이며, 제 2 도는 종래 액정표시판넬의 다결정 실리콘소자의 단면(A-A')도로서 이에 도시된 바와같이 절연기판(1)상에 양측에 소오스/드레인영역(6)이 형성된 다결성실리콘층(2)이 형성되고, 상기 다결정실리콘층(2)위에 콘택홀이 형성된 게이트절연막(3)이 형성되며, 상기 게이트절연막(3)중앙에 제1게이트전극(4)과 제2게이트전극(5)이 차례로 형성되고, 상기 제2게이트전극(5)위에 콘택홀이 형성된 층간절연막(7)이 형성되며, 상기 층간절연막(7)위에 상기 콘택홀을 통해 상기 소오스/드레인영역(6)과 각기 접촉되는 픽셀전극(9)및 소오스/드레인전극(10)이 형성되어 구성되는 것으로, 이의 제조방법을 제 3 도 및 제 4 도를 참조하여 상세히 설명하면 다음과 같다.

제 3 도의 (가) 내지 (바)는 종래 액정표시판넬의 제조공정도로서, 제 3 도의 (가)에 도시된 바와같이 유리나 석영과 같은 투명한 절연기판(1)상에 다결정실리콘(Poly-Si)을 증착한 후 섬(lsland)모양으로 패터닝하여 활성층으로 사용되는 다결정실리콘층(2)을 형성하고, 그 다결정실리콘층(2)위에 게이트절연막(3)과 제1게이트전극용 및 제2게이트전극용 금속층(4') (5')을 차례로 증착한다.

이때 상기 제1게이트전극용 금속층(4')으로 불순물이 고농도(n⁺)로 도핑된 폴리실리콘(Poly-Si)이 사용되고, 제2게이트전극용 금속층(5')은 MoSix, WSix와 같은 실리사이드(Silicide)계 금속이 사용된다.

이후, 제 3 도의 (나)에 도시된 바와같이 게이트영역을 정의한 후 상기 금속층(5')위에 감광막(PR)을 도포한 다음 게이트전극 페턴용 마스크를 사용하여 상기 감광막(PR)을 패터닝하고, 그 감광막(PR)을 마스크로 사용하는 에칭공정을 통해 상기 금속층(5'), (4')을 에칭하여 제1게이트전극(4)과 제2게이트전극(5)을 형성한다.

다음으로, 제 3 도의 (다)와같이 상기의 소자에 n⁺혹은 p⁺도펀트(Dopant)를 주입하여 상기 다결정실리콘층(2)내에 소오스/드레인영역(6)을 형성한 다음 상기 감광막(PR)을 제거하고, 이후 주입된 도펀트(Dopant)를 활성화시키기 위하여 반응로(Furnace)에서 열처리한다.

그런다음 제 3 도의 (라)에 도시된 바와같이, 상기 게이트전극(5)이 형성된전체표면 위에 층간절연막(7)을 도포한 후 상기 소오스/드레인영역(6)이 노출되도록 상기 층간절연막(7)과 게이트절연막(3)을 식각하여 콘택홀(8)을 형성한다.

이후 제 3 도의 (마)에 도시된 바와같이 상기 층간절연막(7)위에 투명전극물질인 ITO를 증착한후 패터닝하여 상기 콘택홀(8)을 통해 상기 소오스/드레인영역(6)과 접촉되는 픽셀전극(9)을 형성하고, 그 다음에 제 3 도의 (바)와 같이 상기 층간절연막(7)위에 금속층을 증착한후 패터닝하여 상기 콘택홀(8)을 통해 상기 소오스/드레인영역(6)과 접촉되는 소오스/드레인전극(10)을 형성한다.

이후, 반응로(Furnace)를 사용하여 금속어로잉(Metal Alloying)처리를 한 다음 디바이스 특성을 향상시키기 위하여 수소화 처리를 한다.

이때, 수소의 확산경로는 제 4 도에서 보는 바와같이 게이트전극물질중 실리사이드계 물질 때문에 수소레디컬(H racical)은 게이트절연막(3)을 통하여 측면 확산(Lateral Diffusion)에 의하여 박막트랜지스터의 채널부분으로 들어가게 된다.

그러나 상기와 같이 제조되는 액정표시판넬은 수소화 처리를 할 경우 수소레디컬(H radical)이 게이트절연막을 통하여 측면확산(Lateral Diffusion)이 일어난 다음 체널부위로 들어가기 때문에 수소화 시간이 많이 걸린다.

따라서 수소화 공정시 디바이스가 손상을 입을 가능성이 커지며, 실제 제품제작시 제품에 이상이 발생하는 문제점이 있고, 또한 채널길이가 커질수록 수소화 시간이 더욱 길어지게 되어 디바이스의 손상 가능성은 점점 증가하게 되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여, 소자제작시 채널부위에 형성되는 게이트전극을 고농도(n⁺) 도핑된 다결정실리콘만으로 형성하여 수소화 처리시 수소레디컬의 확산경로가 수직으로 이루어지도록 함으로써, 짧은 시간에 수소화 처리가 이루어지도록 하여 디바이스의 손상을 방지토록 하는 액정표시판넬의 제조방법을 제공하는 것이다.

본 발명은 기판위에 다결정실리콘층패턴을 형성하는 공정과, 상기 다결정실리콘층위에 게이트절연막과 고농도로 도핑된 다결정실리콘및 실리사이드계의 2층으로 된 게이트전극을 차례로 형성하는 공정과, 상기 게이트전극을 패터닝하는 공정과, 상기 다결정실리콘층에 도펀트를 주입하여 소오스/드레인영역을 형성하는 공정과, 상기 다결정실리콘층을 열처리하여 도펀트를 활성화시키는 공정과, 상기 실리사이드계의 게이트전극을 제거하는 공정과 층간절연막을 형성하는 공정과, 상기 소오스/드레인영역이 노출되도록 콘택홀을 형성하는 공정과, 상기 드레인측에 픽셀전극을 형성하는 공정과, 소오스측에 소오스/드레인전극을 형성하는 공정으로 이루어지도록 구성한 것으로, 이를 첨부한 도면을 실시예로 하여 상세히 설명하면 다음과 같다.

제 5 도는 본 발명에 대한 액정표시판넬의 화소부를 나타낸 것으로, 제 5 도의 (가)는 화소부의 평면도이고, 제 5 도의 (나)는 화소부의 회로구성도를 나타낸 것이며, 제 6 도는 본 발명 액정표시판넬의 다결정 실리콘 박막트랜지스터의 단면(A-A")구조도로서, 이에 도시한 바와같이 절연기판(11)상에 양측에 소오스/드레인영역(16)이 형성된 다결정실리콘층(12)이 형성되고, 상기 다결정실리콘층(12)위에 콘택홀이 형성된 게이트절연막(13)이 형성되며, 상기 게이트절연막(13)위에 게이트전극(14)이 형성되며, 상기 게이트전극(14)위에 콘택홀이 형성된 층간절연막(17)이 형성되며, 상기 층간절연막(17)위에 상기 콘택홀을 통해 상기 소오스/드레인영역(16)과 접촉되는 픽셀전극(19)및 소오스/드레인전극(20)이 형성되어 구성된 것으로, 이의 제조방법을 첨부한 제 7 도를 참조하여 설명하면 다음과 같다.

제 7 도의 (가) 내지 (사)는 본 발명 액정표시판넬의 제조공정도로서, 제 7 도의 (가)에 도시된 바와같이 유리나 석영과 같은 투명한 절연기판(11)상에 다결정실리콘(Poly-Si)을 증착한 후 섬(lsland)모양으로 패터닝하여 활성층으로 사용되는 다결정실리콘층(12)을 형성하고, 그 다결정실리콘층(12)위에 게이트절연막(13)과 제1, 제2게이트전극용 금속층(14')(15')을 차례로 증착한다.

이때, 상기 게이트전극용 금속층(14', 15')으로는 게이트라인의 저항을 줄이기위하여 먼저 불순물이 고농도(n⁺)로 도핑된 다결정실리콘(14')을 형성한 다음 그 위에 WSix 나 MoSix와 같은 실리사이드(Silicide)계 물질(15')을 증착하여 사용한다.

이후, 제 7 도의 (나)에 도시된 바와같이 게이트영역을 정의한 후 상기 제2게이트전극용 금속층(15')위에 감광막(PR)을 도포한 다음 게이트전극 패턴용 마스크를 사용하여 상기 감광막(PR)을 패터닝하고, 그 감광막(PR)을 마스크로 사용하는에칭 공정을 통해 상기 제1,제2게이트전극용 금속층(14')(15')을 에칭하여 제1,제2게이트전극(14)(15)을 형성한다.

이때, 상기 감광막(PR)형성은 나중에 상기 제2게이트전극(15)을 제거하기 위해 제 9 도와 같은 형태로 형성한다.

다음으로, 제 7 도의 (다)와같이 상기의 소자에 상기 감광막(PR)을 마스크로 사용하여 n⁺혹은 p⁺도펀트(Dopant)를 주입하여 상기 다결정실리콘층(12)내에 소오스/드레인영역(16)을 형성한 다음 상기 감광막(PR)을 제거하고, 이후 반응로(Furnace)에서 열처리공정을 수행하여 주입된 도펀트(Dopant)를 활성화시킨다.

그런다음 제 7 도의 (라)에 도시된 바와같이, 포토공정 및 에칭공정으로 박막트렌지스터 부분의 게이트전극(14)(15)중 실리사이드계의 제2게이트전극(15)을 제거한다.

이와같은 공정을 수행하면 박막트랜지스터의 채널을 형성하는 부분의 게이트전극은 불순물이 고농도(n⁺)로 도핑된 다결정실리콘만으로 형성되고 게이트라인부분은 불순물이 고농도(n⁺)로 도핑된 다결정실리콘과 실리사이드계 물질로 구성되게 된다.

이후, 제 7 도의 (마)와 같이 상기 제1게이트전극(14)이 형성된 전체표면 위에 층간절연막(17)을 증착한 다음 상기 다결정실리콘층(12)의 소오스/드레인영역(16)이 노출되도록 콘택홀(18)을 형성한다.

다음으로, 제 7 도의 (바)와 같이 상기 층간절연막(17)위에 투명물질인 ITO를 증착한 다음 패터닝하여 상기 콘택홀(18)을 통해 상기 소오스/드레인영역(16)과 접촉되는 픽셀전극(19)을 형성하고, 그 다음에 제 7 도의 (사)와 같이 상기의 소자위에 데이타라인으로 사용할 금속층을 증착한후 패터닝하여 콘택홀(18)을 통해 상기 소오스/드레인영역(16)과 접촉되는 소오스/드레인전극(20)을 형성한다.

이후, 반응로를 사용하여 금속어로잉(Metal Alloying)처리를 한 다음 수소화 처리를 PECVD, ECR 등의 장비를 사용하여 행하게 된다.

이와같은 방법으로 디바이스를 제작한 후 수소화 처리를 행할 경우 수소 레디컬(H radical)은 제 8 도에 나타낸 바와같이 수직으로 확산이 일어나 다결정실리콘층(12)에 도달된다.

이상에서 설명한 바와같은 공정을 통해 액정표시판넬을 제작할 경우 디바이스의 채널부위에 형성되는 게이트전극은 고농도(n⁺)로 도핑된 다결정실리콘만으로 이루어진다. 따라서 수소화 처리시 수소 레디컬의 확산경로는 수직으로 이루어지며, 이로인해 짧은 시간에 수소화 처리를 완료할수 있게 되어 디바이스가 손상을 입을 가능성이 크게 줄어들며, 공정시간도 크게 단축할 수 있다.

제 1 도는 종래 액정표시판넬의 화소부를 나타낸 것으로,

(가)는 화소부의 평면도.

(나)는 화소부의 회로구성도.

제 2 도는 제 1 도에 따른 다결정실리콘 박막트랜지스터의 단면(A-A)구성도.

제 3 도의 (가) 내지 (바)는 제 2 도에 따른 제조공정도.

제 4 도는 제 3 도에 따른 수소화 처리시의 수소(H)레디칼의 확산경로도.

제 5 도는 본 발명 액정표시판넬의 화소부를 나타낸 것으로,

(가)는 화소부의 평면도.

(나)는 화소부의 회로구성도.

제 6 도는 제 5 도에 따른 다결정실리콘 박막트랜지스터의 단면(A-A")구성도.

제 7 도의 (가) 내지 (사)는 제 6 도에 따른 제조공정도.

제 8 도는 제 7 도에 따른 수소화 처리시의 수소(H)레디칼의 확산경로도.

제 9 도는 제 7 도에 있어 감광막의 패턴도.

***** 도면의 주요부분에 대한 부호의 설명 *****

11 : 절연기판 12 : 다결정실리콘층

13 : 게이트절연막 14 : 제1게이트전극

15 : 제2게이트전극 16 : 소오스/드레인영역

17 : 층간절연막 18 : 콘택홀

19 : 픽셀전극 20 : 소오스/드레인전극

Claims (1)

1. 기판의 상부일부에 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층이 형성된 기판의 상부전면에 게이트산화막을 증착하는 공정과, 상기 다결정실리콘층의 중앙상부측 및 그 방향으로 연장된 기판의 상부측 게이트산화막 상에 고농도 불순물 이온이 주입된 다결정실리콘 게이트전극을 형성하는 공정과, 상기 게이트전극의 상부전면에 실리사이드를 형성하는 공정과, 상기 다결정실리콘 게이트전극의 측면하부에 위치하는 다결정실리콘층에 불순물을 이온주입하고, 열처리하여 소오스 및 드레인 영역을 형성하는 공정과, 상기 게이트전극의 상부전면에 형성된 실리사이드 중 다결정실리콘등의 상부층에 위치하는 실리사이드를 선택적으로 제거하는 공정과, 상기 구조의 상부젼면에 층간절연막을 형성하는 공정과, 상기 층간졀연막과 게이트산화막에 접속창을 형성하여 상기 드레인과 소오스 영역의 일부를 노출시키는 공정과, 상기 접속창을 통해 드레인 영역에 연결되는 픽셀전극을 형성함과 아울러 상기 소오스 영역에 연결되는 소오스전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 액정표시판넬 제조방법.