KR100226857B1

KR100226857B1 - 액정표시장치의 제조방법

Info

Publication number: KR100226857B1
Application number: KR1019960020812A
Authority: KR
Inventors: 김홍규
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1996-06-11
Filing date: 1996-06-11
Publication date: 1999-10-15
Also published as: KR980003733A

Abstract

액정표시장치에 관한 것으로써, 메탈라인의 스텝 커버리지 문제를 해결하기 위하여 안출한 것으로, 투명절연기판에 반도체층을 형성하는 단계와, 상기 반도체층상에 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 섬 모양으로 제1도전층과 제2도전층을 형성하는 단계와, 상기 반도체층에 소오스/드레인 영역을 형성하는 단계와, 전면에 제1층간 절연막을 형성한 후 소오스 영역상에 제1콘택홀을 형성하는 단계와, 상기 제1콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제2층간 절연막을 형성한 후 제2콘택홀을 형성하는 단계와, 상기 제2콘택홀상에 화소전극 물질을 증착하여 스토리지 커패시터가 형성되는 부분의 일부에는 화소전극 물질이 남아 있지 않도록 패터닝 하는 단계와, 전면에 보호막을 형성한 후 제3콘택홀을 형성하는 단계와, 상기 제3콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝 하는 단계를 포함하여 이루어지는 액정표시장치의 제조방법은 메탈라인의 스텝 커버리지 문제를 해결하여 생산수율을 높이는 효과가 있다.

Description

액정표시장치의 제조방법

제1도는 일반적인 액정표시장치의 회로구성도.

제2도는 종래의 액정표시장치의 화소(Pixel)부의 레이아웃도.

제3a도내지 제3i도는 제2도의 A-A'선에 따른 액정표시장치의 제조 공정도.

제4도는 본 발명의 액정표시장치의 화소부의 레이아웃도.

제5a도 내지 제5f도 및 제5g도는 제4도의 A-A'선에 따른 액정표시장치의 제조 공정도. f',h 및 i는 제4도의 B-B'선에 따른 액정표시장치의 제조 공정도. h',i')은 제4도의 C-C'선에 따른 액정표시장치의 제조 공정도이다.

도면의 주요부분에 대한 부호의 설명

40 : 투명절연기판 41 : 반도체층

42 : 포토레지스트 43 : 게이트 절연막

44 : 제1도전층 44' : 제2도전층

45 : 제1층간 절연막 46 : 제1콘택홀

47 : 메탈 전극 48 : 제2층간 절연막

49 : 제2콘택홀 50 : 화소전극

51 : 보호막 52 : 블랙 매트릭스

53 : 제3콘택홀

본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 게이트 전극을 섬(Island) 모양으로 패터닝 하는 액정표시장치의 제조방법에 관한 것이다.

일반적으로 액정표시장치는 제1도에 도시한 바와 같이 박막트랜지스터(TFT)의 게이트에 게이트 라인이 연결되고, 드레인에는 데이타 라인이 연결되며 공통전극을 갖는 스토리 커패시터와 액정 크리스탈 커패시터가 병렬로 연결되어 상기 박막트랜지스터의 소오스에 연결되어 있는 구조가 복수개 있다.

이와 같이 구성된 액정표시장치는 게이트에 신호전압이 인가되면 박막트랜지스터가 턴은되며 이 시간 동안에 화상에 관한 정보를 가진 데이타 전압이 박막트랜지스터를 통과함에 따라 액정이 인가되어서 액정표시장치가 구동된다.

이때 커패시터인 액정에 충전된 총 전하량은 게이트가 턴온프되어 다음 신호가 들어올때까지 유지된다.

이하 첨부된 도면을 참고하여 종래의 액정표시장치의 제조방법에 대하여 설명하면 다음과 같다.

제2도는 종래의 액정표시장치의 화소(Pixel)부의 레이아웃도이고, 제3a도 내지 i도는 제2도의 A-A'선에 따른 제조 공정도이다.

먼저, 유리나 수정(Quartz)등의 투명절연기판(1)상에 제3a도에서와 같이 다결정 실리콘을 증착하여 반도체층(2)을 형성한다.

이어, 제3b도에서와 같이, 상기 투명절연기판(1)의 전면(全面)에 포토레지스트(3)를 도포한후 스토리지 커패시터(Storrage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토레지스트(3)가 제거되도록 패터닝한다.

그리고, 상기 포토레지스트(3)를 마스크로 하여 P 또는 B이온을 주입한다.

여기서 화소구동용 TFT로 N채널 디바이스를 사용할 경우 P(Phosphorus)를, P채널 디바이스를 사용할 경우 B(Boron)를 이온주입시킨다.

이어, 제3c도에서와 같이, 상기 공정에서 마스크로 이용하였던 포토레지스트(3)를 제거하고, 상기 반도체층(2)상에 게이트 절연을 위한 게이트 절연막(4)을 형성한다.

그리고 상기 게이트 절연막(4)상에 불순물이 함유된 다결정 실리콘과 WSix, MOSix 등의 실리사이드층을 차례로 증착하고, 채널영역과 스토리지 커패시터가 형성될 부분에만 남도록 패터닝 하여 케이트 전극라인(5)과 스토리지 커패시터의 상부전극(5')을 정의한다.

그리고 제3d도에서와 같이, 상기 게이트 전극(5)과 상기 스토리지 커패시터의 상부전극(5')을 마스크로 하여 P(Phosphorus) 또는 B(Boron)를 이온 주입하고 열처리 공정으로 주입되어진 불순물을 활성화시켜 박막트랜지스터(TFT)의 소오스/드레인 영역을 정의한다.

이어, 제3e도에서와 같이 투명절연기판(1)의 전면에 층간절연을 위한 제1층간 절연막(6)을 증착한 후 데이타 버스라인으로 이용될 메탈전극을 형성하기 위하여 소오스영역상의 게이트 절연막(4)과 제1층간 절연막(6)을 식각하여 제1콘택홀(7)을 형성한다. 그리고 제3f도에서와 같이, 상기 제1콘택홀(7)상에 금속(8)을 증착하고 패터닝 한다.

이어, 제3g도에서와 같이 투명절연기판(1)의 전면에 제2층간 절연막(9)을 형성하고 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(4)과 제1,2층간 절연막(6)(9)을 식각하여 제2콘택홀(10)을 형성한다.

그리고 제3h도에서와 같이, 상기 제2콘택홀(10)과 화소영역상에 ITO(Indium Tin Oxide)등의 투명물질을 증착하고 패터닝 하여 화소전극(11)을 형성하고 전면에 보호막(12)을 형성한다.

이어 제3i도에서와 같이, 박막트랜지스터(TFT) 영역으로 통과하는 빛을 차단시키기 위하여 블랙 매트릭스 물질(13)을 증착한후 패터닝 하여 액정표시장치의 하부패널을 완성한다.

그러나, 상기와 같은 종래의 액정표시장치에 있어서 다음과 같은 문제점이 발생한다.

첫째, 메탈라인이 게이트전극 라인을 수직으로 지나기 때문에 두 라인이 서로 만나는 부분에서 메탈의 두께가 얇아져 메탈라인의 단선 가능성이 높아지는 스탭 커버리지(Step Coverage)문제가 있다.

둘째, 게이트 전극라인으로 불순물이 함유된 다결정 실리콘위에 WSix, MOSix 등의 실리사이드계 물질을 증착하여 사용하는데 이와 같이 전극라인을 형성하기가 어려울 뿐만 아니라, 라인의 저항도 크게 되는 문제가 있다.

셋째, 다결정 실리콘 박막트랜지스터의 특성을 향상시키기 위한 수소화 공정은 주로 보호막 형성전에 하는데 게이트 전극물질이 WSix, MOSix 등의 실리사이드계 물질이기 때문에 수소화시 수소 라디칼(Radical)이 수직으로 들어가지 못하고 게이트 절연막을 통한 측면 확산(Lateral Diffusion)에 의해 수소화가 이루어지는 문제가 있다.

본 발명은 상기와 같은 종래의 액정표시장치의 문제점을 해결하기 위하여 안출한 것으로써 본발명의 목적은 게이트 전극을 섬(Island) 모양으로 패터닝하여 데이타 라인으로 사용되는 메탈라인의 스텝 커버리지(Step Coverage) 문제를 해결하기 위한 액정표시장치의 제조방법을 제공함에 있다.

본 발명의 다른 목적은 게이트 전극물질을 메탈(Metal)계 물질로 사용하여 게이트 전극라인의 형성을 용이하게 하고, 게이트 전극라인의 저항문제를 해결하기 위한 액정표시장치의 제조방법을 제공함에 있다.

본 발명의 또 다른 목적은 수소화 공정을 용이하게 하기 위한 액정표시장치의 제조방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법의 특징은 투명절연 기판에 반도체층을 형성하는 단계와, 상기 반도체층상에 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 섬 모양으로 제1도전층과 제2도전층을 형성하는 단계와, 상기 반도체층에 소오스/드레인 영역을 형성하는 단계와, 전면에 제1층간 절연막을 형성한 후 소오스 영역상에 제1콘택홀을 형성하는 단계와, 상기 제1콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제2층간 절연막을 형성한 후 제2콘택홀을 형성하는 단계와, 상기 제2콘택홀상에 화소전극 물질을 증착하여 스토리지 커패시터가 형성되는 부분의 일부에는 화소전극 물질이 남아 있지 않도록 패터닝하는 단계와, 전면에 보호막을 형성한 후 제3콘택홀을 형성하는 단계와 상기 제3콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝 하는 단계를 포함하여 이루어짐에 있다.

이하, 첨부도면을 참고하여 본 발명의 액정표시장치의 제조방법에 대하여 상세히 설명하면 다음과 같다.

우선, 본 발명의 액정표시장치의 회로구성도는 제1도와 동일하게 제4도는 본 발명의 액정표시장치의 레이아읏도이고, 제5a도 내지 f도 및 g도는 제4도의 A-A'선에 따른 제조 공정도이고, f',h도 및 i도는 제4도의 B-B'선에 따른 제조 공정도이고, h'도와 i'도는 제4도의 C-C'선에 따른 제조 공정도이다.

먼저 제5a도에서와 같이, 유리 또는 수정(Quartz)과 같은 투명절연기판(40)상에 반도체층(41)을 형성하고 섬(Island) 모양으로 패터닝 한다.

그리고 상기 투명절연기판(40)의 전면에 포토레지스트(42)를 증착한 후 스토리지 커패시터(Storage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토레지스트(42)를 제거하고 상기 포토레지스트(42)를 마스크로 하여 P(Phosphorus) 또는 B(Boron)등의 불순물을 이온주입한다.

이어 제5b도에서와 같이 상기 단계에서 마스크로 이용되었던 포토레지스트(42)를 제거하고, 상기 반도체층(41)상에 게이트 절연을 위한 게이트 절연막(43)을 형성한다.

그리고 상기 게이트 절연막(43)상에 게이트 전극형성 물질로 불순물(P 또는 B)이 함유된 다결정 실리콘을 증착한 후 패터닝 하여 제1도전층(44)과 제2도전층(44')을 정의한다.

이때 제1도전층(44)의 모양은 섬(Island) 모양으로 패터닝 한다.

또, 제1도전층은 게이트 전극(44)이고, 제2도전층은 스토리지 커패시터의 상부전극(44')이다.

이어, 상기 반도체층(41)에 박막트랜지스터(TFT)의 소오스/드레인 영역을 정의하기 위하여 불순물(P 또는 B)을 이온주입 시킨후 열처리 하여 주입된 불순물을 활성화 시킨다.

그리고 제5c도에서와 같이, 투명절연기판(40)의 전면에 층간절연을 위한 제1층간 절연막(45)을 증착한 후 데이타 버스라인으로 이용될 메탈전극을 형성하기 위하여 소오스 영역상의 게이트 절연막(43) 및 제1층간 절연막을 식각하여 제1콘택홀(46)을 형성한다.

이어, 제5d도에서와 같이, 상기 제1콘택홀(46)상에 메탈을 증착하고 패터닝 하여 메탈전극(47)을 정의한다.

그리고 제5e도에서와 같이, 전면에 제2층간 절연막(48)을 형성한 후 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(43) 및 제1,2층간 절연막(45)(48)을 식각하여 제2콘택홀(49)을 형성한다.

이어 제5f도 및 f'도에서와 같이, 상기 제2콘택홀(49) 및 화소영역상에 ITO(Indium Tin Oxide)등의 투명물질을 증착하고 패터닝 하여 화소전극(50)을 형성한다.

이때, 스토리지 커패시터가 형성되는 부분의 일부에는 화소전극물질(50)이 남지 않도록 패터닝 한다.

그리고 제5g도에서와 같이 전면에 보호막(51)을 형성한다.

이어, 제5h도 및 h'도에서와 같이 상기 제1도전층(44)과 제2도전층(44')위의 일부분에 상기 보호막(51) 및 제1,2층간 절연막(45)(48)을 제거하여 제3콘택홀(53)을 형성한다.

그리고, 제5i도 및 i'도에서와 같이 블랙 매트릭스 물질(52)을 증착한 후 패터닝 하여 액정표시장치의 하부패널을 완성한다.

이때, 블랙 매트릭스 물질은 Cr, WSix, TiW등의 메탈계 물질을 사용한다.

상기와 같은 제조공정에 따른 액정표시장치는 게이트 전극(44)을 블랙 매트릭스 물질(52)로 서로 연결되어 게이트 라인으로 될 수 있으며, 스토리지 커패시터의 상부전극(44')은 블랙 매트릭스 물질에 의해 연결되어 공통전극라인(Common Electrode Line)으로 사용이 가능해진다.

따라서 본 발명에 따른 액정표시장치는 다음과 같은 효과가 있다.

첫째, 게이트 전극을 섬 모양으로 패터닝 하여 메탈라인이 게이트 전극라인위로 지나지 않게 되어 메탈라인의 스텝 커버리지 문제를 해결할 수 있으므로 생산수율을 증가시킬 수 있다.

둘째, 게이트 전극라인으로 메탈계 물질을 사용하기 때문에 게이트 전극라인의 형성이 용이할 뿐 아니라 저항문제도 해결할 수 있어 고화질의 액정표시장치의 제작이 가능하다.

셋째, 수소화 공정시 게이트 전극으로 사용되는 다결정 실리콘을 통하여 수소 라디칼(Radical)이 수직으로 반도체층에 들어갈 수 있기 때문에 수소화가 매우 용이하여 우수한 성능의 액정표시장치의 제작이 가능하다.

Claims

투명절연기판에 반도체층을 형성하는 단계와, 상기 반도체층상에 이온을 주입하고 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막상에 섬모양으로 제1도전층과 제2도전층을 형성하는 단계와, 상기 반도체층에 소오스/드레인 영역을 형성하는 단계와, 전면에 제1층간 절연막을 형성한 후 소오스 영역상에 제1콘택홀을 형성하는 단계와, 상기 제1콘택홀상에 메탈전극을 형성하는 단계와, 전면에 제2층간절연막을 형성한 후 제2콘택홀을 형성하는 단계와, 상기 제2콘택홀상에 화소전극 물질을 증착하여 스토리지 커패시터가 형성되는 부분의 일부에는 화소전극 물질이 남아 있지 않도록 패터닝하는 단계와, 전면에 보호막을 형성한 후 제3콘택홀을 형성하는 단계와, 상기 제3콘택홀에 블랙 매트릭스 물질을 증착하여 패터닝하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.
제1항에 있어서, 제1도전층은 게이트 전극이고, 제2도전층은 스토리지 커패시터의 상부 전극이 됨을 특징으로 하는 액정표시장치의 제조방법.
제1항에 있어서, 제1전도층은 블랙 매트릭스 물질로 서로 연결되어 게이트 라인으로 됨을 특징으로 하는 액정표시장치의 제조방법.
제1항 또는 제3항에 있어서, 상기 블랙 매트릭스 물질은 Cr, Wsix, Tix등의 메탈계 물질을 사용함을 특징으로 하는 액정표시장치의 제조방법.