KR19980021018A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR19980021018A
KR19980021018A KR1019960039742A KR19960039742A KR19980021018A KR 19980021018 A KR19980021018 A KR 19980021018A KR 1019960039742 A KR1019960039742 A KR 1019960039742A KR 19960039742 A KR19960039742 A KR 19960039742A KR 19980021018 A KR19980021018 A KR 19980021018A
Authority
KR
South Korea
Prior art keywords
forming
gate
region
line
storage capacitor
Prior art date
Application number
KR1019960039742A
Other languages
English (en)
Other versions
KR100209623B1 (ko
Inventor
김홍규
배형균
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960039742A priority Critical patent/KR100209623B1/ko
Publication of KR19980021018A publication Critical patent/KR19980021018A/ko
Application granted granted Critical
Publication of KR100209623B1 publication Critical patent/KR100209623B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치의 구조 및 제조방법에 관한 것으로 개구율이 낮고 게이트 라인의 저항이 크며 수소화 공정시 시간이 많이 걸리는 문제점을 해결하기 위하여 스토리지 커패시터를 반도체층-게이트 절연막-공통전극 라인과 공통전극 라인-절연막-금속층으로 구성하여 스토리지 커패시터가 차지하는 면적을 줄이고, 박막트랜지스터의 게이트 전극과 스토리지 커패시터의 전극이 되는 공통전극 라인은 불순물이 함유된 다결정 실리콘으로 형성하고 게이트 전극을 제외한 게이트 라인은 일반 메탈계 물질로 형성하며 스토리지 커패시터의 전극이 되는 금속층은 게이트 라인 또는 데이터 라인과 동일한 물질로 형성하고, 공통전극 라인을 데이터 라인 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성하며, 게이트 전극과 게이트 라인은 서로 다른 물질로 형성되며 일체형으로 형성되지 않고 콘택홀을 통해 연결되도록 형성하여 개구율이 향상되고 게이트 라인의 저항이 낮으며 수소화 공정이 용이한 고화질을 갖는 액정표시장치의 제작이 가능할 수 있도록 한 것이다.

Description

액정표시장치 및 그 제조방법
본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치의 구조 및 제조방법에 관한 것이다.
일반적으로 액정표시장치는 박막트랜지스터와 화소전극이 배열되어 있는 하판과, 색상을 나타내기 위한 칼라필터 및 공통전극으로 구성된 상판과, 그리고 이 두 유리기판 사이에 채워져 있는 액정으로 구성되어 있으며 두 유리기판의 양쪽면에는 가시광선(자연광)을 선편광 시켜주는 편광판이 각각 부착되어 있다.
이와 같이 구성된 액정표시장치의 회로적인 구성은 도 1과 같다.
도 1에 도시된 바와 같이 스위칭 소자인 박막트랜지스터와, 상하판전극 사이에 액정의 존재로 인하여 형성되는 액정 커패시터 및 저장 커패시터와, 게이트 신호라인 및 데이터 신호라인으로 표시된다.
게이트 신호라인에 신호전압이 인가되는 박막트랜지스터가 턴 온(trun on) 상태가 되고 이 시간 동안에 화상에 관한 정보를 가진 데이터 전압이 데이터 신호라인에 인가된다.
데이터 신호라인에 인가된 데이터 전압은 박막트랜지스터를 통과하여 액정 커패시터를 충전시키면 액정표시장치가 동작하게 된다.
이와 같은 회로적 구성을 갖는 종래기술에 따른 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 종래기술에 따른 액정표시장치의 하판을 보여주는 레이-아웃도이고, 도 3a 내지 3h 는 도 2의 A-A'선에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.
도 3a 에 도시된 바와 같이 유리 또는 석영 등의 투명기판(1)상에 다결정 실리콘 등의 반도체층(2)을 형성하고 패터닝하여 섬모양의 반도체층(2)을 형성한다.
이때, 반도체층(2)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 전극으로도 이용된다.
도 3b 에 도시된 바와 같이 전면에 감광막(3)을 도포하고 패터닝하여 스토리지 커패시터의 하부전극이 될 영역의 반도체층(2)을 노출시킨다.
그리고 감광막(3)을 마스크로 노출된 반도체층(2)을 불순물(P 또는 B)을 이온주입한다.
도 3c 에 도시된 바와 같이 감광막(3)을 제거하고 반도체층(2)을 포함한 기판(1) 전면에 게이트 절연막(4)을 형성한다.
그리고 게이트 절연막(4)을 포함한 기판(1) 전면에 게이트용 전극물질(불순물이 함유되어 있는 다결정 실리콘 또는 실리사이드계 물질)을 증착하고 패터닝하여 게이트 전극(게이트 라인)(5) 및 스토리지 커패시터의 상부전극(공통전극 라인)(5a)을 형성한다.
도 3d 에 도시된 바와 같이 게이트 전극(5)을 마스크로 반도체층(2)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.
도 3e 에 도시된 바와 같이 게이트 전극(5)을 포함한 기판(1) 전면에 제 1 층간 절연막(6)을 증착하고 게이트 절연막(4) 및 제 1 층간 절연막(6)을 선택적으로 제거하여 반도체층(2)의 소오스 영역이 노출되도록 제 1 콘택홀(7)을 형성한다.
도 3f 에 도시된 바와 같이 제 1 층간 절연막(6)을 포함한 기판(1) 전면에 금속을 증착하고 패터닝하여 제 1 콘택홀(7)을 통해 반도체층(2)과 연결되도록 데이터 라인(8)을 형성한다.
도 3g 에 도시된 바와 같이 데이터 라인(8)을 포함한 기판(1) 전면에 제 2 층간 절연막(9)을 증착하고 게이트 절연막(4) 및 제 1, 제 2 층간 절연막(6, 9)을 선택적으로 제거하여 반도체층(2)의 드레인 영역이 노출되도록 제 2 콘택홀(10)을 형성한다.
도 3h 에 도시된 바와 같이 제 2 층간 절연막(9)상에 ITO 와 같은 투명한 도전물질을 증착하고 패터닝하여 반도체층(2)과 연결되도록 화소 전극(11)을 형성한다.
그리고 화소 전극(11)을 포함한 기판(1) 전면에 보호막(12)을 형성한다.
종래기술에 따른 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.
첫째, 스토리지 커패시터가 반도체층-게이트 절연막-스토리지 커패시터의 상부전극(공통전극 라인)이 적층되어 구성되므로 스토리지 커패시터가 차지하는 면적이 커져서 개구율이 저하된다.
둘째, 게이트용 전극물질로써 불순물이 함유된 다결정 실리콘을 증착하여 사용하므로 저항이 너무 커서 고화질의 액정표시장치 제작의 응용이 거의 불가능하다.
셋째, 게이트용 전극물질로써 실리사이드계 물질(WSix, MoSix등)을 사용하는 경우 수소화 공정(다결정 실리콘 박막트랜지스터에서 디바이스의 성능을 향상시키기 위해 수소를 반도체층으로 넣어주는 공정)시에 수소이온이 게이트 전극을 통하여 채널 영역으로 들어가지 못하고 게이트 절연막을 통해 측면 확산(iasteral diffusion)이 되기 때문에 수소화 공정에 시간이 많이 걸리고 이로 인하여 디바이스의 성능이 저하될 수 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로 개구율을 크게 향상시킨 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 게이트 라인의 저항을 크게 낮춘 액정표시장치 및 그 제조방법을 제공하는데 있다.
도 1은 일반적인 액정표시장치의 회로도
도 2는 종래기술에 따른 액정표시장치의 레이아웃도
도 3a 내지 3h는 도 2의 A-A'선에 따른 액정표시장치의 제조공정을 보여주는 공정 단면도
도 4는 본 발명에 따른 액정표시장치의 레이아웃도
도 5a 내지 5j 는 도 4의 A-A' 및 B-B' 선에 따른 본 발명 제 1 실시예의 액정표시장치의 제조공정을 보여주는 공정단면도
도 6a 내지 6j는 도 4의 A-A' 및 B-B' 선에 따른 본 발명 제 2 실시예의 액정표시장치의 제조공정을 보여주는 공정단면도
*도면의 주요부분에 대한 부호의 설명*
20 : 기판21 : 반도체층
22 : 감광막23 : 게이트 절연막
24 : 게이트 전극25 : 공통전극 라인
26 : 절연막27 : 제 1 콘택홀
28 : 게이트 라인29 : 금속층
30 : 제 1 층간 절연막31 : 제 2 콘택홀
32 : 데이터 라인33 : 제 2 층간 절연막
34 : 제 3 콘택홀35 : 제 4 콘택홀
36 : 화소전극37 : 보호막
본 발명에 따른 액정표시장치 및 그 제조방법은 스토리지 커패시터를 반도체층-게이트 절연막-공통전극 라인과, 공통전극 라인-절연막-금속층으로 구성하여 스토리지 커패시터가 차지하는 면적을 줄이는데 그 특징이 있다.
본 발명의 다른 특징은 박막트랜지스터의 게이트 전극과 스토리지 커패시터의 전극이 되는 공통전극 라인은 불순물이 함유된 다결정 실리콘으로 형성하고 게이트 전극을 제외한 게이트 라인과, 스토리지 커패시터의 전극이 되는 금속층은 일반 메탈계 물질(A1, A1(1~2% Si), Cr 등)로 형성하는데 있다.
본 발명의 또 다른 특징은 박막트랜지스터의 게이트 전극과 스토리지 커패시터의 전극이 되는 공통전극 라인은 불순물이 함유된 다결정 실리콘으로 형성하고 게이트 전극을 제외한 게이트 라인은 일반 메탈계 물질(A1, A1(1~2% Si), Cr등)로 형성하며 스토리지 커패시터의 전극이 되는 금속층은 데이터 라인과 동일한 물질로 형성하는데 있다.
본 발명의 또 다른 특징은 공통전극 라인을 데이터 라인 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성하는데 있다.
본 발명의 또다른 특징은 게이트 전극과 게이트 라인은 서로 다른 물질로 형성되며 일체형으로 형성되지 않고 콘택홀을 통해 연결되는데 있다.
상기와 같은 본 발명에 따른 액정표시장치 및 그의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 액정표시장치의 레이아웃도이고 도 5a 내지 5j는 도 4의 A-A' 및 B- B'선에 따른 본 발명 제 1 실시예의 액정표시장치의 제조공정을 보여주는 공정단면도이며 도 6a 내지 6j는 도 4의 A-A' 및 B-B'선에 따른 본 발명 제 2 실시예의 액정표시장치의 제조공정을 보여주는 공정단면도이다.
도 4에 도시된 바와 같이 본 발명에 따른 액정표시장치의 구조는 일정한 간격으로 복수개의 게이트 라인(28)이 형성되고 게이트 라인(28)과 수직한 방향으로 일정한 간격을 갖는 복수개의 데이터 라인(32)이 형성된다.
그리고 게이트 라인(28)과 데이터 라인(32)이 형성된 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖는 복수개의 반도체층(21)이 섬모양으로 형성된다.
그리고 각 반도체층(21)의 소오스 영역과 드레인 영역 사이에서 각 게이트 라인(28)에 콘택되어 복수개의 게이트 전극(24)이 형성되고 각 반도체층(21)상에 데이터 라인(32)과 동일한 방향으로 복수개의 공통전극 라인(25)이 형성된다.
이때, 공통 전극 라인(25)은 데이터 라인(32) 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성되고 게이트 전극(24)과 동일한 물질로 형성된다.
그리고 각 화소영역의 공통전극 라인(25)상에 금속층(29)이 형성되고 금속층(29)과 드레인 영역에 콘택되어 각 화소영역에 화소전극(36)이 형성된다.
이때, 금속층(29)은 게이트 라인(28) 또는 데이터 라인(32) 중 어느 하나와 동일한 물질로 형성된다.
물론, 게이트 라인(28)과 데이터 라인(32)은 서로 다른 물질로 형성된다.
그리고 반도체층(21)과 공통전극 라인(25) 및 금속층(29)은 스토리지 커패시터의 전극으로 사용된다.
이와 같은 구성을 갖는 본 발명 제 1 실시예에 따른 액정표시장치의 제조방법을 설명하면 다음과 같다.
도 5a 에 도시된 바와 같이 유리 또는 석영 등의 투명한 절연성 기판(20)상에 다결정 실리콘 등의 반도체층(21)을 형성하고 패터닝하여 섬모양의 반도체층(21)을 형성한다.
이때, 반도체층(21)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 전극으로도 이용된다.
도 5b 에 도시된 바와 같이 전면에 감광막(22)을 증착하고 패터닝하여 스토리지 커패시터의 전극이 될 영역의 반도체층(21)을 노출시킨다.
그리고 감광막(22)을 마스크로 노출된 반도체층(21)에 불순물(P 또는 B)을 이온주입한다.
도 5c 에 도시된 바와 같이 감광막(22)을 제거하고 반도체층(21)을 포함한 기판(20) 전면에 게이트 절연막(23)을 형성한다.
그리고 게이트 절연막(23)을 포함한 기판(20) 전면에 제 1 게이트 전극물질을 증착하고 패터닝하여 게이트 전극(24) 및 스토리지 커패시터의 전극이 되는 공통전극라인(25)을 형성한다.
이때, 제 1 게이트 전극 물질은 불순물이 함유된 다결정 실리콘을 사용한다.
이와 같이 다결정 실리콘으로 게이트 전극(24)을 형성하는 이유는 수소화 공정(박막트랜지스터의 성능을 향상시키기 위해 수소를 반도체층(활성층)에 넣어주는 공정)을 용이하게 하기 위해서이다.
도 5d 에 도시된 바와 같이 게이트 전극(24)을 마이크로 반도체층(21)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.
도 5e 에 도시된 바와 같이 게이트 전극(24)을 포함한 기판(20) 전면에 절연막(26)을 약 600~1000Å의 두께로 증착하고 절연막(26)을 선택적으로 제거하여 게이트 전극(24)의 일부분이 노출되도록 제 1 콘택홀(27)을 형성한다.
이때, 절연막(26)은 SiO2또는 SiNx중 어느 하나로 형성한다.
그리고 절연막(26)의 증착은 CVD(Chemical Vapour Deposition) 장비를 사용한다.
도 5f 에 도시된 바와 같이 절연막(26)을 포함한 기판(20) 전면에 제 2 게이트 전극 물질을 형성하고 패터닝하여 제 1 콘택홀(27)을 통해 게이트 전극(24)과 연결되도록 게이트 라인(28)을 형성하고 스토리지 커패시터 형성영역의 공통전극 라인(25)상부에 금속층(29)을 형성한다.
이때, 제 2 게이트 전극물질은 A1, A1(1~2% Si), Cr 등과 같은 일반 메탈계 물질을 사용한다.
도 5g 에 도시된 바와 같이 게이트 라인(28)을 포함한 기판(20) 전면에 제 1 층간 절연막(30)을 형성하고 패터닝하여 반도체층(21)의 소오스 영역이 노출되도록 제 2 콘택홀(31)을 형성한다.
도 5h 에 도시된 바와 같이 제 1 층간 절연막(30)을 포함한 기판(20) 전면에 메탈을 형성하고 패터닝하여 제 2 콘택홀(31)을 통해 소오스 영역에 연결되도록 데이터 라인(32)을 형성한다.
도 5i 에 도시된 바와 같이 데이터 라인(32)을 포함한 기판(20) 전면에 제 2 층간 절연막(33)을 형성하고 패터닝하여 반도체층(21)의 드레인 영역과 금속층(29)의 일부분이 노출되도록 제 3, 제 4 콘택홀(34, 35)을 형성한다.
도 5j 에 도시된 바와 같이 제 2 층간 절연막(33)을 포함한 기판(20) 전면에 투명도 전층을 형성하고 패터닝하여 제 3 콘택홀(34)을 통해 반도체층(21)의 드레인 영역에 연결되고 제 4 콘택홀(35)을 통해 금속층(29)과 연결되도록 화소전극(36)을 형성한다.
그리고 화소전극(36)을 포함한 기판(20) 전면에 보호막(37)을 형성한다.
이와 같은 액정표시장치의 다른 실시예로서 본 발명 제 2 실시예에 따른 액정표시장치의 제조방법을 설명하면 다음과 같다.
도 6a 에 도시된 바와 같이 유리 또는 석영 등의 투명한 절연성 기판(20)상에 다결정 실리콘 등의 반도체층(21)을 형성하고 패터닝하여 섬모양의 반도체층(21)을 형성한다.
이때, 반도체층(21)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 전극으로도 이용된다.
도 6b 에 도시된 바와 같이 전면에 감광막(22)을 증착하고 패터닝하여 스토리지 커패시터의 전극이 될 영역의 반도체층(21)을 노출시킨다.
그리고 감광막(22)을 마스크로 노출된 반도체층(21)에 불순물(P 또는 B)을 이온주입한다.
도 6c 에 도시된 바와 같이 감광막(22)을 제거하고 반도체층(21)을 포함한 기판(20) 전면에 게이트 절연막(23)을 형성한다.
그리고 게이트 절연막(23)을 포함한 기판(20) 전면에 제 1 게이트 전극물질을 증착하고 패터닝하여 게이트 전극(24) 및 스토리지 커패시터의 전극이 되는 공통전극 라인(25)을 형성한다.
이때, 제 1 게이트 전극 물질은 불순물이 함유된 다결정 실리콘을 사용한다.
이와 같이 다결정 실리콘으로 게이트 전극(24)을 형성하는 이유는 수소화 공정(박막트랜지스터의 성능을 향상시키기 위해 수소를 반도체(활성층)에 넣어주는 공정)을 용이하게 하기 위해서이다.
도 6d 에 도시된 바와 같이 게이트 전극(24)을 마스크로 반도체층(21)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.
도 6e 에 도시된 바와 같이 게이트 전극(24)을 포함한 기판(20) 전면에 절연막(26)을 약 600~1000Å의 두께로 증착하고 패터닝하여 반도체층의 소오스 영역이 노출되도록 제 2 콘택홀(31)을 형성한다.
이때, 절연막(26)은 SiO2또는 SiNx중 어느 하나로 형성한다.
그리고 절연막(26)의 증착은 CVD(Chemical Vapour Deposition) 장비를 사용한다.
도 6f 에 도시된 바와 같이 절연막(26)을 포함한 기판(20) 전면에 메탈을 형성하고 패터닝하여 제 2 콘택홀(31)을 통해 소오스 영역에 연결되도록 데이터 라인(32)을 형성하고 스토리지 커패시터 형성영역의 공통전극 라인(25) 상부에 금속층(29)을 형성한다.
도 6g 에 도시된 바와 같이 데이터 라인(32)을 포함한 기판(20) 전면에 제 1 층간 절연막(30)을 형성하고 패터닝하여 게이트 전극(24)의 일부분이 노출되도록 제 1 콘택홀(27)을 형성한다.
도 6h 에 도시된 바와 같이 제 1 층간 절연막(30)을 포함한 기판(20) 전면에 제 2 게이트 전극 물질을 형성하고 패터닝하여 제 1 콘택홀(27)을 통해 게이트 전극(24)과 연결되도록 게이트 라인(28)을 형성한다.
도 6i 에 도시된 바와 같이 게이트 라인(28)을 포함한 기판(20) 전면에 제 2 층간 절연막(33)을 형성하고 패터닝하여 반도체층(21)의 드레인 영역과 금속층(29)의 일부분이 노출되도록 제 3, 제 4 콘택홀(34, 35)을 형성한다.
도 6j 에 도시된 바와 같이 제 2 층간 절연막(33)을 포함한 기판(20) 전면에 투명도 전층을 형성하고 패터닝하여 제 3 콘택홀(34)을 통해 반도체층(21)의 드레인 영역에 연결되고 제 4 콘택홀(35)을 통해 금속층(29)과 연결되도록 화소전극(36)을 형성한다.
그리고 화소전극(36)을 포함한 기판(20) 전면에 보호막(37)을 형성한다.
본 발명에 따른 액정표시장치 및 그의 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 스토리지 커패시터를 반도체층-게이트 절연막-공통전극 라인과, 공통전극 라인-절연막-금속층으로 구성하여 스토리지 커패시터가 차지하는 면적을 크게 줄임으로써 개구율이 향상되어 고화질을 갖는 액정표시장치의 제작이 가능하다.
둘째, 박막트랜지스터의 게이트 전극은 불순물이 함유된 다결정 실리콘으로 형성하고 게이트 라인은 일반 메탈계 물질을 사용함으로써 게이트 라인의 저항을 크게 낮추어 고화질의 액정표시장치를 제작할 수 있다.
셋째, 박막트랜지스터의 게이트 전극을 다결정 실리콘으로 형성함으로써 수소화 공정시 수소가 게이트 전극을 통해 수직으로 확산되어 수소화가 용이하다.
따라서, 우수한 성능을 갖는 디바이스의 제작이 가능하다.

Claims (20)

  1. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서,
    기판;
    기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되며 스토리지 커패시터의 전극으로 사용되는 복수개의 반도체층;
    상기 각 반도체의 소오소 영역과 드레인 영역 사이에 형성되고 상기 각 게이트 라인에 콘택되어 형성되는 복수개의 게이트 전극;
    상기 각 반도체층상에 형성되고 데이터 라인과 동일한 방향으로 형성되며 스토리지 커패시터의 전극으로 사용되는 복수개의 공통전극 라인;
    상기 각 화소영역의 공통전극 라인상에 형성되고 스토리지 커패시터의 전극으로 사용되는 금속층; 그리고
    상기 금속층과 드레인 영역에 콘택되어 각 화소 영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 금속층은 게이트 라인과 동일한 물질로 형성됨을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 금속층은 데이터 라인과 동일한 물질로 형성됨을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 게이트 라인과 데이터 라인은 서로 다른 물질로 형성됨을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 공통전극 라인은 데이터 라인 방향의 동일 행 화소영역에 걸쳐 일체형으로 형성됨을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 공통전극 라인은 게이트 전극과 동일한 물질로 형성됨을 특징으로 하는 액정표시장치.
  7. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에의 제조방법에 있어서,
    기판을 준비하는 스텝;
    상기 각 화소영역의 박막트랜지스터 형성영역과 스토리지 커패시터 형성영역에 복수개의 반도층을 형성하는 스텝;
    상기 스토리지 커패시터 형성영역의 반도체층에 불순물을 이온주입하여 스토리지 커패시터의 전극을 형성하는 스텝;
    상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 스텝;
    상기 게이트 절연막상에 제 1 게이트 전극 물질을 형성하고 패터닝하여 상기 박막트랜지스터 형성영역의 반도체층 상부에 게이트 전극을 형성하고 스토리지 커패시터 형성영역의 반도체층 상부에 공통전극 라인을 형성하는 스텝;
    상기 게이트 전극을 마스크로 반도체층을 불순물을 이온주입하여 박막트랜지스터의 소오스 영역과 드레인 영역을 형성하는 스텝;
    상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하고 패터닝하여 상기 게이트 전극의 일부분이 노출되도록 제 1 콘택홀을 형성하는 스텝;
    상기 절연막을 포함한 기판 전면에 제 2 게이트 전극 물질을 형성하고 패터닝하여 상기 제 1 콘택홀을 통해 게이트 전극과 연결되도록 게이트 라인을 형성하며 상기 스토리지 커패시터 형성영역의 공통전극 라인상부에 금속층을 형성하는 스텝;
    상기 게이트 라인을 포함한 기판 전면에 제 1 층간 절연막을 형성하고 패터닝하여 상기 반도체층의 소오스 영역이 노출되도록 제 2 콘택홀을 형성하는 스텝;
    상기 제 1 층간 절연막을 포함한 기판 전면에 메탈을 형성하고 패터닝하여 상기 제 2 콘택홀을 통해 상기 소오스 영역에 연결되도록 데이터 라인을 형성하는 스텝;
    상기 데이터 라인을 포함한 기판 전면에 제 2 층간 절연막을 형성하고 패터닝하여 상기 반도체층의 드레인 영역과 상기 금속층의 일부분이 노출되도록 제 3, 제 4 콘택홀을 형성하는 스텝;
    상기 제 2 층간 절연막을 포함한 기판 전면에 투명도전층을 형성하고 패터닝하여 상기 제 3 콘택홀을 통해 상기 반도체층의 드레인 영역에 연결되고 상기 제 4 콘택홀을 통해 상기 금속층과 연결되도록 화소전극을 형성하는 스텝; 그리고
    상기 화소전극을 포함한 기판 전면에 보호막을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 액정표시장치 제조방법.
  8. 제 7 항에 있어서, 상기 제 1 게이트 전극 물질은 불순물이 함유된 다결정 실리콘을 사용함을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 7 항에 있어서, 상기 제 2 게이트 전극 물질은 일반 메탈계 물질을 사용함을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 9 항에 있어서, 상기 일반 메탈계 물질은 A1, A1(1~2% Si), Cr 중 어느 하나를 사용함을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7 항에 있어서, 상기 절연막은 600~1000Å의 두께로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7 항에 있어서, 상기 절연막은 SiO2또는 SiNx중 어느 하나로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 7 항에 있어서, 상기 절연막은 CVD 장비를 사용하여 형성함을 특징으로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  14. 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에의 제조방법에 있어서,
    기판을 준비하는 스텝;
    상기 각 화소영역의 박막트랜지스터 형성영역과 스토리지 커패시터 형성영역에 복수개의 반도층을 형성하는 스텝;
    상기 스토리지 커패시터 형성영역의 반도체층에 불순물을 이온주입하여 스토리지 커패시터의 전극을 형성하는 스텝;
    상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 스텝;
    상기 게이트 절연막상에 제 1 게이트 전극 물질을 형성하고 패터닝하여 상기 박막트랜지스터 형성영역의 반도체층 상부에 게이트 전극을 형성하고 스토리지 커패시터 형성영역의 반도체층 상부에 공통전극 라인을 형성하는 스텝;
    상기 게이트 전극을 마스크로 반도체층을 불순물을 이온주입하여 박막트랜지스터의 소오스 영역과 드레인 영역을 형성하는 스텝;
    상기 게이트 전극을 포함한 기판 전면에 절연막을 형성하고 패터닝하여 상기 반도체층의 소오스 영역이 노출되도록 제 2 콘택홀을 형성하는 스텝;
    상기 절연막을 포함한 기판 전면에 메탈을 형성하고 패터닝하여 상기 제 2 콘택홀을 통해 상기 소오스 영역에 연결되도록 데이터 라인을 형성하고 상기 스토리지 커패시터 형성영역의 공통전극 라인상부에 금속층을 형성하는 스텝;
    상기 데이터 라인을 포함한 기판 전면에 제 1 층간 절연막을 형성하고 패터닝하여 상기 게이트 전극의 일부분이 노출되도록 제 1 콘택홀을 형성하는 스텝;
    상기 제 1 층간 절연막을 포함한 기판 전면에 제 2 게이트 전극 물질을 형성하고 패터닝하여 상기 제 1 콘택홀을 통해 게이트 전극과 연결되도록 게이트 라인을 형성하는 스텝;
    상기 게이트 라인을 포함한 기판 전면에 제 2 층간 절연막을 형성하고 패터닝하여 상기 반도체층의 드레인 영역과 상기 금속층의 일부분이 노출되도록 제 3, 제 4 콘택홀을 형성하는 스텝;
    상기 제 2 층간 절연막을 포함한 기판 전면에 투명도전층을 형성하고 패터닝하여 상기 제 3 콘택홀을 통해 상기 반도체층의 드레인 영역에 연결되고 상기 제 4 콘택홀을 통해 상기 금속층과 연결되도록 화소전극을 형성하는 스텝; 그리고
    상기 화소전극을 포함한 기판 전면에 보호막을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 액정표시장치 제조방법.
  15. 제 14 항에 있어서, 상기 제 1 게이트 전극 물질은 불순물이 함유된 다결정 실리콘을 사용함을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 14 항에 있어서, 상기 제 2 게이트 전극 물질은 일반 메탈계 물질을 사용함을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 16 항에 있어서, 상기 일반 메탈계 물질은 A1, A1(1~2% Si), Cr 중 어느 하나를 사용함을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 14 항에 있어서, 상기 절연막은 600~1000Å의 두께로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 14 항에 있어서, 상기 절연막은 SiO2또는 SiNx중 어느 하나로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 14 항에 있어서, 상기 절연막은 CVD 장비를 사용하여 형성함을 특징으로 하는 액정표시장치의 제조방법.
KR1019960039742A 1996-09-13 1996-09-13 액정표시장치 및 그 제조방법 KR100209623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960039742A KR100209623B1 (ko) 1996-09-13 1996-09-13 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039742A KR100209623B1 (ko) 1996-09-13 1996-09-13 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980021018A true KR19980021018A (ko) 1998-06-25
KR100209623B1 KR100209623B1 (ko) 1999-07-15

Family

ID=19473658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039742A KR100209623B1 (ko) 1996-09-13 1996-09-13 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100209623B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433209B1 (ko) * 2001-06-25 2004-05-27 엘지.필립스 엘시디 주식회사 액정표시장치의 어래이 기판 및 그 제조방법
KR100498629B1 (ko) * 1998-12-16 2005-09-20 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100729783B1 (ko) * 1999-11-05 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20170061785A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 수평 전계형 액정 표시장치 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR101201313B1 (ko) * 2005-10-07 2012-11-14 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498629B1 (ko) * 1998-12-16 2005-09-20 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100729783B1 (ko) * 1999-11-05 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100433209B1 (ko) * 2001-06-25 2004-05-27 엘지.필립스 엘시디 주식회사 액정표시장치의 어래이 기판 및 그 제조방법
US6819368B2 (en) 2001-06-25 2004-11-16 Lg.Philips Lcd Co., Ltd. Array substrate of a liquid crystal display and method of fabricating the same
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20170061785A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 수평 전계형 액정 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100209623B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100209620B1 (ko) 액정 표시 장치 및 그 제조방법
US6031589A (en) Liquid crystal display device and the fabrication method thereof
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR20020002089A (ko) 고개구율 액정 표시 소자의 제조방법
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
US6309903B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
US6331880B1 (en) Liquid crystal display and method for forming the same
KR20020001737A (ko) 트랜지스터를 제작하는 방법
US4991939A (en) Liquid crystal display device
JP3288637B2 (ja) Ｉｔｏ膜接続構造、ｔｆｔ基板及びその製造方法
KR100209623B1 (ko) 액정표시장치 및 그 제조방법
KR100770470B1 (ko) 액정 표시 소자의 게이트 전극 형성방법
KR100209622B1 (ko) 액정표시장치 및 그 제조방법
KR100488936B1 (ko) 액정표시소자
KR100223879B1 (ko) 액정표시장치 및 그 제조방법
US20070154845A1 (en) Method for fabricating liquid crystal display device
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR100192234B1 (ko) 액정표시장치의 구조 및 제조방법
KR100209621B1 (ko) 액정표시장치 및 그 제조방법
KR100205868B1 (ko) 이중 게이트 박막 트랜지스터 및 그 제조방법
KR100267981B1 (ko) 액정표시장치제조방법
KR100236025B1 (ko) 액정 표시장치 및 이의 제조방법
KR100186557B1 (ko) 티에프티-엘씨디 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060324

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee