TWI382452B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI382452B
TWI382452B TW094108373A TW94108373A TWI382452B TW I382452 B TWI382452 B TW I382452B TW 094108373 A TW094108373 A TW 094108373A TW 94108373 A TW94108373 A TW 94108373A TW I382452 B TWI382452 B TW I382452B
Authority
TW
Taiwan
Prior art keywords
photoresist
line
forming
array panel
data line
Prior art date
Application number
TW094108373A
Other languages
English (en)
Other versions
TW200535971A (en
Inventor
Woo-Geun Lee
Beom-Seok Cho
Je-Hun Lee
Chang-Oh Jeong
Sang-Gab Kim
Min-Seok Oh
Young-Wook Lee
Hee-Hwan Choe
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040018805A external-priority patent/KR20050093881A/ko
Priority claimed from KR1020040064021A external-priority patent/KR101046925B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200535971A publication Critical patent/TW200535971A/zh
Application granted granted Critical
Publication of TWI382452B publication Critical patent/TWI382452B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體陣列面板及其製造方法 發明領域
本發明有關一薄膜電晶體陣列面板及其製造方法。
 發明背景
像是液晶顯示(LCD)及有機發光顯示(OLED)之主動型顯示裝置包括以矩陣安排之數像素並包括場域產生電極及開關元件。開關元件包括具有三接頭之薄膜電晶體(TFTs)，前述三接頭分別為閘極、源極及汲極。各像素之TFT依閘極訊號之反應而選擇地將資料訊號傳輸至場域產生電極。
顯示裝置更包含數條訊號線以傳輸訊號至開關元件，其包括閘極線傳輸閘極訊號而資料線傳輸資料訊號。
LCD及OLED包括設於TFTs、場域產生電極、及訊號線之面板，其亦被參照為TFT陣列面板。
TFT陣列面板具有成層結構，前述結構包括幾層導電層及絕緣層。閘極線、資料線、及場域產生電極，係由不同導電層形成且由絕緣層分開。
具有成層結構之TFT陣列面板係由幾個平板印刷步驟及隨後之蝕刻步驟製成。因為平板印刷需要成本及時間，因此想要減少平板印刷步驟之次數。
 發明概要
提供製造薄膜電晶體陣列面板之製造方法，此方法包括：於基板上形成閘極線；於閘極線上形成閘極絕緣層；於閘極絕緣層上形成半導體層；於半導體層上形成資料線及汲電極；於資料線及汲電極上沈積鈍化層；於鈍化層上形成含有第一部份及較第一部份薄之第二部分的光阻劑；使用光阻劑作為罩模以至少部分地將汲電極之一部分曝現而蝕刻鈍化層；將光阻劑之第二部分移除；沈積導電薄膜；及將光阻劑移除以於汲電極之曝現部分上形成像素電極。
導電薄膜包括配置於光阻劑上之第一部份及剩餘第二部分，該光阻劑之移除可將導電薄膜之第一部份移除掉。
光阻劑係藉由使用光罩而形成，前述光罩包括光阻隔區域、半透明區域、及光傳送區域。
光阻劑第二部分之移除可降低光阻劑第一部份之厚度。
光阻劑第二部分之移除可包含灰化。
鈍化層之蝕刻可將資料線之一部分露出，而像素電極之構成包含：於資料線之曝現部分上形成第一接觸輔助物。
鈍化層之蝕刻可包括：將閘極絕緣層蝕刻以露出閘極線之一部分，而該像素電極之構成包含：於閘極線之曝現部分上形成第二接觸輔助物。
第一及第二接觸輔助物可具有邊緣，前述邊緣實質上重疊於資料線之曝現部分之邊緣及閘極線之曝現部分之邊緣。
半導體層、資料線、及汲電極係由平板印刷步驟形成。
提供製造薄膜電晶體陣列面板之製造方法，此方法包括：於基板上形成閘極線；於閘極線上形成閘極絕緣層；於該閘極絕緣層上形成半導體層；於該半導體層上形成資料線及汲電極；於資料線及汲電極上沈積鈍化層；於鈍化層上形成含有第一部份及比第一部份薄之第二部分之光阻劑；使用光阻劑作為罩模以將資料線之一部分或閘極線之一部分露出而蝕刻鈍化層或閘極絕緣層；將光阻劑之第二部分移除；沈積導電薄膜；及將光阻劑移除以於資料線之曝現部分或汲電極之曝現部分上形成接觸輔助物。
導電薄膜可包括配置於光阻劑上之第一部份及剩餘第二部分，光阻劑之移除將導電薄膜之第一部份移除掉。
一種製造薄膜電晶體陣列面板之方法可包括：於基板上形成閘極線；於閘極線上形成閘極絕緣層；於閘極絕緣層上形成半導體層；於半導體層上形成資料線及汲電極；於資料線及汲電極上沈積鈍化層；形成第一光阻劑；使用第一光阻劑作為罩模以形成第一接觸孔來至少部分地將汲電極之一部分露出而蝕刻鈍化層並露出閘極線之一部份上之閘極絕緣層之一部分；將第一光阻劑改變成第二光阻劑；使用第二光阻劑作為罩模以形成第二及第三接觸孔來分別露出部分閘極線及資料線而蝕刻鈍化層或閘極絕緣層；沈積導電薄膜；及將光阻劑移除以於汲電極之曝現部分上形成像素電極。
導電薄膜可包括配置於光阻劑上之第一部份及剩餘第二部分，第二光阻劑之移除將導電薄膜之第一部份移除掉。
光阻劑可藉由使用光罩而形成，前述光罩包括光阻隔區域、半透明區域、及光傳送區域。
第二光阻劑之移除可包含灰化。
像素電極之構成可包含：於閘極線及資料線之曝現部分上形成接觸輔助物。
半導體層、資料線、及汲電極係由平板印刷步驟形成。
提供一種薄膜電晶體陣列面板，此面板包含有：形成於基板上之閘極線；形成於閘極線上之閘極絕緣層；形成於閘極絕緣層上之半導體層；形成於半導體層上之歐姆接觸；至少部分形成於該歐姆接觸上之資料線及汲電極；形成於資料線及汲電極上之鈍化層，其並具有至少部分露出該汲電極之一部分之第一接觸孔及露出該資料線之一部分之第二接觸孔；形成於鈍化層上且透過第一接觸孔被連接至汲電極之像素電極；及被形成於資料線之曝現部分上且具有邊緣實質地與該第二接處孔之邊緣重疊的第一接觸輔助物。
閘極絕緣層及鈍化層具有第三接觸孔以露出閘極線之一部分且薄膜電晶體陣列面板可進一步包含第二接觸輔助物，前述第二接觸輔助物被形成於閘極線之曝現部分上且具有實質與第三接觸孔之邊緣重疊之邊緣。
除了配置於資料線及汲電極間之一部分外，半導體層具有實質上與歐姆接觸、資料線、及汲電極相同之平面形體。
圖式簡單說明
藉由實施例之詳細描述且參照附圖，本發明將變的顯而易見。圖示中：第1圖係如本發明實施例之TFT陣列下面板之佈局圖；第2A圖係顯示於第1圖中的TFT陣列面板拿出線IIA－IIA’之截面圖；第2B圖係顯示於第1圖中的TFT陣列面板拿出線IIB－IIB’及IIB’－IIB”之截面圖；第3、6圖及第9圖係顯示於第1圖至第2B圖中如本發明實施例製造方法中間步驟之TFT陣列面板佈局圖；第4A圖係顯示於第3圖中的TFT陣列面板拿出線IVA－IVA’之截面圖；第4B圖係顯示於第3圖中的TFT陣列面板拿出線IVB－IVB’及IVB’－IVB”之截面圖；第5A及5B圖說明顯示於第4A及4B圖中步驟之隨後步驟；其中第5A圖係顯示於第3圖中的TFT陣列面板拿出線IVA－IVA’之截面圖而第5B圖係顯示於第3圖中的TFT陣列面板拿出線IVB－IVB’及IVB’－IVB”之截面圖；第7A圖係顯示於第6圖中的TFT陣列面板拿出線VIIA－VIIA’之截面圖；第7B圖係顯示於第6圖中的TFT陣列面板拿出線VIIB－VIIB’及VIIB’－VIIB”之截面圖；第8A及8B圖說明顯示於第7A及7B圖中步驟之隨後步驟；其中第8A圖係顯示於第6圖中的TFT陣列面板拿出線VIIA－VIIA’之截面圖而第8B圖係顯示於第6圖中的TFT陣列面板拿出線VIIB－VIIB’及VIIB’－VIIB”之截面圖；第10A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖；第10B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖；第11A及11B圖說明顯示於第10A及10B圖中步驟之隨後步驟；其中第11A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖而第11B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖；第12A及12B圖說明顯示於第11A及11B圖中步驟之隨後步驟；其中第12A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖而第12B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖；第13圖係如本發明另一實施例TFT陣列面板之佈局圖；第14A圖係顯示於第13圖中的TFT陣列面板拿出線XIVA－XIVA’之截面圖；第14B圖係顯示於第13圖中的TFT陣列面板拿出線XIVB－XIVB’及XIVB’－XIVB”之截面圖；第15、17、及20圖係顯示於第13圖至第14B圖中如本發明實施例製造方法中間步驟之TFT陣列面板佈局圖；第16A圖係顯示於第15圖中的TFT陣列面板拿出線XVIA－XVIA’之截面圖；第16B圖係顯示於第15圖中的TFT陣列面板拿出線XVIB－XVIB’及XVIB’－XVIB”之截面圖；第18A圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIA－XVIIIA’之截面圖；第18B圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIB－XVIIIB’及XVIIIB’－XVIIIB”之截面圖；第19A及19B圖說明顯示於第18A及18B圖中步驟之隨後步驟；其中第19A圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIA－XVIIIA’之截面圖而第19B圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIB－XVIIIB’及XVIIIB’－XVIIIB”之截面圖；第21A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖；第21B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖；第22A及22B圖說明顯示於第21A及21B圖中步驟之隨後步驟；其中第22A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖而第22B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖；及第23A及23B圖說明顯示於第22A及22B圖中步驟之隨後步驟；其中第23A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖而第23B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖。
 較佳實施例之詳細說明
本發明現在將於後文參照附圖做更完整描述，其中顯示發明之較佳實施例。然而，此發明可以許多不同形式呈現且應不受限於此提出之實施例。全文撤頭至尾對相似元件使用相似數字。
於圖示中，每一層及區之厚度被誇大以做清楚顯示用。全文撤頭至尾對相似元件使用相似數字。將瞭解當像是層、區或基板之元件被參照為在另一元件「上」時，其可為直接在其他元件上或亦可表示有中間元件存在。相對地，當元件被參照為「直接在」另一元件上，就表示沒有中間元件存在。
接著，將參照附圖描述如本發明實施例之TFTs及其製造方法。
將參照第1、2A及2B圖仔細描述如本發明實施例之TFT陣列面板。
第1圖係如本發明實施例之TFT陣列下面板之佈局圖，第2A圖係顯示於第1圖中的TFT陣列面板拿出線IIA－IIA’之截面圖，及第2B圖係顯示於第1圖中的TFT陣列面板拿出線IIB－IIB’及IIB’－IIB”之截面圖。
於如透明玻璃之絕緣基板110上形成數條閘極線121。
閘極線121實質上以橫向延伸以傳輸閘訊號。各閘極線121包括數個向上及向下突出之閘電極124。各閘極線121更包括具有大區域以與另一層或驅動電路接觸之端子部分129。閘極線121可延伸以與驅動電路連接，前述驅動電路可被整合於下面板100上。
閘極線121最好是由像是鋁及鋁合金之含鋁金屬、像是銀及銀合金之含銀金屬、像是銅及銅合金之含銅金屬、像是鉬及鉬合金之含鉬金屬、鉻、鈦或鉭製成。閘極線121可具有包括具有不同物理特性之兩薄膜的多層結構。此兩薄膜之一最好由低電阻金屬製成以減少閘極線121之訊號延遲或電壓降，前述低電阻金屬包括含鋁金屬、含銀金屬、及含銅金屬。另一薄膜最好由像是含鉬金屬、鉻、鉭或鈦之材料製成，這些材料具有良好之物理特性、化學特性、及與其他像是氧化錫銦(ITO)或氧化鋅銦(IZO)之材料所具有之電接觸特性。此二薄膜組合之佳例為下層鉻薄膜及上層鋁（合金）薄膜與下層鋁（合金）薄膜及上層鉬（合金）薄膜。然而，前述薄膜可由多樣材料或導體製成。
閘極線121之橫側係相應基板之表面而傾斜，而其傾斜角度範圍約30－80度。
最好由氮化矽(SiNx)製成之閘極絕緣層140被形成於閘極線121之上。
最好由氫化非晶矽（縮寫成「a－Si」）或多晶矽製成之數條半導體管151被形成於閘極絕緣層140上。各半導體管151實質上以縱向延伸並具有數個突154向閘電極124岔出。
最好由大量摻進像是磷之n型不純物的矽或n＋氫化a－Si所製成之數個歐姆接觸條及島161及165被形成於半導體管151上。各歐姆接觸條161具有數個突163，而突163及歐姆接觸島165係成對位於半導體管151之突154上。
半導體管151之橫側及歐姆接觸161及165係相應基板之表面而傾斜，而其傾斜角度最好約於30－80度之範圍。
數條資料線171及數個從資料線171分開之汲電極175被形成於歐姆接觸161及165上。
資料線171實質上以縱向延伸而傳輸資料電壓並與閘極線121交叉。各資料線171包括具有大區域以與另一層或外部裝置接觸之端子部分179接觸，而數個源電極173朝閘電極124突出。
各汲電極175具有寬端子部分177及線性端子部分。具有大區域以與另一層及線性端子部分接觸之寬端子部分177係部分由被彎曲之源電極173所圍住。
閘電極124、源電極173及汲電極175與半導體管151之突154一起形成TFT，前述TFT具有通道形成於配置在源電極173及汲電極175間之突154。
資料線171及汲電極175最好由耐火金屬，如鉻、鉬、鈦、鉭或其合金所製成。然而，他們可具有包括耐火金屬薄膜（未顯示）及低電阻薄膜（未顯示）之多層架構。此多層結構之佳例係包括下層鉻/鉬（合金）薄膜及上層鋁（合金）薄膜之雙層結構，及下層鉬（合金）薄膜、中間鋁（合金）薄膜、及上層鉬（合金）薄膜之三層結構。
與閘極線121相似，資料線171及汲電極175具有傾斜邊緣外形線，且其傾斜角度範圍約於30－80度。
歐姆接觸161及165僅被插入半導體管151之下面導體171及175上面之間並降低它們之間的接觸電阻。半導體管151幾乎具有與資料線171、汲電極175以及下面的歐姆接觸161及165相同的平面形體。然而，半導體管151之突154包括某些曝現部分，前述曝現部分未被資料線171及汲電極175覆蓋，像位於源電極173及汲電極175間之部分便是。替代地，僅有突154可被留下以形成島而不需其他部分的半導體管151。
鈍化層180被形成於資料線171、及汲電極175、與半導體管151之曝現部分上。鈍化層180最好由無機絕緣體製成，像是氮化矽或氧化矽、具有良好平坦特性之光敏性有機材料、或像是由電漿輔助化學氣相沈積(PECVD)所形成之a－Si：C：O及a－Si：O：F這樣具有低於4.0介電常數之低介電絕緣材料。鈍化層180可具有包括下層無機薄膜及上層有機薄膜之雙層結構使其不但可以得到有機薄膜之好處且有機薄膜可以保護半導體管151之曝現部分。
鈍化層180具有數個接觸孔182及185分別露出部分資料線171之端子部分及部分汲電極175。鈍化層180及閘極絕緣層140具有數個接觸孔181露出部分閘極線121之端子部分129。
數個像素電極190被形成於鈍化層180上，且數個接觸輔助物81及82被形成於接觸孔181及182。像素電極190及接觸輔助物81及82最好由像是ITO或IZO或如銀或鋁之反射導體這樣的透明導體製成。
像素電極190係透過接觸孔185而全然且電氣連接至汲電極175，使得像素電極190接收來自汲電極175之資料電壓。被供給資料電壓之像素電極190產生電場與被供給普通電壓之普通電極配合，這決定了配置於此兩電極或於光發射層（未顯示）之產出電流間液晶分子（未顯示）之定位以發射光。
關於LCD，像素電極190及普通電極形成稱為「液晶電容」之電容，在關閉TFT之後其儲存所施加電壓。附加之電容被稱為「儲存電容」，其被平行連接至液晶電容，供強化電壓儲存容量用。將像素電極190及與其鄰接之前述閘極線121或分開之訊號線部分重疊來實施儲存電容。
接觸輔助物81及82具有實質上等於接觸孔181及182邊緣之邊緣，且他們分別透過接觸孔181及182被連接及覆蓋至閘極線121之端子部分121之曝現部分及資料線171之端子部分179之曝現部分。接觸輔助物81及82保護端子部分129及179並與端子部分129及179及外部裝置之黏著相配。
現在，被顯示於第1至2B圖，如本發明實施例製造TFT陣列面板之方法將參照第3至11B圖以及第1至2B圖被仔細描述。
第3、6及9圖係顯示於第1圖至第2B圖中如本發明實施例製造方法中間步驟之TFT陣列面板佈局圖。第4A圖係顯示於第3圖中的TFT陣列面板拿出線IVA－IVA’之截面圖，而第4B圖係顯示於第3圖中的TFT陣列面板拿出線IVB－IVB’及IVB’－IVB”之截面圖。第5A及5B圖說明顯示於第4A及4B圖中步驟之隨後步驟；其中第5A圖係顯示於第3圖中的TFT陣列面板拿出線IVA－IVA’之截面圖，而第5B圖係顯示於第3圖中的TFT陣列面板拿出線IVB－IVB’及IVB’－IVB”之截面圖。第7A圖係顯示於第6圖中的TFT陣列面板拿出線VIIA－VIIA’之截面圖，而第7B圖係顯示於第6圖中的TFT陣列面板拿出線VIIB－VIIB’及VIIB’－VIIB”之截面圖。第8A及8B圖說明顯示於第7A及7B圖中步驟之隨後步驟；其中第8A圖係顯示於第6圖中的TFT陣列面板拿出線VIIA－VIIA’之截面圖而第8B圖係顯示於第6圖中的TFT陣列面板拿出線VIIB－VIIB’及VIIB’－VIIB”之截面圖。第10A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖，而第10B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖。第11A及11B圖說明顯示於第10A及10B圖中步驟之隨後步驟；其中第11A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖，而第11B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖。第12A及12B圖說明顯示於第11A及11B圖中步驟之隨後步驟；其中第12A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖，而第12B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖。
參照第3、4A及4B圖，最好由金屬製成之導電層被配置於最好藉由濺鍍等方法用透明玻璃製成之絕緣基板110上。導電層可具有約1500－5000之厚度。導電層係接著受到平板印刷及蝕刻以形成數條閘極線121，包括閘電極124及端子部分129。
參照第5A及5B圖，閘極絕緣層140、及純a－Si層150、及含雜質a－Si層160相繼利用CVD沈積。閘極絕緣層140最好由氮化矽製成並擁有約2000－5000之厚度。閘極絕緣層140之沈積溫度最好約於250－450℃之範圍。
最好由金屬製成之導電層170係接著藉由濺鍍等方法沈積，而具有約1－2微米厚度之光阻劑薄膜40被鍍於導電層170上。
光阻劑薄膜40透過光罩（未顯示）被曝現於光之下並顯影，使得顯影之光阻劑具有位置相依厚度。顯示於第5A及5B圖之光阻劑包括數個第一至第三部分以減少厚度。位於佈線區域A之第一部份及位於通道區域B之第二部分分別由參照數字42及44表示，並沒有分配參照數字給位於剩餘區域C之第三部分，因為他們具有實質上為零之厚度以露出導電層170之下面部分。第二部分44與第一部份42之厚度比係依隨後製程步驟之製程條件調整。第二部分44之厚度最好等於或小於第一部份42厚度之一半，而特別地，等於或小於4000。
光阻劑之位置相依厚度由幾項技術獲得，例如，於曝光光罩以及光傳送區域及光阻隔不透明區域上提供半透明區域。半透明區域可具有狹縫圖樣、格子圖樣、具有中間透明度或中間厚度之一層或數層薄膜。當使用狹縫圖樣，狹縫之寬度或狹縫間之距離最好小於用來照相平板印刷之光曝光劑的解析度。另一範例係使用可反流光阻劑。詳細地，一旦由可反流材料製成之光阻劑圖樣使用僅具有透明區域及不透明區域之正常曝光光罩被形成，其經由反流製程以流至沒有光阻劑之區域上，從而形成薄的部分。
光阻劑42及44之不同厚度讓使用適合製程條件時能夠選擇地蝕刻下面諸層。因此，如第6、7A及7B圖所示藉由連續蝕刻步驟得到包括源電極173及端子部分1796數條資料線171、及數個汲電極175及寬端子部分177、以及數條包括突163之歐姆接觸條161、數個歐姆接觸島165及數個包括突154之半導體管151。
為了描述目的，於佈線區域A上之部分導電層170、含雜質a－Si層160、及純a－Si層150被參照為第一部份，於通道區域B上之部分導電層170、含雜質a－Si層160、及純a－Si層150被參照為第二部分，而於剩餘區域C上之部分導電層170、含雜質a－Si層160、及純a－Si層150被參照為第三部分。
形成此結構之示範性順序係如下：(1)移除於佈線區域A上之導電層170、含雜質a－Si層160、及純a－Si層150之第三部分；(2)移除光阻劑之第二部分44；(3)移除於通道區域B上之導電層170、含雜質a－Si層160、及純a－Si層150之第二部分；及(4)移除光阻劑之第一部份42。
另一示範性順序係如下：(1)移除導電層170之第三部分；(2)移除光阻劑之第二部分44；(3)移除含雜質a－Si層160、及純a－Si層150之第三部分；(4)移除導電層170之第二部分；(5)移除光阻劑之第一部份42；及(6)移除含雜質a－Si層160之第二部分。
移除光阻劑之第二部分44也與移除含雜質a－Si層160之第三部分及純a－Si層150之第三部分同時或獨立完成。相似地，移除光阻劑之第一部份42也與移除含雜質a－Si層160之第二部分同時或獨立完成。例如，由SF6及HCL或SF6及O2之氣體混合物可以實質上相同之蝕刻比蝕刻光阻劑及a－Si層150及160。
餘留於導電層170表面上之光阻劑殘餘物可藉由灰化等方法移除。
參照第8A及8B圖，沈積了鈍化層180且鍍上正型光阻劑薄膜50。之後，光罩60被與基板110對準。
光罩60包括透明基板61及不透明光阻隔薄膜62，且其被分成光傳送區域TA1、光阻隔區域BA1、及半透明區域SA1。光阻隔薄膜62未被配置於光傳送區域TA1，但被配置於光阻隔區域BA1及半透明區域SA1。光阻隔薄膜62存在如寬廣區域，前述寬廣區域具有大於光阻隔區域BA1上之事先決定值，且其存在如數個區域，前述數個區域具有小於事先決定值之寬或距離以形成狹縫。半透明區域SA1面對被閘極線121及資料線171所圍住的區域，光傳送區域TA1面對閘極線121之端子部分129、及部分汲電極175，而光阻隔區域BA1面對剩餘部分。
光阻劑50透過光罩60被曝現於光且被顯影，使得接收到事先決定光總量之部分光阻劑50被移除。參照第8A及8B圖，面對光傳送區域TA1之部分光阻劑50被移除，面對半透明區域SA1之部分光阻劑50成為具有減少的厚度，而面對光阻隔區域BA1之部分光阻劑50被餘留下來。於圖中，被劃影線部分表示顯影後被移除之部分光阻劑50。
參照第9、10A及10B圖，使用光阻劑50之剩餘部分52及54作為蝕刻罩模將鈍化層180及閘極絕緣層140蝕刻以形成數個接觸孔181、182及184分別露出閘極線121之端子部分129、資料線171之端子部分179、及部分汲電極175。
參照第11A及11B圖，光阻劑50之薄部分54藉由灰化等方法被移除，且厚部分52之厚度被減少。
參照第12及12B圖，最好由IZO、ITO或非晶ITO製成之導電薄膜90藉由濺鍍等方法被沈積。
導電薄膜90包括配置於光阻劑52上之第一部份91及剩餘第二部分92。既然光阻劑52之表面及底部間之高由於光阻劑52之厚度而差異大，導電薄膜90之第一部份91及第二部分92彼此被至少部分分開以於其間形成間隔，而光阻劑52之橫側至少被部分露出。
基板110係接著被浸入顯影劑，使得顯影劑透過光阻劑52被露出的橫側滲入光阻劑52而移除光阻劑52。此時，配置於光阻劑52上導電薄膜90之第一部份91與光阻劑52一起脫離，前述脫離亦可參照為「拔除」。結果，僅導電薄膜90之第二部分92被餘留下來形成如第1、2A及2B圖所示之數個像素電極190及數個接觸輔助物81及82。
既然，如實施例TFT陣列面板之製造方法使用平板印刷步驟同時形成資料線171、汲電極175、半導體151、及歐姆接觸161及165，省略了用來形成像素電極190及接觸輔助物81及82之平板印刷步驟，此製造製程被簡化。
雖然配置於閘極線121之端子部分129及資料線171之端子部分179上之鈍化層180及閘極絕緣層140如第10圖所示被同時蝕刻，本發明不受限於此。
例如，配置於接觸孔182上之部分光阻劑50未被移除，但他們厚度已被減少。使用光阻劑52蝕刻鈍化層180，且光阻劑作為蝕刻罩模形成接觸孔185而露出部分閘極絕緣層140。光阻劑之第二部分54被移除後，蝕刻光阻劑之曝現部分以形成接觸孔181及182。
現在，如本發明另一實施例之TFT陣列面板將參照第13、14A及14B圖被仔細描述。
第13圖係如本發明另一實施例TFT陣列面板之佈局圖，第14A圖係顯示於第13圖中的TFT陣列面板拿出線XIVA－XIVA’之截面圖，而第14B圖係顯示於第13圖中的TFT陣列面板拿出線XIVB－XIVB’及XIVB’－XIVB”之截面圖。
如此實施例，TFT陣列面板之成層結構係幾乎與顯示於第1、2A及2B圖的相同。
亦即，包括閘電極124之數條閘極線121被形成於基板110上，而閘極絕緣層140、包括突154之數個半導體管151、包括突163及數個歐姆接觸島165之歐姆接觸條161被接連形成於其上。包括源電極173及端子部分179之數條資料線171、及包括端子部分177之數個汲電極175被形成於歐姆接觸161及165上，而鈍化層180隨後被形成在那上面。提供數個接觸孔182及187於鈍化層180。數個像素電極及數個接觸輔助物82被形成於鈍化層180上，而數個接觸輔助物82被形成於接觸孔182。
不像顯示於第1、2A及2B圖之TFT陣列面板，如此實施例之TFT陣列面板更包括數條配置於與閘極線121相同層之儲存電極線。儲存電極線131實質平行於閘極線121而延伸且他們被供給事先決定電壓，像是被施加至普通電極面板（未顯示）上普通電極（未顯示）之普通電壓。各儲存電極線131包括數個向上及向下突出且與汲電極175之寬端子部分177重疊之展開物137。
儲存電極131與像素電極190及被與前述儲存電極連接的汲電極175重疊以形成儲存電容。因為儲存電極線131之展開物137與汲電極175之寬端子部分177重疊，儲存電容之容量，如，儲存靜電容量為大。
像素電極190與閘極線121及資料線171重疊以增加開口率。
接觸輔助物82從接觸孔182延伸至鈍化層180之表面。
現在，如本發明實施例被顯示於第13－14B圖之TFT陣列面板製造方法將參照第15－23B圖以及第13－14B圖被仔細描述。
第15、17、及20圖係顯示於第13圖至第14B圖中如本發明實施例製造方法中間步驟之TFT陣列面板佈局圖。第16A圖係顯示於第15圖中的TFT陣列面板拿出線XVIA－XVIA’之截面圖，而第16B圖係顯示於第15圖中的TFT陣列面板拿出線XVIB－XVIB’及XVIB’－XVIB”之截面圖。第18A圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIA－XVIIIA’之截面圖，而第18B圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIB－XVIIIB’及XVIIIB’－XVIIIB”之截面圖。第19A及19B圖說明顯示於第18A及18B圖中步驟之隨後步驟；其中第19A圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIA－XVIIIA’之截面圖，而第19B圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIB－XVIIIB’及XVIIIB’－XVIIIB”之截面圖。第21A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖，而第21B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖。第22A及22B圖說明顯示於第21A及21B圖中步驟之隨後步驟；其中第22A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖，而第22B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖。第23A及23B圖說明顯示於第22A及22B圖中步驟之隨後步驟；其中第23A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖，而第23B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖。
參照第15、16A及16B圖，包括閘電極124及端子部分129之數條閘極線121、及包含展開物137之數條儲存電極線131被形成於最好由透明玻璃製成之絕緣基板110上。
參照第17、18A及18B圖，包括突154之數個半導體管151、包括突163之數個歐姆接觸條161、包括源電極173及端子部分179之數條資料線171、及包括端子部分177之數個汲電極175參照第5A－7B圖如所述被形成。
參照第19A及19B圖，沈積鈍化層180且鍍上正型光阻劑薄膜70。之後，光罩65被與基板110對準。
光罩65包括透明基板66及不透明光阻隔薄膜67，且其被分成光傳送區域TA2、光阻隔區域BA2、及半透明區域SA2。光傳送區域TA2面對資料線171之端子部分179及部分汲電極175；半透明區域SA2包括，面對被閘極線121及資料線171所圍住之區域的部分、環繞光傳送區域TA2而配置且面對資料線171之端子部分179的部分；及面對剩餘部分之光阻隔區域BA2。
光阻劑70透過光罩65被曝現於光之下且被顯影，使得光阻劑70之被劃影線部分被移除。
參照第20、21A及21B圖，使用光阻劑70之剩餘部分52及54作為蝕刻罩模蝕刻鈍化層180及閘極絕緣層140以形成數個接觸孔182及184來分別露出資料線171之端子部分179及部分汲電極175。
參照第22A及及22B圖，光阻劑70之薄部分54藉由灰化等方法被移除。
參照第23A及23B圖，導電薄膜90包括被配置於光阻劑52上之第一部份91及剩餘第二部分92。光阻劑72及導電薄膜90之第一部份91被移除以形成如第13、第14A及14B圖所示之數個像素電極190及數個接觸輔助物81及82。
既然，如實施例之TFT陣列面板製造方法，其使用平版印刷步驟同時形成資料線171、汲電極175、半導體151、及歐姆接觸161及165並省略形成像素電極190及接觸輔助物82之平版印刷步驟，製造製程被簡化。
顯示於第1－12B圖之TFT陣列面板及其製造方法之上述特色中的許多特色可適用於顯示於第13－23B圖中TFT陣列面板及其製造方法。
如上述，使用一平版印刷步驟形成像素電極、及連接至汲電極及像素電極之接觸孔。據此，用來形成像素電極之平版印刷步驟被省略以簡化製造方法，從而減少製造時間及成本。
本發明可被採用至任何顯示裝置，包括LCE及OLED。
雖然本發明之較佳實施例已於上面做了仔細描述，然而，應清楚瞭解，於此所述之基本發明概念的許多改變及修正對這些於現有技藝中富技巧之人而言為顯而易見，且仍將落於後附申請專利範圍所定義之發明精神及範圍內。
40．．．光阻劑/光阻劑薄膜
42．．．光阻劑/位於佈線區域A之第一部份/第一部份
44．．．光阻劑/位於通道區域B之第二部分/第二部份
50．．．光阻劑
52．．．光阻劑/光阻劑50之剩餘部分/光阻劑50之厚部分
54．．．光阻劑/光阻劑50之剩餘部分/光阻劑50之薄部分
60．．．光罩
61．．．透明基板
62．．．光罩/光阻隔薄膜/不透明光阻隔薄膜
65．．．光罩
66．．．透明基板
67．．．光罩/不透明阻隔薄膜
70．．．光阻劑/正型光阻劑薄膜
72．．．光阻劑
74．．．光阻劑
81．．．接觸輔助物
82．．．接觸輔助物
90．．．導電薄膜
91．．．導電薄膜/導電薄膜之第一部份
92．．．導電薄膜/導電薄膜之第二部分
110．．．絕緣基板/基板
121．．．閘極線
124．．．閘電極
129．．．閘極線/端子部分
131．．．儲存電極線
137．．．儲存電極線/展開物
140．．．閘極絕緣層
150．．．純非晶矽層
151．．．半導體/半導體管
154．．．半導體/突
160．．．含雜質非晶矽層
161．．．歐姆接觸/歐姆接觸條
163．．．歐姆接觸/突
165．．．歐姆接觸/歐姆接觸島
170．．．導電層
171．．．資料線
173．．．源電極
175．．．汲電極/導體
177．．．汲電極/寬端子部分
179．．．資料線/端子部分
180．．．鈍化層
181．．．接觸孔
182．．．接觸孔
185．．．接觸孔
187．．．接觸孔
190．．．像素電極
A．．．佈線區域
B．．．通道區域
C．．．剩餘區域
BA1．．．光阻隔區域
BA2．．．光阻隔區域
SA1．．．半透明區域
SA2．．．半透明區域
TA1．．．光傳送區域
TA2．．．光傳送區域
IIA．．．線
IIA’．．．線
IIB．．．線
IIB’．．．線
IVA．．．線
IVA’．．．線
IVB．．．線
IVB’．．．線
IVB”．．．線
VIIA．．．線
VIIA’．．．線
VIIB．．．線
VIIB’．．．線
VIIB”．．．線
XA．．．線
XA’．．．線
XB．．．線
XB’．．．線
XB”．．．線
XIVA．．．線
XIVA’．．．線
XIVB．．．線
XIVB’．．．線
XIVB”．．．線
XVIA．．．線
XVIA’．．．線
XVIB．．．線
XVIB’．．．線
XVIB”．．．線
XVIIIA．．．線
XVIIIA’．．．線
XVIIIB．．．線
XVIIIB’．．．線
XVIIIB”．．．線
XXIA．．．線
XXIA’．．．線
XXIB．．．線
XXIB’．．．線
XXIB”．．．線
第1圖係如本發明實施例之TFT陣列下面板之佈局圖；第2A圖係顯示於第1圖中的TFT陣列面板拿出線IIA－IIA’之截面圖；第2B圖係顯示於第1圖中的TFT陣列面板拿出線IIB－IIB’及IIB’－IIB”之截面圖；第3、6圖及第9圖係顯示於第1圖至第2B圖中如本發明實施例製造方法中間步驟之TFT陣列面板佈局圖；第4A圖係顯示於第3圖中的TFT陣列面板拿出線IVA－IVA’之截面圖；第4B圖係顯示於第3圖中的TFT陣列面板拿出線IVB－IVB’及IVB’－IVB”之截面圖；第5A及5B圖說明顯示於第4A及4B圖中步驟之隨後步驟；其中第5A圖係顯示於第3圖中的TFT陣列面板拿出線IVA－IVA’之截面圖而第5B圖係顯示於第3圖中的TFT陣列面板拿出線IVB－IVB’及IVB’－IVB”之截面圖；第7A圖係顯示於第6圖中的TFT陣列面板拿出線VIIA－VIIA’之截面圖；第7B圖係顯示於第6圖中的TFT陣列面板拿出線VIIB－VIIB’及VIIB’－VIIB”之截面圖；第8A及8B圖說明顯示於第7A及7B圖中步驟之隨後步驟；其中第8A圖係顯示於第6圖中的TFT陣列面板拿出線VIIA－VIIA’之截面圖而第8B圖係顯示於第6圖中的TFT陣列面板拿出線VIIB－VIIB’及VIIB’－VIIB”之截面圖；第10A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖；第10B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖；第11A及11B圖說明顯示於第10A及10B圖中步驟之隨後步驟；其中第11A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖而第11B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖；第12A及12B圖說明顯示於第11A及11B圖中步驟之隨後步驟；其中第12A圖係顯示於第9圖中的TFT陣列面板拿出線XA－XA’之截面圖而第12B圖係顯示於第9圖中的TFT陣列面板拿出線XB－XB’及XB’－XB”之截面圖；第13圖係如本發明另一實施例TFT陣列面板之佈局圖；第14A圖係顯示於第13圖中的TFT陣列面板拿出線XIVA－XIVA’之截面圖；第14B圖係顯示於第13圖中的TFT陣列面板拿出線XIVB－XIVB’及XIVB’－XIVB”之截面圖；第15、17、及20圖係顯示於第13圖至第14B圖中如本發明實施例製造方法中間步驟之TFT陣列面板佈局圖；第16A圖係顯示於第15圖中的TFT陣列面板拿出線XVIA－XVIA’之截面圖；第16B圖係顯示於第15圖中的TFT陣列面板拿出線XVIB－XVIB’及XVIB’－XVIB”之截面圖；第18A圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIA－XVIIIA’之截面圖；第18B圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIB－XVIIIB’及XVIIIB’－XVIIIB”之截面圖；第19A及19B圖說明顯示於第18A及18B圖中步驟之隨後步驟；其中第19A圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIA－XVIIIA’之截面圖而第19B圖係顯示於第17圖中的TFT陣列面板拿出線XVIIIB－XVIIIB’及XVIIIB’－XVIIIB”之截面圖；第21A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖；第21B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖；第22A及22B圖說明顯示於第21A及21B圖中步驟之隨後步驟；其中第22A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖而第22B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖；及第23A及23B圖說明顯示於第22A及22B圖中步驟之隨後步驟；其中第23A圖係顯示於第20圖中的TFT陣列面板拿出線XXIA－XXIA’之截面圖而第23B圖係顯示於第20圖中的TFT陣列面板拿出線XXIB－XXIB’及XXIB’－XXIB”之截面圖。
52．．．光阻劑
90．．．導電薄膜
91．．．導電薄膜/導電薄膜之第一部份
92．．．導電薄膜/導電薄膜之第二部分
110．．．絕緣基板/基板
124．．．閘電極
140．．．閘極絕緣層
151．．．半導體/半導體管
154．．．半導體/突
161．．．歐姆接觸/歐姆接觸條
163．．．歐姆接觸/突
165．．．歐姆接觸/歐姆接觸島
171．．．資料線
173．．．源電極
175．．．汲電極/導體
180．．．鈍化層
185．．．接觸孔

Claims (20)

  1. 一種製造一薄膜電晶體陣列面板之方法，該方法包含有：於一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一資料線及一汲電極；於該資料線及該汲電極上沈積一鈍化層；於該鈍化層上形成含有一第一部份及比該第一部份薄之一第二部分的光阻劑；使用該光阻劑作為一罩模以至少部分地曝現該汲電極之一部分而蝕刻該鈍化層；移除該光阻劑之該第二部分；沈積一導電薄膜；及移除該光阻劑以於該汲電極之經曝現的部分上形成一像素電極。
  2. 如申請專利範圍第1項之方法，其中該導電薄膜包括配置於該光阻劑上之一第一部份及一剩餘之第二部分，該光阻劑之移除將該導電薄膜之該第一部份移除掉。
  3. 如申請專利範圍第2項之方法，其中該光阻劑係藉由使用一光罩而形成，該光罩包括一光阻隔區域、一半透明區域、及一光傳送區域。
  4. 如申請專利範圍第2項之方法，其中該光阻劑之該第二部分之移除減少了該光阻劑之該第一部份的厚度。
  5. 如申請專利範圍第4項之方法，其中該光阻劑之該第二 部分之移除包含了灰化。
  6. 如申請專利範圍第2項之方法，其中該鈍化層之蝕刻將該資料線之一部分曝現出來，而該像素電極之形成包含：於該資料線之經曝現之部分上形成一第一接觸輔助物。
  7. 如申請專利範圍第6項之方法，其中該鈍化層之蝕刻包含：蝕刻該閘極絕緣層以曝現出該閘極線之一部分，而且該像素電極之形成包含：於該閘極線之該經曝現之部分上形成第二接觸輔助物。
  8. 如申請專利範圍第7項之方法，其中該第一及該第二接觸輔助物具有邊緣，該等邊緣實質上重疊於該資料線之經曝現部分之邊緣以及該閘極線之該經曝現部分之邊緣。
  9. 如申請專利範圍第1項之方法，其中該半導體層、該資料線、及該汲電極係由一平板印刷步驟形成。
  10. 一種製造一薄膜電晶體陣列面板之方法，該方法包含有：於一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一資料線及一汲電極；於該資料線及該汲電極上沈積一鈍化層；於該鈍化層上形成含有一第一部份及比該第一部份薄之一第二部分的光阻劑；使用該光阻劑作為一罩模以曝現該資料線之一部 分或該閘極線之一部分而蝕刻該鈍化層或該閘極絕緣層；將該光阻劑之該第二部分移除；沈積一導電薄膜；及將該光阻劑移除以於該資料線之該經曝現部分或該汲電極之該經曝現部分上形成一接觸輔助物。
  11. 如申請專利範圍第10項之方法，其中該導電薄膜包括一配置於該光阻劑上之第一部份及一剩餘之第二部分，該光阻劑之移除將該導電薄膜之該第一部份移除掉。
  12. 一種製造一薄膜電晶體陣列面板之方法，該方法包含有：於一基板上形成一閘極線；於該閘極線上形成一閘極絕緣層；於該閘極絕緣層上形成一半導體層；於該半導體層上形成一資料線及一汲電極；於該資料線及該汲電極上沈積一鈍化層；形成一第一光阻劑；使用該第一光阻劑作為一罩模以形成一第一接觸孔而至少部分地曝現該汲電極之一部分而且曝現該閘極線之一部份上之該閘極絕緣層之一部分，進而蝕刻該鈍化層；將該第一光阻劑轉變成該第二光阻劑；使用該第二光阻劑作為一罩模以形成第二及第三接觸孔而分別曝現該閘極線及該資料線之部分，進而蝕刻該鈍化層及該閘極絕緣層； 沈積一導電薄膜；及將該光阻劑移除以於該汲電極之該經曝現部分上形成一像素電極。
  13. 如申請專利範圍第12項之方法，其中該導電薄膜包括一配置於該光阻劑上之第一部份及一剩餘之第二部分，該第二光阻劑之移除將該導電薄膜之該第一部份移除掉。
  14. 如申請專利範圍第13項之方法，其中該光阻劑係藉由使用一光罩而形成，該光罩包括一光阻隔區域、一半透明區域、及一光傳送區域。
  15. 如申請專利範圍第13項之方法，其中該第二光阻劑之移除包含灰化。
  16. 如申請專利範圍第13項之方法，其中該像素電極之形成包含：於該閘極線及該資料線之該經曝現部分上形成接觸輔助物。
  17. 如申請專利範圍第13項之方法，其中該半導體層、該資料線、及該汲電極係由一平板印刷步驟形成。
  18. 一種薄膜電晶體陣列面板，其包含有：一形成於一基板上之閘極線；一形成於該閘極線上之閘極絕緣層；一形成於該閘極絕緣層上之半導體層；一形成於該半導體層上之歐姆接觸；一資料線及一汲電極，該資料線及該汲電極係至少部分形成於該歐姆接觸上；一鈍化層，該鈍化層係形成於該資料線及該汲電極 上，且其具有一至少部分地曝現該汲電極之一部分的第一接觸孔及一曝現該資料線之一部分的第二接觸孔；一像素電極，該像素電極係形成於該鈍化層上且透過該第一接觸孔被連接至該汲電極；及一第一接觸輔助物，該第一接觸輔助物係形成於該資料線之該經曝現部分上且具有實質上與該第二接觸孔之邊緣重疊的邊緣，該第一接觸輔助物係配置於該第二接觸孔之內。
  19. 如申請專利範圍第18項之薄膜電晶體陣列面板，其中該閘極絕緣層及該鈍化層具有一曝現該閘極線之一部分的第三接觸孔，且該薄膜電晶體陣列面板更包含一第二接觸輔助物，該第二接觸輔助物係形成於該閘極線之該經曝現部分上且其具有實質上與該第三接觸孔之邊緣重疊的邊緣。
  20. 如申請專利範圍第18項之薄膜電晶體陣列面板，其中除了配置於該資料線及該汲電極間之一部分外，該半導體層具有實質上與該歐姆接觸、該資料線、及該汲電極相同之平面外形。
TW094108373A 2004-03-19 2005-03-18 薄膜電晶體陣列面板及其製造方法 TWI382452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040018805A KR20050093881A (ko) 2004-03-19 2004-03-19 박막 트랜지스터 표시판의 제조 방법
KR1020040064021A KR101046925B1 (ko) 2004-08-13 2004-08-13 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200535971A TW200535971A (en) 2005-11-01
TWI382452B true TWI382452B (zh) 2013-01-11

Family

ID=35042082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094108373A TWI382452B (zh) 2004-03-19 2005-03-18 薄膜電晶體陣列面板及其製造方法

Country Status (4)

Country Link
US (2) US7172913B2 (zh)
JP (1) JP5153999B2 (zh)
CN (1) CN100416754C (zh)
TW (1) TWI382452B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR101251995B1 (ko) * 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR100855851B1 (ko) * 2007-01-26 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
US8133773B2 (en) * 2007-10-17 2012-03-13 Au Optronics Corporation Apparatus and method for reducing photo leakage current for TFT LCD
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8193546B2 (en) * 2010-06-04 2012-06-05 Pinecone Energies, Inc. Light-emitting-diode array with polymer between light emitting devices
US8193015B2 (en) * 2010-11-17 2012-06-05 Pinecone Energies, Inc. Method of forming a light-emitting-diode array with polymer between light emitting devices
US20120228651A1 (en) * 2010-11-17 2012-09-13 Ncku Research And Development Foundation Light-emitting-diode array
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN103268867B (zh) * 2013-05-31 2015-04-15 信利半导体有限公司 Tft阵列基板的制作方法
CN104238217B (zh) * 2014-09-05 2017-03-01 深圳市华星光电技术有限公司 一种抗色偏显示面板
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105093668B (zh) * 2015-09-28 2018-05-29 深圳市华星光电技术有限公司 一种彩色滤光片基板及其制造方法、液晶显示面板
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978058A (en) * 1997-08-22 1999-11-02 Frontec Incorporated Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
US20020021403A1 (en) * 2000-06-21 2002-02-21 Kim Jong-Woo Liquid crystal display device and method of fabricating the same
US20030133067A1 (en) * 1998-12-31 2003-07-17 Woon-Yong Park Thin film transistor array panel

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195555A (ja) * 1984-10-16 1986-05-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05257167A (ja) * 1992-03-12 1993-10-08 Hitachi Ltd Ｔｆｔ−ｌｃｄの製造方法
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100313125B1 (ko) * 1999-12-08 2001-11-07 김순택 박막 트랜지스터의 제조 방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978058A (en) * 1997-08-22 1999-11-02 Frontec Incorporated Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
US20030133067A1 (en) * 1998-12-31 2003-07-17 Woon-Yong Park Thin film transistor array panel
US20020021403A1 (en) * 2000-06-21 2002-02-21 Kim Jong-Woo Liquid crystal display device and method of fabricating the same
US20040105067A1 (en) * 2000-06-21 2004-06-03 Lg Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
US7172913B2 (en) 2007-02-06
CN1670909A (zh) 2005-09-21
US20050221546A1 (en) 2005-10-06
CN100416754C (zh) 2008-09-03
JP5153999B2 (ja) 2013-02-27
TW200535971A (en) 2005-11-01
JP2005277418A (ja) 2005-10-06
US20070102770A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
TWI382452B (zh) 薄膜電晶體陣列面板及其製造方法
TWI404213B (zh) 薄膜電晶體陣列面板及其製造方法
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US8865533B2 (en) Thin film transistor array panel and method of manufacturing the same
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101100887B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006163389A (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8405082B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7501297B2 (en) Thin film transistor array panel and manufacturing method thereof
JP2013507771A (ja) マスク・レベルを削減した金属酸化物ｆｅｔの製造法
KR101039022B1 (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR20100007561A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080000788A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100848113B1 (ko) 배선의 접촉 구조 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2005020313A1 (fr) Substrat a transistors en couches minces et son procede de production