CN100416754C - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN100416754C
CN100416754C CNB2005100557656A CN200510055765A CN100416754C CN 100416754 C CN100416754 C CN 100416754C CN B2005100557656 A CNB2005100557656 A CN B2005100557656A CN 200510055765 A CN200510055765 A CN 200510055765A CN 100416754 C CN100416754 C CN 100416754C
Authority
CN
China
Prior art keywords
photoresist
data wire
drain electrode
film transistor
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100557656A
Other languages
English (en)
Other versions
CN1670909A (zh
Inventor
李禹根
赵范锡
李制勋
郑敞午
金湘甲
吴旼锡
李永旭
崔熙焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040018805A external-priority patent/KR20050093881A/ko
Priority claimed from KR1020040064021A external-priority patent/KR101046925B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1670909A publication Critical patent/CN1670909A/zh
Application granted granted Critical
Publication of CN100416754C publication Critical patent/CN100416754C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

本发明提供了一种制造薄膜晶体管阵列面板的方法，包括以下步骤：在基片上形成栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成数据线及漏极；在数据线及漏极上沉积钝化层；在钝化层上形成光致抗蚀剂，该光致抗蚀剂包含第一部分和比第一部分薄的第二部分；利用将光致抗蚀剂作为掩模蚀刻钝化层，以至少部分地露出漏极的一部分；除去光致抗蚀剂的第二部分；沉积导电薄膜；以及除去光致抗蚀剂，以在漏极的露出部分上形成像素电极。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
诸如液晶显示器(LCD)或有机发光显示器这样的有源型显示装置包括以矩阵排列并包含场产生电极和开关元件的多个像素。开关元件包含具有栅极、源极、及漏极三端子的薄膜晶体管(TFT)。每个像素的薄膜晶体管响应栅极信号将数据信号选择性地传输到场产生电极。
该显示装置进一步包括向开关元件传输信号的多条信号线，其包含传输栅极信号的栅极线和传输数据信号的数据线。
液晶显示器和有机发光显示器包含具有薄膜晶体管、场产生电极、及信号线的面板，该面板指的是薄膜晶体管阵列面板。
薄膜晶体管阵列面板具有包含多个导电层和绝缘层的分层结构。栅极线、数据线、及场产生电极由不同的导电层组成并且通过绝缘层被分离。
具有该分层结构的薄膜晶体管阵列面板通过多次光刻步骤和后面的蚀刻步骤制成。由于光刻对费用和时间有要求，因此需要减少光刻步骤的次数。
发明内容
本发明提供了一种制造薄膜晶体管阵列面板的方法，包括以下步骤：在基片上形成栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成数据线及漏极；在数据线及漏极上沉积钝化层；在钝化层上形成光致抗蚀剂，该光致抗蚀剂包含第一部分和比第一部分薄的第二部分；利用将光致抗蚀剂作为掩模蚀刻钝化层，以至少部分地露出漏极的一部分；除去光致抗蚀剂的第二部分；沉积导电薄膜；以及除去光致抗蚀剂，以在漏极的露出部分上形成像素电极。
导电薄膜可以包含设置在光致抗蚀剂上的第一部分和剩余的第二部分，除去光致抗蚀剂时，同时除去导电薄膜的第一部分。
可以利用包含遮光区域、半透射区域、及透光区域的光掩模形成光致抗蚀剂。
光致抗蚀剂的第二部分的去除减小了光致抗蚀剂的第一部分的厚度。
光致抗蚀剂的第二部分的去除可以包括抛光。
钝化层的蚀刻可以露出数据线的一部分，并且像素电极的形成包括：在数据线的露出部分上形成第一接触辅助部件。
钝化层的蚀刻可以包括：蚀刻栅极绝缘层以露出栅极线的一部分，并且像素电极的形成包括：在栅极线的露出部分上形成第二接触辅助部件。
第一接触辅助部件及第二接触辅助部件的边缘可以基本上与数据线的露出部分的边缘及栅极线的露出部分的边缘一致。
可以通过一次光刻步骤形成半导体层、数据线、及漏极。
本发明提供了一种制造薄膜晶体管阵列面板的方法，包括以下步骤：在基片上形成栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成数据线及漏极；在数据线及漏极上沉积钝化层；在钝化层上形成光致抗蚀剂，该光致抗蚀剂包含第一部分和比第一部分薄的第二部分；利用光致抗蚀剂作为掩模蚀刻钝化层或栅极绝缘层以露出数据线的一部分或栅极线一部分；除去光致抗蚀剂的第二部分；沉积导电薄膜；以及除去光致抗蚀剂以在数据线的露出部分或栅极线的露出部分上形成接触辅助部件。
导电薄膜包括设置在光致抗蚀剂上的第一部分和剩余的第二部分，除去光致抗蚀剂时，同时除去导电薄膜的第一部分。
一种制造薄膜晶体管阵列面板的方法，可以包括以下步骤：在基片上形成栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成数据线及漏极；在数据线及所述漏极上沉积钝化层；在钝化层上形成第一光致抗蚀剂；利用第一光致抗蚀剂作为掩模蚀刻钝化层，以形成至少部分地露出漏极一部分的第一接触孔并露出栅极线的一部分上的栅极绝缘层的一部分；将第一光致抗蚀剂转换成第二光致抗蚀剂；利用第二光致抗蚀剂作为掩模蚀刻钝化层及栅极绝缘层，以分别形成露出部分栅极线及数据线的第二接触孔及第三接触孔；沉积导电薄膜；以及除去光致抗蚀剂以在漏极的露出部分上形成像素电极。
导电薄膜可以包含设置在光致抗蚀剂上的第一部分和剩余的第二部分，除去第二光致抗蚀剂时，同时除去导电薄膜的第一部分。
可以通过利用包含遮光区域、半透射区域、及透光区域的光掩模形成光致抗蚀剂。
第二光致抗蚀剂的去除可以包括抛光。
像素电极的形成可以包括：在栅极线和数据线的露出部分上形成接触辅助部件。
可以通过一次光刻步骤形成半导体层、数据线、及漏极。
本发明提供了一种薄膜晶体管阵列面板，该面板包括：栅极线，形成在基片上；栅极绝缘层，形成在栅极线上；半导体层，形成在栅极绝缘层上；欧姆接触部件，形成在半导体层上；数据线及漏极，至少部分地形成在欧姆接触部件上；钝化层，形成在数据线及漏极上，并且具有至少露出漏极的一部分的第一接触孔和至少露出数据线的一部分的第二接触孔；像素电极，形成在钝化层上，并且通过第一接触孔与漏极连接；以及第一接触辅助部件，形成在数据线的露出部分上，并且具有基本与第二接触孔的边缘一致的边缘。
栅极绝缘层和钝化层具有露出栅极线一部分的第三接触孔，而薄膜晶体管阵列面板可以进一步包括形成在栅极线的露出部分上并且具有基本与第三接触孔边缘一致的边缘的第二接触辅助部件。
半导体层除了设置在数据线与漏极之间的部分之外，可以具有基本与数据线及漏极相同的平面形状。
附图说明
本发明通过参照附图详细地描述其实施例而变得更为显而易见，在附图中：
图1是根据本发明实施例的薄膜晶体管阵列面板的布局图；
图2A是沿着IIA-IIA′线如图1所示的薄膜晶体管阵列面板截面图；
图2B是沿着IIB-IIB′线及IIB′-IIB″线的如图1所示的薄膜晶体管阵列面板截面图；
图3、图6、和图9分别是根据本发明实施例在其制造方法的中间步骤中如图1-2B所示的薄膜晶体管阵列面板布局图；
图4A是图沿着IVA-IVA′线如图3所示的薄膜晶体管阵列面板截面图；
图4B是沿着IVB-IVB′线及IVB′-IVB″线如图3所示的薄膜晶体管阵列面板截面图；
图5A及图5B示出了如图4A及图4B所示步骤之后的步骤，在此图5A是沿着IVA-IVA′线如图3所示的薄膜晶体管阵列面板截面图，而图5B是沿着IVB-IVB′线及IVB′-IVB″线如图3所示的薄膜晶体管阵列面板截面图；
图7A是沿着VIIA-VIIA′线如图6所示的薄膜晶体管阵列面板截面图；
图7A是沿着VIIB-VIIB′线及VIIB′-VIIB″线如图6所示的薄膜晶体管阵列面板截面图；
图8A及图8B示出了如图7A及图7B所示步骤之后的步骤，在此图8A是沿着VIIA-VIIA′线如图6所示的薄膜晶体管阵列面板截面图，而图8A是沿着VIIB-VIIB′线及VIIB′-VIIB″线如图6所示的薄膜晶体管阵列面板截面图；
图10A是沿着XA-XA′线如图9所示的薄膜晶体管阵列面板截面图；
图10B是沿着XB-XB′线及XB′-XB″线如图9所示的薄膜晶体管阵列面板截面图；
图11A及图11B示出了如图10A及图10B所示步骤之后的步骤，在此图11A是沿着XA-XA′线如图9所示的薄膜晶体管阵列面板截面图，而图11B是沿着XB-XB′线及XB′-XB″线如图9所示的薄膜晶体管阵列面板截面图；
图12A及图12B示出了如图11A及图11B所示步骤之后的步骤，在此图12A是沿着XA-XA′线如图9所示的薄膜晶体管阵列面板截面图，而图12B是沿着XB-XB′线及XB′-XB″线如图9所示的薄膜晶体管阵列面板截面图；
图13是根据本发明实施例的薄膜晶体管阵列面板的布局图；
图14A是沿着XIVA-XIVA′线如图13所示的薄膜晶体管阵列面板截面图；
图14B是沿着XIVB-XIVB′线如图13所示的薄膜晶体管阵列面板截面图；
图15、图17、及图20是根据本发明实施例在其制造方法的中间步骤中如图13-14B所示的薄膜晶体管阵列面板布局图；
图16A是沿着XVIA-XVIA′线如图15所示的薄膜晶体管阵列面板截面图；
图16B是沿着XVIB-XVIB′线及XVIB′-XVIB″线如图15所示的薄膜晶体管阵列面板截面图；
图18A是沿着XVIIIA-XVIIIA′线如图17所示的薄膜晶体管阵列面板截面图；
图18B是沿着XVIIIB-XVIIIB′线如图17所示的薄膜晶体管阵列面板截面图；
图19A及图19B示出了如图18A及图18B所示步骤之后的步骤，在此图19A是沿着XVIIIA-XVIIIA′线如图17所示的薄膜晶体管阵列面板截面图，而图19B是沿着XVIIIB-XVIIIB′线如图17所示的薄膜晶体管阵列面板截面图；
图21A是沿着XXIA-XXIA′线如图20所示的薄膜晶体管阵列面板截面图；
图21B是沿着XXIB-XXIB′线如图20所示的薄膜晶体管阵列面板截面图；
图22A及图22B示出了如图21A及图21B所示步骤之后的步骤，在此图22A是沿着XXIA-XXIA′线如图20所示的薄膜晶体管阵列面板截面图，而图22B是沿着XXIB-XXIB′线如图20所示的薄膜晶体管阵列面板截面图；以及
图23A及图23B示出了如图22A及图22B所示步骤之后的步骤，在此图23A是沿着XXIA-XXIA′线如图20所示的薄膜晶体管阵列面板截面图，而图23B是沿着XXIB-XXIB′线如图20所示的薄膜晶体管阵列面板截面图。
符号说明
40、42、44、50、52、54、70、72、74：光致抗蚀剂
60、65：掩模61、        66：基片
62、67：遮光层          81、82：接触辅助部件
90、91、92：导电薄膜    110：绝缘基片
121、129：栅极线        124：栅极
131、137：存储电极      140：栅极绝缘层
150：本征非晶硅层       151、154：半导体
160：非本征非晶硅层     161、163、165：欧姆接触部件
170：导电薄膜           171、179：数据线
173：源极               175：漏极
180：钝化层             181、182、185：接触孔
190：像素电极           BA1、BA2：遮光区域
SA1、SA2：半透明区域    TA1、TA2：透光区域
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的实施例。然而，本发明可表现为不同形式，它不局限于在此说明的实施例。
在附图中，为了清楚起见，扩大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的标号，应当理解的是当提到层、膜、区域、或基片等元件在别的元件“上”时，指其直接位于别的元件上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的元件上时，意味着并无别的元件介于其间。
下面，参照附图详细说明根据本发明实施例的薄膜晶体管阵列面板及其制造方法。
参照图1至图2B详细地说明根据本发明实施例的薄膜晶体管阵列面板。
图1是根据本发明实施例的薄膜晶体管阵列面板的布局图，图2A是沿着IIA-IIA′线如图1所示的薄膜晶体管阵列面板截面图，而图2B是沿着IIB-IIB′线及IIB′-IIB″线的如图1所示的薄膜晶体管阵列面板截面图。
在诸如透明玻璃等这样的绝缘基片110上形成多条栅极线121。
多条栅极线121基本上在横向延伸以传输栅极信号。每个栅极线121包含向上和向下突出的多个栅极124。每个栅极线121进一步包含用于与其它层或驱动电路接触具有大面积的端部129。多条栅极线121可以延伸以连接到可以被集成在薄膜晶体管阵列面上的驱动电路。
优选地，多条栅极线121由诸如铝和铝合金这样的铝系列金属、诸如银和银合金这样的银系列金属、诸如铜和铜合金这样的铜系列金属、诸如钼、钼合金这样的钼系列金属、铬(Cr)、钛(Ti)、或钽(Ta)组成。多条栅极线121可以具有包含物理性质不同的两个膜的多层结构。两个膜中的一个膜优选由用于减少多条栅极线121中信号延迟或电压下降的低电阻率金属组成，该电阻率金属包含铝系列金属、银系列金属、以及铜系列金属。另一个膜优选由与诸如氧化铟锡(ITO)及氧化铟锌(IZO)这样的其它材料具有良好物理、化学、及电接触特性的诸如钼系列金属、铬、钛、或钽组成。两个膜组合的较好实例是下部铬膜和上部铝(合金)膜以及下部铝(合金)膜和上部钼(合金)膜。然而，它们可以由不同的金属和导体组成。
多条栅极线121的侧面相对于基片的表面倾斜，并且其倾角在约30-80度范围内。
优选地，在栅极线121上形成由氮化硅(SiNx)组成的栅极绝缘层140。
优选地，在栅极绝缘层140上形成由氢化非晶硅(缩写为″a-Si″)或多晶硅组成的多个半导体条151。每个半导体条151主要基本上在纵向延伸并具有向多个栅极124分支的多个突出部154。
优选地，在多个半导体条151上形成由硅化物或重掺杂n型杂质的n+氢化非晶硅组成的多个欧姆接触条或岛161、165。每个欧姆接触条161具有多个突出部163，而突出部163和欧姆接触岛165成对地位于多个半导体条151的多个突出部154上。
多个半导体条151和欧姆接触部件161、165的侧面相对于基片的表面倾斜，并且其倾角优选为约30-80度的范围内。
在欧姆接触部件161、165上形成多条数据线171及与多条数据线171分离的多个漏极175。
多条数据线171基本上在纵向延伸以传输数据电压并与多条栅极线121交叉。每条数据线171包含具有用于与其它层或外部装置接触的大面积的端部179和向多个栅极124突出的多个源极173。
每个漏极175具有宽端部177和线性端部。该宽端部177具有与其它层接触的大面积，而线性端部被弯曲的源极173部分地包围。
栅极124、源极173、及漏极175与半导体条151的突出部154一起形成薄膜晶体管，该薄膜晶体管具有形成在突出部154上的通道，将该突出部设置在源极173与漏极175之间。
优选地，多条数据线171及多个漏极175由诸如铬、钼、钛、钽这样的难熔金属或其合金组成。然而，它们可以具有包含难熔金属膜(未示出)和低电阻率膜(未示出)的多层结构。该多层结构的较好实例是包含下部铬/钼(合金)膜和上部铝(合金)膜的双层结构、以及下部钼(合金)膜、中部铝(合金)膜、和上部钼(合金)膜的三层结构。
与多条栅极线121类似，多条数据线171和多个漏极175具有倾斜的边缘轮廓，并且其倾角约为30-80度的范围内。
仅将欧姆接触部件161、165置于其下部半导体条151和其上部半导体171及漏极175之间并且降低了其间的接触电阻。多个半导体条151具有几乎与多条数据线171和多个漏极175及其下面的欧姆接触部件161、165相同的平面形状。然而，多个半导体条151的突出部154包含没有被数据线171及漏极175覆盖的某些部分，如位于源极173与漏极175之间的部分。可供选择地，只有突出部154可以被保留以形成不具有半导体条151其它部分的多个岛。
在多条数据线171、和漏极175、以及半导体条151的露出部分上形成钝化层180。钝化层180优选由诸如氮化硅或氧化硅这样的无机绝缘体、具有良好平坦化特性的感光性有机材料、或通过等离子化学汽相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F这样的低于4.0的低电容率绝缘材料组成。钝化层180可以具有包含下部无机膜和上部有机膜的双层结构，以便它可以利用有机膜而且它可以保护半导体条151的露出部分。
钝化层180具有分别露出多条数据线171的端部179和漏极175的部件的多个接触孔182、185。钝化层180和栅极绝缘层140具有露出多条栅极线121端部129的部件的多个接触孔181。
在钝化层180上形成多个像素电极190，而在多个接触孔181、182上形成多个接触辅助部件81、82。像素电极190和接触辅助部件81、82优选由诸如IZO或ITO这样的透明导体或诸如银或铝这样的反射性导体组成。
像素电极190通过多个接触孔185与多个漏极175进行物理和电连接，以便接收来自多个漏极175的数据电压。提供有数据电压的像素电极190和提供有共同电压的共同电极(未示出)一起产生电场，其决定了设置在两个电极之间的液晶分子的方向或在光发射层(未示出)产生电流以发射光。
就液晶显示器而言，像素电极190与共同电极形成被称之为“液晶电容器”的电容器，其在薄膜晶体管关闭之后存储施加的电压。被称之为“存储电容器”的另外电容器，其与并联连接于液晶电容器，用于提高电压存储力。该存储电容器通过重叠像素电极190和与其相邻的前一栅极线121或单独的信号线而得到。
接触辅助部件81、82的边缘基本上与钝化层180的接触孔181、182的边缘一致，并且它们通过接触孔181、182分别与栅极线121的端部129及数据线171的端部179连接。接触辅助部件81、82保护端部129及179并补充端部129及端部179与外部装置的粘结。
下面，参照图3至图11B和图1至图2B详细地描述根据本发明实施例制造如图1至图2B所示的薄膜晶体管阵列面板的方法。
图3、图6、和图9分别是根据本发明实施例在其制造方法的中间步骤中如图1-2B所示的薄膜晶体管阵列面板布局图。图4A是图沿着IVA-IVA′线如图3所示的薄膜晶体管阵列面板截面图，图4B是沿着IVB-IVB′线及IVB′-IVB″线如图3所示的薄膜晶体管阵列面板截面图。图5A及图5B示出了如图4A及图4B所示步骤之后的步骤，在此图5A是沿着IVA-IVA′线如图3所示的薄膜晶体管阵列面板截面图，而图5B是沿着IVB-IVB′线及IVB′-IVB″线如图3所示的薄膜晶体管阵列面板截面图。图7A是沿着VIIA-VIIA′线如图6所示的薄膜晶体管阵列面板截面图。图7A是沿着VIIB-VIIB′线及VIIB′-VIIB″线如图6所示的薄膜晶体管阵列面板截面图。图8A及图8B示出了如图7A及图7B所示步骤之后的步骤，在此图8A是沿着VIIA-VIIA′线如图6所示的薄膜晶体管阵列面板截面图，而图8A是沿着VIIB-VIIB′线及VIIB′-VIIB″线如图6所示的薄膜晶体管阵列面板截面图。图10A是沿着XA-XA′线如图9所示的薄膜晶体管阵列面板截面图。图10B是沿着XB-XB′线及XB′-XB″线如图9所示的薄膜晶体管阵列面板截面图。图11A及图11B示出了如图10A及图10B所示步骤之后的步骤，在此图11A是沿着XA-XA′线如图9所示的薄膜晶体管阵列面板截面图，而图11B是沿着XB-XB′线及XB′-XB″线如图9所示的薄膜晶体管阵列面板截面图。图12A及图12B示出了如图11A及图11B所示步骤之后的步骤，在此图12A是沿着XA-XA′线如图9所示的薄膜晶体管阵列面板截面图，而图12B是沿着XB-XB′线及XB′-XB″线如图9所示的薄膜晶体管阵列面板截面图。
参照图3、4A和4B，在优选由透明玻璃组成的绝缘基片110上通过溅射等方法沉积优选由金属组成的导电层。该导电层可以具有约1,500-5,000
Figure C20051005576500201
的厚度。然后该导电层进行光刻和蚀刻以形成包含栅极124及端部129的多条栅极线121。
参照图5A及图5B，通过化学汽相沉积法(CVD)连续沉积栅极绝缘层140、本征非晶硅(a-Si)层150、以及非本征非晶硅(a-Si)层160。优选地，栅极绝缘层140由氮化硅组成并且具有2,000-5,000
Figure C20051005576500202
的厚度。优选地，栅极绝缘层140的沉积温度是在约250-450℃的范围内。
接着，优选由金属组成的导电薄膜170通过溅射等进行沉积，并且在导电薄膜170上涂布厚度约为1-2微米的光致抗蚀剂层(感光层)40。
通过光掩模(未示出)对光致抗蚀剂膜40曝光并显像，以便被显像的光致抗蚀剂厚度随位置而不同。如图5A及图5B所示的光致抗蚀剂包含按照厚度逐渐变小顺序的第一至第三部分。位于区域A的第一部分和位于区域B的第二部分分别用附图标号42和44表示，而位于剩余区域C的第三部分未标注附图标记，这是因为第三部分的厚度基本为0，以露出下面的导电薄膜170。第一部分42与第二部分44的厚度比根据后续步骤的工艺条件进行调整。优选地，第二部分44的厚度为第一部分42厚度的1/2以下，具体而言，约为4,000
Figure C20051005576500203
以下。
通过多种技术可以获得光致抗蚀剂的位置依赖型厚度，例如，通过在曝光掩模以及透光区域和遮光区域上设置半透明区域而获得。这些半透明区域可以含有具有中间透射比或中间厚度的狭缝图案、晶格(点阵)图案、薄膜。当利用狭缝图案时，优选的是狭缝的宽度或狭缝之间的距离小于用于光刻的曝光器的分辨率。另一实施是使用可回流光致抗蚀剂。具体而言，一旦通过利用仅具有透明区域和不透明区域的普通曝光掩模而形成由可回流材料组成的光致抗蚀剂图案，将它进行回流过程以流动到不具有光致抗蚀剂的区域，从而形成薄的部分。
光致抗蚀剂42、44的不同厚度允许使用适当的工艺条件时可以选择性地蚀刻下部层。因此，通过一系列蚀刻步骤可获得如图6、7A、图7B所示的包含源极173和端部179的多条数据线171及多个漏极175和宽端部177，以及包括突出部163的多个欧姆接触条161、多个欧姆接触岛165和含有多个突出部154的多个半导体条151。
为了方便说明，将位于布线区域A的导电层170、非本征非晶硅层160、以及本征非晶硅层150的部分称作第一部分，将位于通道区域B的导电薄膜170、非本征非晶硅层160、本征非晶硅层150的部分称作第二部分，而将位于剩余区域C的导电薄膜170、非本征非晶硅层160、本征非晶硅层150的部分称作第三部分。
形成这种结构的典型顺序如下：
(1)除去位于剩余区域C的导电薄膜170、非本征非晶硅层160及本征非晶硅层150的第三部分；
(2)除去位于通道区域B的光致抗蚀剂的第二部分44；
(3)除去位于通道区域B的导电薄膜170及非本征非晶硅层160的第二部分；以及
(4)除去位于布线区域A的光致抗蚀剂的第一部分42。
形成这种结构的另一种典型顺序如下：
(1)除去位于剩余区域C的导电薄膜170的第三部分；
(2)除去位于通道区域B的光致抗蚀剂的第二部分44；
(3)除去非本征非晶硅层160及本征非晶硅层150的第三部分；
(4)除去位于通道区域B的导电薄膜170的第二部分；
(5)除去位于布线区域A的光致抗蚀剂的第一部分42；以及
(6)除去位于通道区域B的非本征非晶硅层160的第二部分。
若选择适当的蚀刻条件，则可以同时除去光致抗蚀剂的第三部分下面的非本征非晶硅层160及本征非晶硅层150部分和光致抗蚀剂的第二部分44。与此类似，可以同时除去光致抗蚀剂的第二部分44下面的非本征非晶硅层160部分和光致抗蚀剂的第一部分42。例如，SF6和HCl的混合气体或SF6和O2的混合气体可以蚀刻光致抗蚀剂和非晶硅层150和160，同时具有基本相同的蚀刻比。
残留在导电薄膜170表面的光致抗蚀剂残留物可以通过抛光等除去。参照图8A及图8B，沉积钝化层180并涂布正性光致抗蚀剂50。其后将光掩模60与基片110对准。
光掩模60包含透明基片61和不透明的遮光层62，并将它分为透光区域TA1、遮光区域BA1、以及半透明区域SA1。遮光层62没有被设置在透光区域TA1，而将它设置在遮光区域BA1和半透明区域SA1上。遮光层62的宽度在预定值以上的部分位于遮光区域BA1，而宽度或间隔在预定值以下的多个部分位于半透明区域SA1以形成多个狭缝。半透明区域SA1面对由栅极线121和数据线171围绕的区域，透光区域TA1面对栅极线121的端部129、数据线171的端部179及漏极175的一部分，而遮光区域BA1面对剩余部分。
通过这种光掩模60对光致抗蚀剂50曝光并将它显像，以便接受了预定量光的光致抗蚀剂50部分被除去。参照图8A及图8B，面对透光区域TA1的光致抗蚀剂50部分被除去，面对半透明区域SA1的光致抗蚀剂50部分厚度变小，而面对遮光区域BA1的光致抗蚀剂50部分则没有变化。在附图中，斜线部分表示显像后除去的光致抗蚀剂50部分。
参照图9、10A、10B，利用作为蚀刻掩模的光致抗蚀剂50的剩余部分52、54蚀刻钝化层180及栅极绝缘层140，以形成露出栅极线121的端部129、数据线171的端部179及漏极175的一部分的多个接触孔181、182、185。
参照图11A及图11B，通过抛光等除去光致抗蚀剂50的薄部分54，而厚部分52的厚度变薄。
参照图12A及图12B，通过溅射法等沉积优选由IZO、ITO或非晶形ITO组成的导电薄膜90。
导电薄膜90包含设置在光致抗蚀剂52上的第一部分91和剩余的第二部分92。由于光致抗蚀剂52的厚度而致使光致抗蚀剂52的表面和底面之间的高度差较大，因此导电薄膜90的第一部分91和第二部分92至少部分地彼此分离以形成其间的缝隙，并且至少部分地露出光致抗蚀剂52的侧面。
然后，将基片110浸泡在显影剂中，以致显影剂通过光致抗蚀剂52露出的侧面渗入光致抗蚀剂52中以除去光致抗蚀剂52。此时，设置在光致抗蚀剂52上的导电薄膜90的第一部分91与光致抗蚀剂52一起脱落，将其称作“卸下(lift-off)”。结果，只剩下导电薄膜90的第二部分92以形成如图1和图2A及图2B所示的多个像素电极190和多个接触辅助部件81、82。
由于根据实施例薄膜晶体管阵列面板的制造方法利用光刻步骤同时形成数据线171、漏极175、半导体151、以及欧姆接触部件161、165，并且省略了用于形成像素电极190及接触辅助部件81、82的光刻步骤，因此简化了制造过程。
如图10B所示，尽管同时蚀刻设置在栅极线121端部129及数据线171端部179的钝化层180及栅极绝缘层140，但本发明并不局限于此。
例如，掩模60的半透明区域SA1包含面对接触孔182的区域以及面对像素电极190的区域，因而在光致抗蚀剂50显影后设置在接触孔182上的光致抗蚀剂50部分没有被完全除去。因此，光致抗蚀剂50的薄部分存在于接触孔182以及像素电极190，而在接触孔181和185上不存在光致抗蚀剂。其后，钝化层180利用作为蚀刻掩模的光致抗蚀剂52、54进行蚀刻以露出漏极175的接触孔185并露出位于接触孔181的栅极绝缘层140。在除去光致抗蚀剂的第二部分54后，蚀刻钝化层180和栅极绝缘层140的露出部分以形成接触孔181、182。
下面，参照图13、14A、图14B详细描述根据本发明的另一实施例的薄膜晶体管阵列面板。
图13是根据本发明实施例的薄膜晶体管阵列面板的布局图，图14A是沿着XIVA-XIVA′线如图13所示的薄膜晶体管阵列面板截面图，而图14B是沿着XIVB-XIVB′线如图13所示的薄膜晶体管阵列面板截面图。
根据该实施例的薄膜晶体管阵列面板的分层结构基本上与图1、图2A、图2B所示的薄膜晶体管阵列面板的分层结构相同。
也就是说，在基片110上形成包括栅极124的多个栅极线121，在其上依次形成栅极绝缘层140、包括突出部154的多个半导体条151、包括突出部163的多个欧姆接触条161及多个欧姆接触岛165。在欧姆接触部件161、165上形成源极173及包括端部179的多条数据线和包括端部177的多个漏极175，并在其上形成钝化层180。在钝化层180上形成多个接触孔182、187，在钝化层180上形成多个像素电极190，在接触孔180上形成多个接触辅助部件82。
与图1、图2A和2B所示的薄膜晶体管阵列面板不同，根据本实施例的薄膜晶体管阵列面板进一步包括设置在与栅极线121相同层上的存储电极线131。存储电极线131与栅极线121基本上平行延伸，并且它们被提供有诸如共同电压这样的预定电压，该共同电压被施加于共同电极面板(未示出)上的共同电极。每条存储电极线131包括向上和向下突出并且与漏极175的宽端部177重叠的扩张部137。
存储电极线131与像素电极190及与其相连的漏极175重叠以形成存储电容器。由于存储电极线131的扩张部137与漏极175宽端部177重叠，因此存储电容器的电容，即，存储电容量是较大的。
像素电极190与栅极线121及数据线171重叠以提高开口率。
接触辅助部件82从接触孔182延伸到钝化层180的表面。
下面，参照图15至图23B以及图13至图14B，详细说明根据本发明实施例制造如图13至图14B所示的薄膜晶体管阵列面板的方法。
图15、图17、及图20是根据本发明实施例在其制造方法的中间步骤中如图13-14B所示的薄膜晶体管阵列面板布局图。图16A是沿着XVIA-XVIA′线如图15所示的薄膜晶体管阵列面板截面图。图16B是沿着XVIB-XVIB′线及XVIB′-XVIB″线如图15所示的薄膜晶体管阵列面板截面图。图18A是沿着XVIIIA-XVIIIA′线如图17所示的薄膜晶体管阵列面板截面图。图18B是沿着XVIIIB-XVIIIB′线如图17所示的薄膜晶体管阵列面板截面图。图19A及图19B示出了如图18A及图18B所示步骤之后的步骤，在此图19A是沿着XVIIIA-XVIIIA′线如图17所示的薄膜晶体管阵列面板截面图，而图19B是沿着XVIIIB-XVIIIB′线如图17所示的薄膜晶体管阵列面板截面图。图21A是沿着XXIA-XXIA′线如图20所示的薄膜晶体管阵列面板截面图。图21B是沿着XXIB-XXIB′线如图20所示的薄膜晶体管阵列面板截面图。图22A及图22B示出了如图21A及图21B所示步骤之后的步骤，在此图22A是沿着XXIA-XXIA′线如图20所示的薄膜晶体管阵列面板截面图，而图22B是沿着XXIB-XXIB′线如图20所示的薄膜晶体管阵列面板截面图。图23A及图23B示出了如图22A及图22B所示步骤之后的步骤，在此图23A是沿着XXIA-XXIA′线如图20所示的薄膜晶体管阵列面板截面图，图23B是沿着XXIB-XXIB′线如图20所示的薄膜晶体管阵列面板截面图。
参照图15至图16，在优选由透明玻璃组成的绝缘基片110上形成包含栅极124和端部129的多条栅极线121和包含扩张部137的多条存储电极线131。
参照图17、18A、和18B，形成包含突出部154的多个半导体条151、包含突出部163的多个欧姆接触条161、多个欧姆接触岛165、包含源极173及端部179的多条数据线171、以及包含端部177的多个漏极175，其与参照图5A至图7B所述的基本相同。
参照图19A及图19B，沉积钝化层180并涂布正性光致抗蚀剂膜70。其后，将光掩模65与基片110对准。
光掩模65包含透明基片66和不透明的遮光层67并将它分为透光区域TA2、遮光区域BA2、以及半透明区域SA2。透光区域TA2面对数据线171的端部179及漏极175的一部分，半透明区域SA2包含面对栅极线121与由数据线171围绕的部分和设置在数据线171端部179上的透光区域TA2的部分，而遮光区域BA2面对剩余部分。
通过光掩模65对光致抗蚀剂70曝光并将其显像，以便除去光致抗蚀剂70的斜线部分。
参照图20、21A、和21B，利用光致抗蚀剂70的剩余部分72、74作为蚀刻掩模蚀刻钝化层180及栅极绝缘层140，以形成露出数据线171的端部179及漏极175一部分的多个接触孔182、185。
参照图22A及图22B，通过抛光等除去光致抗蚀剂70的薄部分74。
参照图23A及图23B，包含第一部分91的导电薄膜90设置在光致抗蚀剂72上和剩余的第二部分92。除去光致抗蚀剂72和导电薄膜90的第一部分91以形成如图13、图14A及图14B所示的多个像素电极190和多个接触部件82。
由于根据实施例的薄膜晶体管阵列面板的制造方法利用光刻步骤同时形成数据线171、漏极175、半导体151、以及欧姆接触部件161、165并且省略了用于形成像素电极190及接触性辅助部件82的光刻步骤，因此简化了制造工艺。
如图1-12B所示的薄膜晶体管阵列面板的许多上述特征及其制造方法可以适合于如图13-23B所示的薄膜晶体管阵列面板及其制造方法。
如上所述，利用一个光刻步骤形成连接漏极和像素电极的接触孔及像素电极。依次，省略了用于形成像素电极的光刻步骤，以简化制造方法，从而降低了制造时间和成本。
本发明可以用于包含LCD和OLED的任何显示装置。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1. 一种制造薄膜晶体管阵列面板的方法，包括以下步骤：
在基片上形成栅极线；
在所述栅极线上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成数据线及漏极；
在所述数据线及所述漏极上沉积钝化层；
在所述钝化层上形成光致抗蚀剂，所述光致抗蚀剂包含
第一部分和比所述第一部分薄的第二部分；
利用将所述光致抗蚀剂作为掩模蚀刻所述钝化层，以至
少部分地露出所述漏极的一部分；
除去所述光致抗蚀剂的第二部分；
沉积导电薄膜；以及
除去所述光致抗蚀剂，以在所述漏极的露出部分上形成像素电极。
2. 根据权利要求1所述的方法，其特征在于，所述导电薄膜包含设置在所述光致抗蚀剂上的第一部分和在所述光致抗蚀剂周围剩余的第二部分，除去所述光致抗蚀剂时，同时除去所述导电薄膜的所述第一部分。
3. 根据权利要求2所述的方法，其特征在于，利用包含遮光区域、半透射区域、及透光区域的光掩模形成所述光致抗蚀剂。
4. 根据权利要求2所述的方法，其特征在于，所述光致抗蚀剂的第二部分的去除减小了所述光致抗蚀剂的第一部分的厚度。
5. 根据权利要求4所述的方法，其特征在于，所述光致抗蚀剂的第二部分的去除包括抛光。
6. 根据权利要求2所述的方法，其特征在于，所述钝化层的蚀刻露出了所述数据线的一部分，并且所述像素电极的形成包括：在所述数据线的露出部分上形成第一接触辅助部件。
7.根 据权利要求6所述的方法，其特征在于，所述钝化层的蚀刻包括：蚀刻所述栅极绝缘层以露出所述栅极线的一部分，并且所述像素电极的形成包括：在所述栅极线的露出部分上形成第二接触辅助部件。
8. 根据权利要求7所述的方法，其特征在于，所述第一接触辅助部件及所述第二接触辅助部件的边缘与所述数据线的露出部分的边缘及所述栅极线的露出部分的边缘一致。
9. 根据权利要求1所述的方法，其特征在于，通过一次光刻步骤形成所述半导体层、所述数据线、及所述漏极。
10. 一种制造薄膜晶体管阵列面板的方法，包括以下步骤：
在基片上形成栅极线；
在所述栅极线上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成数据线及漏极；
在所述数据线及所述漏极上沉积钝化层；
在所述钝化层上形成光致抗蚀剂，所述光致抗蚀剂包含第一部分和比所述第一部分薄的第二部分；
利用所述光致抗蚀剂作为掩模蚀刻所述钝化层或所述栅极绝缘层以露出所述数据线的一部分或所述栅极线一部分；
除去所述光致抗蚀剂的第二部分；
沉积导电薄膜；以及
除去所述光致抗蚀剂以在所述数据线的露出部分或所述栅极线的露出部分上形成接触辅助部件。
11. 根据权利要求10所述的方法，其特征在于，所述导电薄膜包括设置在所述光致抗蚀剂上的第一部分和在所述光致抗蚀剂周围剩余的第二部分，除去所述光致抗蚀剂时，同时除去所述导电薄膜的第一部分。
12. 一种制造薄膜晶体管阵列面板的方法，包括以下步骤：
在所述基片上形成栅极线；
在所述栅极线上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成数据线及漏极；
在所述数据线及所述漏极上沉积钝化层；
在所述钝化层上形成第一光致抗蚀剂；
利用所述第一光致抗蚀剂作为掩模蚀刻所述钝化层，以形成至少部分地露出所述漏极一部分的第一接触孔并露出所述栅极线的一部分上的所述栅极绝缘层的一部分；
将所述第一光致抗蚀剂转换成第二光致抗蚀剂；
利用所述第二光致抗蚀剂作为掩模蚀刻所述钝化层及所述栅极绝缘层，以分别形成露出部分所述栅极线及所述数据线的第二接触孔及第三接触孔；
沉积导电薄膜；以及
除去所述第二光致抗蚀剂以在所述漏极的露出部分上形成像素电极。
13. 根据权利要求12所述的方法，其特征在于，所述导电薄膜包含设置在所述第二光致抗蚀剂上的第一部分和在所述第二光致抗蚀剂周围剩余的第二部分，除去所述第二光致抗蚀剂时，同时除去所述导电薄膜的第一部分。
14. 根据权利要求13所述的方法，其特征在于，通过利用包含遮光区域、半透射区域、及透光区域的光掩模形成所述第一光致抗蚀剂。
15. 根据权利要求13所述的方法，其特征在于，所述第二光致抗蚀剂的去除包括抛光。
16. 根据权利要求13所述的方法，其特征在于，所述像素电极的形成包括：在所述栅极线和所述数据线的露出部分上形成接触辅助部件。
17. 根据权利要求13所述的方法，其特征在于，通过一次光刻步骤形成所述半导体层、所述数据线、及所述漏极。
18. 一种薄膜晶体管阵列面板，包括：
栅极线，形成在基片上；
栅极绝缘层，形成在所述栅极线上；
半导体层，形成在所述栅极绝缘层上；
欧姆接触部件，形成在所述半导体层上；
数据线及漏极，至少部分地形成在所述欧姆接触部件上；
钝化层，形成在所述数据线及所述漏极上，并且具有至
少露出所述漏极的一部分的第一接触孔和至少露出所述数据线的一部分的第二接触孔；
像素电极，形成在所述钝化层上，并且通过所述第一接触孔与所述漏极连接；以及
第一接触辅助部件，形成在所述数据线的露出部分上，并且具有与所述第二接触孔的边缘一致的边缘。
19. 根据权利要求18所述的薄膜晶体管阵列面板，其特征在于，所述栅极绝缘层和所述钝化层具有露出所述栅极线一部分的第三接触孔，而所述薄膜晶体管阵列面板包括形成在所述栅极线的露出部分上并且具有与所述第三接触孔边缘一致的边缘的第二接触辅助部件。
20. 根据权利要求18所述的薄膜晶体管阵列面板，其特征在于，所述半导体层除了设置在所述数据线与所述漏极之间的部分之外，具有与所述数据线及所述漏极相同的平面形状。
CNB2005100557656A 2004-03-19 2005-03-21 薄膜晶体管阵列面板及其制造方法 Active CN100416754C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040018805A KR20050093881A (ko) 2004-03-19 2004-03-19 박막 트랜지스터 표시판의 제조 방법
KR1020040018805 2004-03-19
KR1020040064021 2004-08-13
KR1020040064021A KR101046925B1 (ko) 2004-08-13 2004-08-13 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1670909A CN1670909A (zh) 2005-09-21
CN100416754C true CN100416754C (zh) 2008-09-03

Family

ID=35042082

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100557656A Active CN100416754C (zh) 2004-03-19 2005-03-21 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (2) US7172913B2 (zh)
JP (1) JP5153999B2 (zh)
CN (1) CN100416754C (zh)
TW (1) TWI382452B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US8901268B2 (en) * 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR101251995B1 (ko) * 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR100855851B1 (ko) * 2007-01-26 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
US8133773B2 (en) * 2007-10-17 2012-03-13 Au Optronics Corporation Apparatus and method for reducing photo leakage current for TFT LCD
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8193546B2 (en) * 2010-06-04 2012-06-05 Pinecone Energies, Inc. Light-emitting-diode array with polymer between light emitting devices
US8193015B2 (en) * 2010-11-17 2012-06-05 Pinecone Energies, Inc. Method of forming a light-emitting-diode array with polymer between light emitting devices
US20120228651A1 (en) * 2010-11-17 2012-09-13 Ncku Research And Development Foundation Light-emitting-diode array
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
CN103268867B (zh) * 2013-05-31 2015-04-15 信利半导体有限公司 Tft阵列基板的制作方法
CN104238217B (zh) 2014-09-05 2017-03-01 深圳市华星光电技术有限公司 一种抗色偏显示面板
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105093668B (zh) * 2015-09-28 2018-05-29 深圳市华星光电技术有限公司 一种彩色滤光片基板及其制造方法、液晶显示面板
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
CN1305223A (zh) * 1999-12-08 2001-07-25 三星Sdi株式会社 制造薄膜晶体管的方法
US6317173B1 (en) * 1997-12-31 2001-11-13 Samsung Electronics Co., Ltd. Liquid crystal displays, manufacturing methods and a driving method thereof
US20020119586A1 (en) * 2001-02-27 2002-08-29 Nec Corporation Process for forming pattern and method for producing liquid crystal display apparatus
US20030151095A1 (en) * 2001-02-05 2003-08-14 Chun-Gi You Thin film transistor array substrate for liquid crystal display and method for fabricating same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195555A (ja) * 1984-10-16 1986-05-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05257167A (ja) * 1992-03-12 1993-10-08 Hitachi Ltd Ｔｆｔ−ｌｃｄの製造方法
JP4111569B2 (ja) * 1997-08-22 2008-07-02 エルジー．フィリップス エルシーデー カンパニー，リミテッド 薄膜トランジスタ型液晶表示装置およびその製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
US6317173B1 (en) * 1997-12-31 2001-11-13 Samsung Electronics Co., Ltd. Liquid crystal displays, manufacturing methods and a driving method thereof
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
CN1305223A (zh) * 1999-12-08 2001-07-25 三星Sdi株式会社 制造薄膜晶体管的方法
US20030151095A1 (en) * 2001-02-05 2003-08-14 Chun-Gi You Thin film transistor array substrate for liquid crystal display and method for fabricating same
US20020119586A1 (en) * 2001-02-27 2002-08-29 Nec Corporation Process for forming pattern and method for producing liquid crystal display apparatus

Also Published As

Publication number Publication date
TWI382452B (zh) 2013-01-11
JP2005277418A (ja) 2005-10-06
US20050221546A1 (en) 2005-10-06
CN1670909A (zh) 2005-09-21
JP5153999B2 (ja) 2013-02-27
US20070102770A1 (en) 2007-05-10
US7172913B2 (en) 2007-02-06
TW200535971A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
CN100416754C (zh) 薄膜晶体管阵列面板及其制造方法
CN1728363B (zh) 薄膜晶体管阵列面板的制造方法
CN100487887C (zh) 薄膜晶体管阵列面板及其制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
JP4888629B2 (ja) 薄膜トランジスタ表示板の製造方法
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20100021236A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US7501297B2 (en) Thin film transistor array panel and manufacturing method thereof
US20070082434A1 (en) Manufacturing of thin film transistor array panel
US20060160279A1 (en) Optical mask and manufacturing method of thin film transistor array panel using the optical mask
CN100459167C (zh) 薄膜晶体管阵列面板及其制造方法
KR20100007561A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
US7776633B2 (en) Thin film transistor array panel and method of manufacture
CN1808266B (zh) 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法
US7846784B2 (en) Thin film transistor array panel and manufacturing method thereof
CN107403805A (zh) 薄膜晶体管阵列面板及其制造方法
KR101046925B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060081164A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060068304A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060111753A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060125254A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060058967A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070014336A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060016925A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121221

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121221

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.