JPH09127556A - 表示装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 補助容量の電極構造を改善して表示装置の製
造工程を合理化する。 【解決手段】 表示装置は互いに接合した駆動基板１及
び対向基板とこの間隙に保持された電気光学物質とを備
えたパネル構造を有する。駆動基板１は互いに同一層に
属し且つ独立的にパタニング形成されたゲート配線２及
び補助配線３と、両配線を被覆するゲート絶縁膜４と、
このを介してゲート配線２の一部をまたぐ様にパタニン
グ形成されゲート配線２と重なる部分で薄膜トランジス
タＴＲの活性領域６を構成する半導体薄膜５と、活性領
域６の一方側で半導体薄膜５に電気接続する信号配線９
と、活性領域６の他方側で半導体薄膜５に電気接続する
画素電極１２とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型の表示装置及びその駆動方法に関する。より詳しく
は画素毎に設けられる補助容量の電極構成及びその駆動
方法に関する。

【０００２】

【従来の技術】薄膜トランジスタを画素電極のスイッチ
ング素子とするアクティブマトリクス方式の液晶表示装
置は近年益々その需要が拡大しつつあり、大量に市場に
供給されている。その普及に伴なって、画素数の面でも
高精細化が進んでいる。即ち、１画素当たりのサイズが
より微細化される方向になっている。又、液晶表示装置
は携帯型の製品にディスプレイとして応用される事が多
い為、低消費電力化も進められている。これに従い、液
晶表示装置の背面照明に用いるバックライトの光源も極
力節約する傾向にある。画素の微細化とバックライトの
節約化に伴ない、画面の明度が不足がちになる。これを
解決する方策の１つは、画素面積のうち情報を表示する
領域（即ち光が透過する領域）の割合（即ち開口率）を
上げる事である。これにより画素サイズが縮小しても一
定の明るさを維持でき、透過型の表示装置であってもバ
ックライトの光強度を上げる必要がない。あるいは、画
素を微細化しない場合であっても開口率が拡大された
分、バックライトの輝度を下げても一定の明度を得る事
ができ消費電力を抑制する事が可能である。

【０００３】ところで、一般にアクティブマトリクス方
式の表示装置に形成される薄膜トランジスタの構造は逆
スタガ型と呼ばれるものである。その基本構造は、先ず
基板上にゲート配線と補助配線がパタニング形成されて
いる。これらの配線の上にゲート絶縁膜を介して多結晶
シリコン等からなる半導体薄膜が島状に形成されてい
る。薄膜トランジスタのチャネル領域上には保護膜が設
けられ、これをマスクにして不純物をイオンドープする
事でソース領域及びドレイン領域を形成する。ソース領
域側には信号配線が接続し、ドレイン側にはＩＴＯ（Ｉ
ｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極が
コンタクトしている。画素電極と補助配線の一部とがゲ
ート絶縁膜を上下から挟持して補助容量を形成してい
る。

【０００４】

【発明が解決しようとする課題】この様に画素電極やス
イッチング用の薄膜トランジスタに加えて補助容量を集
積形成した駆動基板と、対向電極やカラーフィルタ等が
形成された対向基板とを互いに接合して、両者の間隙に
液晶等の電気光学物質を保持すると、アクティブマトリ
クス型の表示装置が得られる。今後、画素開口率を高め
ていく為には駆動基板に対する対向基板の重ね合わせ精
度を１〜２μｍにする必要がある。この様に機械的なア
ライメント精度を上げる考え方がある一方、カラーフィ
ルタを対向基板側ではなく駆動基板側に作成し、重ね合
わせ精度を緩和して、抜本的な画素開口率の改善を図る
という考え方もある。この様に、カラーフィルタを駆動
基板側に設けた場合、補助配線と画素電極との間の間隙
寸法がカラーフィルタを介在させた分だけ拡大し、補助
容量の値が極端に低下してしまう。これを回避する方法
は、例えば画素電極が接続している半導体薄膜を補助配
線上まで拡張又は延設して、半導体薄膜がゲート絶縁膜
を介して補助配線との間で補助容量を形成させる事が挙
げられる。しかしながらこの場合、半導体薄膜を補助容
量の一方の電極とする為には所定の電気伝導性を具備し
ていなければならない。この為通常不純物を高濃度で半
導体薄膜の延設領域又は拡張領域に注入する必要があ
る。しかしながらこの処理は駆動基板の製造工程を増や
す事になり解決すべき課題となっている。本発明はこの
様な課題に鑑みなされたものであり、工程数を増やす事
なく半導体薄膜を成膜したままの状態で補助容量の電極
として用いる構造並びに駆動方法を提供する事を目的と
する。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題を解決し本発明の目的を達成する為に以下の手段を講
じた。即ち本発明にかかる表示装置は所定の間隙を介し
て互いに接合した駆動基板及び対向基板と該間隙に保持
された電気光学物質とを備えたパネル構造を有する。該
駆動基板は互いに同一層に属し且つ独立的にパタニング
形成されたゲート配線及び補助配線と、両配線を被覆す
るゲート絶縁膜と、該ゲート絶縁膜を介して該ゲート配
線の一部をまたぐ様にパタニング形成され該ゲート配線
と重なる部分で薄膜トランジスタの活性領域を構成する
半導体薄膜と、該活性領域の一方側で該半導体薄膜に電
気接続する信号配線と、該活性領域の他方側で該半導体
薄膜に電気接続する画素電極とを備えている。前記半導
体薄膜は該ゲート絶縁膜を介して該補助配線の一部と重
なる延設領域を含み、補助配線とゲート絶縁膜と半導体
薄膜との三層構造からなる補助容量を構成する。特徴事
項として、前記延設領域は該ゲート絶縁膜を介して補助
容量の一方の電極となる補助配線の電位の作用を受けて
導電性を生じ補助容量の他方の電極として機能する。前
記延設領域は該活性領域と同一種で同一濃度の不純物が
拡散されたものである。場合によっては画素電極と半導
体薄膜との間に少くともカラーフィルタが介在する。

【０００６】かかる構成を有するアクティブマトリクス
型の表示装置は本発明に従って以下の様に駆動される。
即ち、ゲート配線に閾値以上のゲート電圧を印加すると
同時に信号配線を介して信号電圧を供給して該薄膜トラ
ンジスタを駆動し画素電極に電荷を書き込む一方、補助
配線に該信号電圧との差が該閾値以上となる様な一定電
圧を印加して補助容量に電荷を蓄積する。

【０００７】多結晶シリコンもしくは非晶質シリコンか
らなる半導体薄膜は不純物を高濃度で注入しなくとも半
導体の性質上一定の電圧を印加する事で電荷密度を何桁
にも渡って増大させる事ができ、十分な導電性を付与可
能である。本発明は逆スタガ構造の薄膜トランジスタを
採用したアクティブマトリクス表示装置において、補助
配線上に設けた半導体薄膜の延設領域を低抵抗化する為
の不純物注入を行なう事なく、電気的な作用で導電性を
付与するものである。即ち、補助配線に対して半導体薄
膜中に電荷を高濃度で誘起するに十分な電位を与える事
で、半導体薄膜を補助容量の他方の電極とするものであ
る。

【０００８】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかるア
クティブマトリクス型表示装置の基本的な構成を表わし
ている。（Ａ）は１画素分の平面図である。（Ｂ）は
（Ａ）のＸ−Ｘ線に沿って切断した断面構造を表わして
いる。又（Ｃ）は（Ａ）のＹ−Ｙ線に沿った断面構造を
表わしている。本表示装置は所定の間隙を介して互いに
接合した駆動基板１及び対向基板（図示せず）とこの間
隙に保持された液晶等の電気光学物質（図示せず）とを
備えたパネル構造を有する。駆動基板１は互いに同一層
に属し且つ独立的にパタニング形成されたゲート配線２
及び補助配線３を備えている（Ａ）。このゲート配線２
及び補助配線３はゲート絶縁膜４により被覆されている
（Ｃ）。さらにゲート絶縁膜４を介してゲート配線２の
一部（即ちゲート電極Ｇ）をまたぐ様に半導体薄膜５が
アイランド状にパタニング形成されている（Ａ），
（Ｂ）。この半導体薄膜５はゲート電極Ｇと重なる部分
で薄膜トランジスタＴＲの活性領域６を構成する
（Ｂ）。活性領域（チャネル領域）６の直上には絶縁性
の保護膜７がパタニング形成されている。この保護膜７
をマスクとしてセルフアライメントで不純物を半導体薄
膜５に注入する事により、逆スタガ型薄膜トランジスタ
ＴＲのソース領域Ｓ及びドレイン領域Ｄが形成される。
活性領域６は保護膜７で被覆されている為不純物は注入
されない。なお、保護膜７はゲート電極Ｇを含むゲート
配線２をマスクとした裏面露光によりセルフアライメン
トで形成される。この関係上ゲート配線２と同層に属す
る補助配線３の上にも保護膜７が残される事になる
（Ｃ）。かかる構成を有する薄膜トランジスタＴＲは第
１層間絶縁膜８により被覆されている。第１層間絶縁膜
８にはソース領域Ｓ及びドレイン領域Ｄに連通するコン
タクトホールが開口している。信号配線９が第１層間絶
縁膜８の上に列状にパタニング形成されており（Ａ）、
活性領域６の一方側に位置するソース領域Ｓに電気接続
している。この信号配線９は第２層間絶縁膜１０により
被覆されている（Ｂ）。第２層間絶縁膜１０の上に画素
電極１２がパタニング形成されており、活性領域６の他
方側に位置するドレイン領域Ｄにコンタクトホールを介
して電気接続している。

【０００９】半導体薄膜５はゲート絶縁膜４を介して補
助配線３の一部と重なる延設領域１１を含んでおり
（Ａ）、補助配線３とゲート絶縁膜４と半導体薄膜５と
の三層構造からなる補助容量ＣＳを構成する（Ｃ）。こ
の延設領域１１は前述した様に保護膜７で被覆されてい
る為、不純物が注入されず低抵抗化が図られていない。
換言すると延設領域１１は活性領域６と同一組成となっ
ており、同一種で同一濃度の不純物を僅かに含むのみで
ある。この延設領域１１はゲート絶縁膜４を介して補助
容量ＣＳの一方の電極となる補助配線３の電位の作用を
受けて導電性を生じ、補助容量ＣＳの他方の電極として
機能する（Ｃ）。

【００１０】引き続き図１を参照して本発明にかかる表
示装置の製造方法を詳細に説明する。先ずガラス等から
なる駆動基板１の上にＴａをスパッタリング法で３００
nm成膜する。これをパタニングしゲート配線２、補助配
線３及び周辺駆動回路内の引き回し配線に加工する。次
に、プラズマＣＶＤ法によりＳｉＮ_x を４００nmの厚み
で成膜しゲート絶縁膜４を形成する。さらにプラズマＣ
ＶＤ法で非晶質シリコンからなる半導体薄膜５を５０nm
の厚みで成膜する。この様に本例ではゲート絶縁膜４及
び半導体薄膜５はプラズマＣＶＤ法により連続成膜可能
である。続いてエキシマレーザ光を照射し非晶質シリコ
ンを多結晶シリコンに転換する。この後プラズマＣＶＤ
法によりＳｉＯ_x を３５０nmの厚みで半導体薄膜５上に
成膜する。このＳｉＯ_x の上にフォトレジストを塗布
し、遮光性を有するゲート配線２及び補助配線３をマス
クとしてセルフアライメントで駆動基板１の裏面から露
光する。これにより、フォトレジストはゲート配線２及
び補助配線３と同一形状にパタニングされる。パタニン
グされたフォトレジストをマスクとしてＳｉＯ_x をエッ
チングし、保護膜７にパタニングする。この結果、保護
膜７はゲート配線２及び補助配線３と同一形状に加工さ
れる事になる。この後半導体薄膜５を島状にパタニング
する。この島状パタンには前述した延設領域１１が含ま
れる。半導体薄膜５をパタニングする際同時にその上の
保護膜７の不要部分もエッチングにより除去する。この
結果保護膜７はゲート電極Ｇの直上で活性領域６の部分
のみと補助配線３の直上で延設領域１１の部分のみに残
される事になる。即ち本製造方法では裏面露光を利用し
たパタニングを行なう関係上、保護膜７が活性領域６の
上と延設領域１１の上に残される事になる。この後保護
膜７をマスクとして不純物（例えば砒素）を１×１０¹⁵
／cm² のドーズ量でイオンドーピングし、薄膜トランジ
スタＴＲのソース領域Ｓ及びドレイン領域Ｄを形成す
る。この結果、保護膜７の直下に位置する活性領域６に
は不純物がイオンドーピングされない。同様に、保護膜
７の直下に位置する延設領域１１にも不純物は注入され
ず導電率は低いままの状態である。この様にして得られ
た逆スタガ型薄膜トランジスタＴＲをＰＳＧ等からなる
第１層間絶縁膜８で被覆する。さらにこの第１層間絶縁
膜８にウェットエッチングでコンタクトホールを開口す
る。次いでアルミニウムを６００nmの厚みでスパッタリ
ング法により成膜し、所定の形状にパタニングして信号
配線９に加工する。この信号配線９を同じくＰＳＧ等か
らなる第２層間絶縁膜１０で被覆する。この第２層間絶
縁膜１０にコンタクトホールを開口した後、その上にＩ
ＴＯを１４０nmの厚みでスパッタリング法により成膜し
た。このＩＴＯを所定の形状にパタニングして画素電極
１２に加工する。以上により、アクティブマトリクス型
表示装置の駆動基板が完成する。この後、対向電極を有
する対向基板を所定の間隙を介して駆動基板１に接合
し、この間隙に液晶等の電気光学物質を注入する。

【００１１】図２は、図１に示した１画素分の等価回路
図である。図示する様に信号配線９が列状にパタニング
形成される一方、互いに同層のゲート配線２及び補助配
線３が行方向に沿って平行にパタニング形成される。信
号配線９とゲート配線２との交差部に画素が配置され
る。この画素は微細な液晶セルＬＣとこれをスイッチン
グ駆動する薄膜トランジスタＴＲと補助容量ＣＳとから
なる。液晶セルＬＣは画素電極１２と対向電極２２との
間に保持された液晶等の電気光学物質からなる。薄膜ト
ランジスタＴＲのゲート電極Ｇはゲート配線２に連続し
ている。又ソース領域Ｓは信号配線９に接続している。
ドレイン領域Ｄは画素電極１２に接続している。さらに
補助容量ＣＳは補助配線３を一方の電極とし延設領域１
１を他方の電極とする。両電極の間に誘電体としてゲー
ト絶縁膜が介在する事になる。前述した様に延設領域１
１は低抵抗化されておらず薄膜トランジスタＴＲと同様
な絶縁ゲート構造となっている。

【００１２】引き続き図２を参照して本発明にかかる表
示装置の駆動方法を説明する。ゲート配線２に薄膜トラ
ンジスタＴＲの閾値Ｖｔｈ以上のゲート電圧ＶＧを印加
すると同時に、信号配線９を介して信号電圧ＶＳＩＧを
供給して薄膜トランジスタＴＲを駆動し画素電極１２に
電荷を書き込む。一方、補助配線３に信号電圧ＶＳＩＧ
との差が閾値Ｖｔｈ以上となる様な一定電圧ＶＣＳを印
加して補助容量ＣＳに電荷を蓄積する。

【００１３】図３にこの一定電圧ＶＣＳと信号電圧ＶＳ
ＩＧとの関係を示す。グラフから明らかな様に両者の間
には常に閾値Ｖｔｈ以上の電位差が設けられている。半
導体薄膜は不純物を高濃度で注入しなくとも半導体の性
質上一定の電圧を印加する事で電荷密度を何桁にも渡っ
て増加させる事が可能である。本発明はこの点を利用し
て逆スタガ構造の薄膜トランジスタを備えた表示装置に
おいて、補助配線上に設けた半導体薄膜に導電性を付与
する為の不純物注入を行なう事なく、一方の電極となる
補助配線に半導体薄膜の電荷を高濃度で誘起するに十分
な電位を与える事でこれを補助容量の他方の電極として
いる。

【００１４】図４は本発明にかかる補助容量の動作試験
結果を示すグラフである。ゲート電圧ＶＧを１５Ｖに設
定し、信号電圧ＶＳＩＧを６±４Ｖの矩形波としてい
る。そして補助配線の電位ＶＣＳを８Ｖ，１０Ｖ，１５
Ｖと変えて画素電極の保持電位を測定したものである。
カーブＡはＶＣＳ＝１５Ｖの場合の画素電極電位変化を
示し、カーブＢはＶＣＳ＝１０Ｖにおける画素電極電位
の変化を示し、カーブＣはＶＣＳ＝８Ｖの場合における
画素電極電位の変動を示している。グラフから明らかな
様にＶＣＳ＝８Ｖ，１０Ｖでは半導体薄膜の延設領域が
導電性を持っていない為補助容量に蓄積された電荷の量
が少なく、その結果入力矩形波に対して画素電極電位の
減衰が大きい。これに対しＶＣＳ＝１５Ｖでは半導体薄
膜の延設領域が十分電極として機能している為、補助容
量に蓄積された電荷の量が増大し、画素電極電位が良好
に保持されている。

【００１５】図５は補助容量の参考例を示す等価回路で
あり、図２に示した等価回路と対応する部分には対応す
る参照番号を付して理解を容易にしている。この参考例
では半導体薄膜の延設領域１１は予め高濃度で不純物が
注入されており十分低抵抗化されている。従って十分電
極として機能し補助配線３との間で通常の補助容量ＣＳ
を形成する。即ち、この参考例における補助容量ＣＳは
本発明にかかる補助容量と異なりゲート絶縁構造とはな
っていない。しかしながら延設領域１１に不純物を注入
する為には追加プロセスが必要となり工程が煩雑化す
る。これに対して本発明では成膜されたままの状態の延
設領域をそのまま電極に利用できる為製造プロセス上有
利である。

【００１６】図６は図５に示した参考例にかかる補助容
量ＣＳの動作波形を示すグラフである。この参考例では
信号電圧ＶＳＩＧの中心レベルと略同等の一定電位ＶＣ
Ｓを補助配線に印加すれば良い。

【００１７】最後に、図７は本発明にかかる表示装置の
発展形態の一例を図１の（Ｂ）に示した構造と同様であ
り、対応する部分には対応する番号を付して理解を容易
にしている。駆動基板１に対向基板２３が互いに接合し
ており、両者の間隙に液晶２４が保持されている。特徴
事項として、青緑青のいづれかに選択的に着色されたカ
ラーフィルタ層１５が半導体薄膜５や信号配線９より上
層に形成され、カラーフィルタ層１５の上に平坦化層１
６を介して画素電極１２が形成されている。この様に、
カラーフィルタ層１５を画素電極１２と半導体薄膜５の
間に介在させても、本発明では何ら補助容量Ｃｓを損な
うことがない。

【発明の効果】以上説明した様に、本発明によれば、補
助容量の電極として機能させる半導体薄膜に不純物を注
入する工程を行なわなくても、補助配線の電位を十分高
く与えてやる事により半導体薄膜中の電荷密度が増大し
容量電極として十分に機能する。これにより、画素電極
の電位を十分に保持する事が可能である。

【図面の簡単な説明】

【図１】本発明にかかる表示装置の基本的な構成を示す
平面図並びに断面図である。

【図２】本発明にかかる表示装置の１画素分を示す等価
回路図である。

【図３】本発明にかかる表示装置の動作波形図である。

【図４】本発明にかかる表示装置の画素電極電位の経時
変動を示すグラフである。

【図５】アクティブマトリクス型表示装置の参考例を示
す等価回路図である。

【図６】参考例の動作波形図である。

【図７】本発明にかかる表示装置の他の例を示す断面図
である。

【符号の説明】

１ 駆動基板 ２ ゲート配線 ３ 補助配線 ４ ゲート絶縁膜 ５ 半導体薄膜 ６ 活性領域 ７ 保護膜 ８ 第１層間絶縁膜 ９ 信号配線 １０ 第２層間絶縁膜 １１ 延設領域 １２ 画素電極 １５ カラーフィルタ層 １６ 平坦化層 ２２ 対向電極 ２３ 対向基板 ２４ 液晶 ＴＲ 薄膜トランジスタ ＣＳ 補助容量 Ｇ ゲート電極 Ｓ ソース領域 Ｄ ドレイン領域

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定の間隙を介して互いに接合した駆動
   基板及び対向基板と該間隙に保持された電気光学物質と
   を備えたパネル構造を有し、 該駆動基板は互いに同一層に属し且つ独立的にパタニン
   グ形成されたゲート配線及び補助配線と、両配線を被覆
   するゲート絶縁膜と、該ゲート絶縁膜を介して該ゲート
   配線の一部をまたぐ様にパタニング形成され該ゲート配
   線と重なる部分で薄膜トランジスタの活性領域を構成す
   る半導体薄膜と、該活性領域の一方側で該半導体薄膜に
   電気接続する信号配線と、該活性領域の他方側で該半導
   体薄膜に電気接続する画素電極とを備えた表示装置であ
   って、 前記半導体薄膜は該ゲート絶縁膜を介して該補助配線の
   一部と重なる延設領域を含み、補助配線とゲート絶縁膜
   と半導体薄膜との三層構造からなる補助容量を構成し、 前記延設領域は該ゲート絶縁膜を介して補助容量の一方
   の電極となる補助配線の電位の作用を受けて導電性を生
   じ補助容量の他方の電極として機能する事を特徴とする
   表示装置。
2. 【請求項２】 前記延設領域は該活性領域と同一種で同
   一濃度の不純物が拡散されている事を特徴とする請求項
   １記載の表示装置。
3. 【請求項３】 前記半導体薄膜と前記画素電極との間に
   少くともカラーフィルタ層が介在している事を特徴とす
   る請求項１記載の表示装置。
4. 【請求項４】 所定の間隙を介して互いに接合した駆動
   基板及び対向基板と該間隙に保持された電気光学物質と
   を備えており、該駆動基板は互いに同一層に属し且つ独
   立的にパタニング形成されたゲート配線及び補助配線
   と、両配線を被覆するゲート絶縁膜と、該ゲート絶縁膜
   を介して該ゲート配線の一部をまたぐ様にパタニング形
   成され該ゲート配線と重なる部分で薄膜トランジスタの
   活性領域を構成する半導体薄膜と、該活性領域の一方側
   で該半導体薄膜に電気接続する信号配線と、該活性領域
   の他方側で該半導体薄膜に電気接続する画素電極とを備
   えており、さらに前記半導体薄膜は該ゲート絶縁膜を介
   して該補助配線の一部と重なる延設領域を含み、補助配
   線とゲート絶縁膜と半導体薄膜との三層構造からなる補
   助容量を構成している表示装置の駆動方法であって、 ゲート配線に閾値以上のゲート電圧を印加すると同時に
   信号配線を介して信号電圧を供給して該薄膜トランジス
   タを駆動し画素電極に電荷を書き込む一方、 補助配線に該信号電圧との差が該閾値以上となる様な一
   定電圧を印加して該補助容量に電荷を蓄積する事を特徴
   とする表示装置の駆動方法。