JP4517419B2 - 表示装置及びその修復方法 - Google Patents
表示装置及びその修復方法 Download PDFInfo
- Publication number
- JP4517419B2 JP4517419B2 JP23136199A JP23136199A JP4517419B2 JP 4517419 B2 JP4517419 B2 JP 4517419B2 JP 23136199 A JP23136199 A JP 23136199A JP 23136199 A JP23136199 A JP 23136199A JP 4517419 B2 JP4517419 B2 JP 4517419B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor portion
- display device
- active element
- thin film
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタなどの能動素子を含んだ画素を行列状に配したアクティブマトリクス型表示装置に関する。より詳しくは、アクティブマトリクス型表示装置にある確率で発生する欠陥画素の修復技術に関する。
【0002】
【従来の技術】
図7はアクティブマトリクス型表示装置の一例を示す模式的な斜視図である。図示する様に、アクティブマトリクス型表示装置は土台となる基板101と、これに対向する基板102と、両者の間に保持された電気光学物質103とを備えている。基板101,102はガラスやプラスチックからなる。電気光学物質103としては例えば液晶材料がよく用いられている。土台となる下側の基板101には半導体技術を用いて画素アレイ部104と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路105と水平駆動回路106とに分かれている。又、基板101の周辺部上段には外部接続用の端子部107が形成されている。端子部107は配線108を介して垂直駆動回路105及び水平駆動回路106に接続している。画素アレイ部104には行状の走査線109と列状の信号線110が形成されている。両配線の交差部には画素電極111とこれを駆動する薄膜トランジスタ112を含む画素が形成されている。図示しないが、画素にはこの他に保持容量なども形成されている。一方、対向基板102には全面的に対向電極が形成されている。対向電極と、個々の画素電極111と、両者の間に保持された電気光学物質103とで電気光学素子を構成する。
【0003】
図8は、アクティブマトリクス型表示装置に含まれる画素の一例を示す模式的な部分平面図である。図示する様に、画素PXLは行状の走査線Xと列状の信号線Yとの間の交差部に配されている。画素PXLは能動素子と容量素子と電気光学素子と導体とから構成されている。能動素子は薄膜トランジスタTFTからなり、走査線Xによって選択された時信号線Yから電気信号を取り込む。容量素子は保持容量Csと呼ばれており、取り込んだ電気信号を保持する。電気光学素子は保持された電気信号に応じて光学状態が変化する。導体PTNは、上述した薄膜トランジスタTFT、保持容量Cs及び電気光学素子を互いに接続する。図示の例では、導体PTNは薄膜トランジスタTFTの素子領域を構成する半導体薄膜からなり、所定の形状にパタニングされている。尚、薄膜トランジスタTFTのソースSはコンタクトCONを介して信号線Yに接続し、ゲートGは走査線Xから延設されており、ドレインDはコンタクトCONを介して電気光学素子(図示略)に接続している。又、保持容量Csは走査線Xと平行に形成された容量線Xsと導体PTNとの間に形成されており、薄膜トランジスタTFTのドレインDに電気接続している。
【0004】
アクティブマトリクス型表示装置の製造プロセスにおいて、静電気ダメージなどにより欠陥画素がある割合で発生することは避けられない。しかし、欠陥画素が表示装置の表示領域に一個だけ発生した場合でも、その表示装置を不良として廃棄するのは、歩留りに影響し製造単価に響くことになる。そこで、従来から欠陥画素を可能な限り再生もしくは修復する「リペア」を行なっているのが現状である。尚、リペアには欠陥画素を外観的に目立たなくする対症療法的な修復も含まれる。一般的なリペアの手法には、レーザなどで欠陥画素の画素電極あるいはその上の液晶配向膜を破壊する手法が行なわれている。即ち、欠陥画素に含まれる電気光学素子を物理的に破壊することで黒点化する。外観的に見ると、白点欠陥(輝点欠陥)に比べると黒点欠陥は目立たない。しかし、この様なリペア方法では、液晶に印加される電圧を制御できない為、実際には確定した表示濃度を保証できない。
【0005】
別のリペア方法では、図8に示す様に導体PTNをレーザ光の照射により切断部CTで切断し、欠陥を含む電気光学素子及び保持容量Csを薄膜トランジスタTFTから切り離す。この場合の等価回路を図9に示す。図示する様に、薄膜トランジスタTFTのソースSは信号線Yに接続し、ゲートGは走査線Xに接続し、ドレインDは保持容量Cs及び電気光学素子に接続している。この例の場合、電気光学素子は液晶セルClcであり、等価的にコンデンサで表わしている。液晶セルClcは画素電極と対向電極との間に保持された液晶からなる。画素電極は薄膜トランジスタTFTのドレインDに接続し、対向電極には一定の電位が印加されている。一方、保持容量Csの一端はドレインDに接続され、他端は所定の電位が供給される容量線Xsに接続されている。これらのTFT、Clc、Csは導体PTNによって互いに接続されている。保持容量Csに短絡欠陥が発生することが多く、この場合保持容量Csと液晶セルClcが切断部CTでTFTから切り離される。しかし、この様なリペア方式は実際的ではなく欠陥画素を目立たなくする様に修復することが難しい。Csに短絡欠陥が発生すると、図示の修復状態では液晶セルClcの一端に短絡したCsを介して容量線Xsの電位が印加され、液晶セルClcの他端には対向電極の電位が印加される。従って、液晶セルClcには常時直流電圧が印加された状態になる。例えば、対向電極の電位と容量線Xsの電位が同レベルであると、ノーマリホワイトモードの場合液晶セルClcは常時白レベルの輝度を表示することになり、欠陥が逆に目立ってしまう。
【0006】
【課題を解決する為の手段】
上述した従来の技術の課題を解決する為に以下の手段を講じた。即ち、本発明に係る表示装置は、一対の基板と、行状の走査線と、列状の信号線と、容量線と、行状の走査線と列状の信号線との交差部に配された行列状の画素とを備え、
画素は、走査線によって選択されたとき信号線から電気信号を取り込む能動素子と、取り込んだ電気信号を保持する容量素子と、保持された電気信号に応じて光学状態が変化する電気光学素子とから成る表示装置であって、
電気光学素子は、一方の基板に形成された対向電極と、対向電極に対向配置された画素電極と、両電極の間に配された液晶とから成り、
画素は、更に、第1の導体部と、第1の導体部から延在した第2の導体部とから成る導体部を備えており、
走査線、信号線及び容量線、並びに、画素電極、能動素子及び導体部は、他方の基板に形成されており、
容量素子は、第2の導体部及び容量線から構成されており、
能動素子の一端は、信号線に接続されており、画素電極は、能動素子の他端に接続されており、第1の導体部は能動素子の他端から延在しており、
能動素子及び導体部は、絶縁膜を介して画素電極によって覆われており、
第2の導体部と容量線との間が短絡している画素にあっては、第1の導体部が切断されており、第2の導体部と画素電極との間で容量を生ずる表示装置である。
【0007】
本発明に係る表示装置にあっては、第1の導体部は、レーザ光の照射によって切断可能なパタン形状を備えている構成とすることができる。この場合において、第1の導体部のパタン形状は、一部分がくびれた形状である構成とすることができる。上述した好ましい構成を含む本発明に係る表示装置にあっては、レーザ光の照射によって第1の導体部が切断されている構成とすることができる。また、上述した好ましい構成を含む本発明に係る表示装置にあっては、能動素子は、ゲート、ソース及びドレイン、並びに、半導体薄膜から成るチャネル形成領域を備えた薄膜トランジスタから成り、薄膜トランジスタのゲートは走査線に接続されており、ソースは能動素子の一端を構成し、ドレインは能動素子の他端を構成し、導体部は、薄膜トランジスタを構成する半導体薄膜と同一層である構成とすることができる。この場合において、半導体薄膜は、多結晶シリコンから成る構成とすることができる。上述した好ましい構成を含む本発明に係る表示装置にあっては、画素電極は、金属反射膜又は透明導電膜から成る構成とすることができる。
【0008】
あるいは又、本発明に係る表示装置の修復方法は、
一対の基板と、行状の走査線と、列状の信号線と、容量線と、行状の走査線と列状の信号線との交差部に配された行列状の画素とを備え、
画素は、走査線によって選択されたとき信号線から電気信号を取り込む能動素子と、取り込んだ電気信号を保持する容量素子と、保持された電気信号に応じて光学状態が変化する電気光学素子とから成る表示装置の修復方法であって、
電気光学素子は、一方の基板に形成された対向電極と、対向電極に対向配置された画素電極と、両電極の間に配された液晶とから成り、
画素は、更に、第1の導体部と、第1の導体部から延在した第2の導体部とから成る導体部を備えており、
走査線、信号線及び容量線、並びに、画素電極、能動素子及び導体部は、他方の基板に形成されており、
容量素子は、第2の導体部及び容量線から構成されており、
能動素子の一端は、信号線に接続されており、画素電極は、能動素子の他端に接続されており、第1の導体部は能動素子の他端から延在しており、
能動素子及び導体部は、絶縁膜を介して画素電極によって覆われており、
第2の導体部と容量線との間が短絡している画素にあっては、第1の導体部を切断し、以て、第2の導体部と画素電極との間に容量を生じさせる表示装置の修復方法である。
【0009】
本発明に係る表示装置の修復方法においても、第1の導体部は、レーザ光の照射によって切断可能なパタン形状を備えている構成とすることができる。この場合において、第1の導体部のパタン形状は、一部分がくびれた形状である構成とすることができる。上述した好ましい構成を含む本発明に係る表示装置の修復方法にあっては、レーザ光の照射によって第1の導体部を切断する構成とすることができる。また、上述した好ましい構成を含む本発明に係る表示装置の修復方法においても、能動素子は、ゲート、ソース及びドレイン、並びに、半導体薄膜から成るチャネル形成領域を備えた薄膜トランジスタから成り、薄膜トランジスタのゲートは走査線に接続されており、ソースは能動素子の一端を構成し、ドレインは能動素子の他端を構成し、導体部は、薄膜トランジスタを構成する半導体薄膜と同一層である構成とすることができる。この場合において、半導体薄膜は、多結晶シリコンから成る構成とすることができる。上述した好ましい構成を含む本発明に係る表示装置の修復方法においても、画素電極は、金属反射膜又は透明導電膜から成る構成とすることができる。
【0010】
上述した様に、本発明によれば、第2の導体部と容量線との間が短絡している画素にあっては、第1の導体部が切断されているので、不要な直流電圧が電気光学素子に印加される恐れはない。一方、電気光学素子は引き続き能動素子に接続されているのでこれにより不十分ではあるが動作可能である。即ち、第2の導体部と容量線との間が短絡しており、第1の導体部が切断された状態にあっては、表示装置の動作時において、第2の導体部の電圧は容量線に印加される電圧と同電圧となり、画素電極には映像信号が印加される。第2の導体部は絶縁膜を介して画素電極と対向しているので、第2の導体部と画素電極との間に容量が生ずる。第2の導体部と容量線とが短絡した状態であっても、第1の導体部を切断することによって、或る程度の容量値の付加容量が画素電極に接続された状態を維持することができる。尚、正常な画素に比べると電気信号のリークなどにより輝度レベルが若干ずれる恐れがある。それでも、欠陥画素を黒点化又は白点化するよりも目立たなくすることができる為、従来に比し効果的なリペア方式と言える。
【0011】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係る表示装置の実施形態の一例を示す模式的な部分平面図である。尚、理解を容易にする為図8に示した従来の表示装置と対応する部分には対応する参照番号を付してある。本表示装置は、行状の走査線Xと、列状の信号線Yと、両者の交差部に配された行列状の画素PXLとを備えている。画素PXLは能動素子と容量素子と電気光学素子とこれらを互いに接続する導体とを含んでいる。能動素子は薄膜トランジスタTFTからなり、走査線Xによって選択された時信号線Yから電気信号を取り込む。容量素子は保持容量Csとして形成されており、取り込んだ電気信号を保持する。電気光学素子は保持された電気信号に応じて光学状態が変化する。導体PTNは薄膜トランジスタTFT、保持容量Cs及び電気光学素子を互いに接続する。特徴事項として、導体PTNは、保持容量Csに欠陥DFがある時、電気光学素子と薄膜トランジスタTFTとの電気的な接続を維持したまま、保持容量Csを電気光学素子から電気的に切断可能なパタン形状を有する。具体的には、導体PTNのうち、ドレインDから容量線Xsに向かって延在する部分は、導体部を形成する。導体部は、ドレインDから延在し、切断部CTを含む第1の導体部と、第1の導体部から延在し、容量線Xsに対向する第2の導体部とから成る。図示の切断部CTにレーザ光を照射して、短絡欠陥DFを含む保持容量Csを電気光学素子から切り離す。具体的には、薄膜トランジスタTFT、保持容量Cs、電気光学素子及び導体PTNはガラスなどの透明基板の一面側に(表面側)集積形成されており、導体PTNは透明基板の他面側(裏面側)から入射するレーザ光の照射を受けて部分的に切断可能なパタン形状を有する。好ましくは、導体PTNはレーザ光の照射を受けて切断可能なくびれたパタン形状を有する。尚、薄膜トランジスタTFTは、走査線Xに接続したゲートG、信号線Yに接続したソースS及び電気光学素子と保持容量Csとに接続したドレインDを有する。この場合、導体PTNは薄膜トランジスタTFTを構成する半導体薄膜と同一層である。薄膜トランジスタTFTは、例えば多結晶シリコンからなる半導体薄膜で構成されている。多結晶シリコンTFTは非晶質シリコンTFTに比べ電流リークが少ないので、保持容量Csを切り離しても電気光学素子をある程度駆動する能力がある。尚、前述した電気光学素子は、TFTのドレインDに接続した画素電極と、この画素電極に対向配置されて所定の電位に保持された対向電極と、両電極の間に保持された液晶とからなる。この場合、画素電極は金属反射膜からなり、TFT、保持容量Cs及び導体PTNは金属反射膜の下層に配されている。即ち、本表示装置は反射型である。反射型の場合、導体PTNは金属反射膜の下に置かれており、画素の開口率に関係なく比較的自由にパタン設計ができる。従って、所望の部分に切断部CTを設定することが可能である。尚、本発明は反射型の表示装置ばかりでなく透過型の表示装置にも適用可能であることは言うまでもない。
【0012】
図2は、図1に示した表示装置の等価回路図である。尚、理解を容易にする為、図9に示した従来の表示装置と対応する部分には対応する参照番号を付してある。画素PXLは薄膜トランジスタTFTと保持容量Csと液晶セル(電気光学素子)Clcとを含んでいる。TFTとClcとCsは導体PTNによって互いに電気接続されている。この例では、保持容量Csの部分で、絶縁膜の破壊などによりドレインDと容量線Xsとが短絡し、欠陥DF(図1)を生じている。保持容量Csの欠陥により、TFTのドレインDと容量線Xsは短絡している。この場合、導体PTNのうち、切断部CTを含む第1の導体部を丁度CTでレーザカットし、保持容量CsをドレインDから切り離す。これにより、TFTを介して入力された電気信号は、液晶セルClcの画素電極のみに印加される。これにより、Csの欠陥に起因するイレギュラーな電位がClcの画素電極に印加されることがない。従って、液晶セルClcは主として自己の保持特性のみでTFTにより駆動されることになる。この様に、保持容量Csの部分で万一短絡欠陥などの異常が発生しても、欠陥容量Csをレーザ光で切り離すことによって、液晶セルClcの画素電極にはほぼ本来の電気信号電位が供給可能である。この様な修復は、図2に示すようにTFTの次にClcとCsを順に配列することで可能になる。図9の構造に比べ、図2の構造は修復後でも入力された電気信号の電位を画素電極に供給でき、正常な画素とほぼ同等の信号電位が保持可能となる為、表示エリアを巨視的に見た場合画質のレベルを下げることがない。ここで、修復された画素には、信号電位と完全に同等ではなく、ほぼ同等な電位を供給可能である。巨視的ではなく微視的に見ると、修復された画素は保持容量が切り離されている為、例えば液晶セルClc自身の保持率やTFTの電流リークなどに依存して、正常な画素に比べ、入力された電気信号の電位を保持する能力が若干劣るからである。この場合、修復された画素の周辺を微視的に観察すると、微細なレベルのフリッカや微細な輝度レベルのずれが観察される。但し、百万個を超える画素を含む表示領域を巨視的に見れば、この様なわずかな相違はほとんど視認不可能である。
【0013】
図3は、図1に示した(a)−(b)−(c)−(d)−(e)に沿った断面形状を表わした展開断面図である。図示する様に、本表示装置は一対の基板1,9と両者の間に保持された液晶11とで構成されている。上側の基板9の内表面には透明な対向電極10が形成されている。一方、下側のガラス基板1の内表面には、薄膜トランジスタTFTや保持容量Csが形成されている。TFTはボトムゲート構造を有し、ゲートGの上にゲート絶縁膜2を介して半導体薄膜3が成膜されている。この半導体薄膜3は例えば多結晶シリコンからなり、所定の形状にパタニングされて、図1に示した導体PTNを構成している。半導体薄膜3のゲートGと対応する部分には上からストッパ5が形成されており、チャネル領域を保護している。係る構成を有する薄膜トランジスタTFTは層間絶縁膜4により被覆されている。その上には信号線Yがパタニング形成されており、層間絶縁膜4に開口したコンタクトを介してTFTのソースSに電気接続している。一方、保持容量Csは容量線Xsと半導体薄膜3から成る第2の導体部との間に挟持された絶縁膜を誘電体層として形成されている。尚、容量線XsはゲートGを含む走査線Xと同一材料である。又、誘電体層はゲート絶縁膜2と同一層である。係る構成を有する保持容量CsはTFTのドレインDに電気接続している。保持容量Csに図示の短絡欠陥DFが生じた場合、保持容量Csは半導体薄膜3から成る第1の導体部における切断部CTでドレインDから切り離される。この場合、切断部CTはガラス基板1の裏面側から照射されるレーザ光によって処理される。図示する様に、短絡欠陥DFは容量線Xsと半導体薄膜3との間に保持されたゲート絶縁膜2の絶縁破壊により発生する場合が多い。上述したTFT及びCsは平坦化膜7により被覆されている。その上には、画素電極8が形成されており、パッド電極6を介してTFTのドレインDとコンタクトしている。この画素電極8と対向電極10との間に保持された液晶11とで、画素毎に液晶セルが構成される。本例の場合、画素電極8は金属反射膜からなり、反射型の表示装置となっている。TFTやCsを構成する半導体薄膜3は金属反射膜からなる画素電極8で完全に覆われる為、外部から視認されることはない。従って、半導体薄膜3のパタン設計は比較的自由度があり、TFTと液晶セルの接続を保持したまま、Csのみを選択的に切り離し可能な形状にできる。
【0014】
図4は、図3に示した表示装置の変形例を示しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、TFTがボトムゲート構造ではなく、トップゲート構造となっていることである。即ち、半導体薄膜3の上にゲート絶縁膜2を介してゲートGが形成されている。これに対応して、保持容量Csは下層の半導体薄膜3と上層の容量線Xsとの間に保持されたゲート絶縁膜2を誘電体層としている。この誘電体層に図示の短絡欠陥DFが発生した時、保持容量Csは切断部CTで、TFT及び画素電極8から切り離される。
【0015】
図5は、図1に示した本発明に係る表示装置の変形例を示す模式的な部分平面図である。図示する様に、導体PTNの切断部CTは、予めレーザ光の照射を受けて切断可能なくびれたパタン形状を有する。これにより、レーザ光の照射で容易に溶融切断可能となり、周辺の画素電極、液晶及びその配向膜に熱的な悪影響を及ぼす恐れがなくなる。
【0016】
図6は、図2に示した表示装置の変形例を示す模式的な等価回路図である。本例では、第1の保持容量Cs1と、第2の保持容量Cs2が別々に、TFTのドレインDに電気接続されている。この場合、Cs1に欠陥が生じれば、これをCT1で切断することにより、TFT及びClcから切り離すことができる。又、Cs2に欠陥が発生した場合、CT2で切断することによりTFT及びClcから切り離すことができる。この様に選択的切断が可能なパタンに導体PTNを形成すればよい。
【0017】
【発明の効果】
以上説明したように、本発明によれば、アクティブマトリクス型の表示装置において、容量素子に欠陥があるとき、電気光学素子と能動素子との電気的な接続を維持したまま容量素子を電気光学素子から電気的に切断可能である。また、第1の導体部を切断することによって、或る程度の容量値の付加容量が画素電極に接続された状態を維持することができる。よって、修復後でも電気光学素子は能動素子によりほぼ正常に動作可能である。従って、ほとんど表示品位を低下させることなく欠陥画素の修復が可能になる。
【図面の簡単な説明】
【図1】 本発明に係る表示装置の模式的な部分平面図である。
【図2】 図1に示した表示装置の等価回路図である。
【図3】 図1に示した表示装置の展開断面図である。
【図4】 図3に示した実施形態の変形例である。
【図5】 図1に示した実施形態の変形例である。
【図6】 図2に示した実施形態の変形例である。
【図7】 従来の表示装置の一般的な構成を示す模式的な斜視図である。
【図8】 従来の表示装置の一例を示す部分平面図である。
【図9】 図8に示した表示装置の等価回路図である。
【符号の説明】
1・・・ガラス基板、2・・・ゲート絶縁膜、3・・・半導体薄膜、4・・・層間絶縁膜、7・・・平坦化膜、8・・・画素電極、9・・・基板、10・・・対向電極、11・・・液晶、X・・・走査線、Y・・・信号線、TFT・・・薄膜トランジスタ、Cs・・・保持容量、PTN・・・導体、PXL・・・画素、CT・・・切断部
Claims (14)
- 一対の基板と、行状の走査線と、列状の信号線と、容量線と、行状の走査線と列状の信号線との交差部に配された行列状の画素とを備え、
画素は、走査線によって選択されたとき信号線から電気信号を取り込む能動素子と、取り込んだ電気信号を保持する容量素子と、保持された電気信号に応じて光学状態が変化する電気光学素子とから成る表示装置であって、
電気光学素子は、一方の基板に形成された対向電極と、対向電極に対向配置された画素電極と、両電極の間に配された液晶とから成り、
画素は、更に、第1の導体部と、第1の導体部から延在した第2の導体部とから成る導体部を備えており、
走査線、信号線及び容量線、並びに、画素電極、能動素子及び導体部は、他方の基板に形成されており、
容量素子は、第2の導体部及び容量線から構成されており、
能動素子の一端は、信号線に接続されており、画素電極は、能動素子の他端に接続されており、第1の導体部は能動素子の他端から延在しており、
能動素子及び導体部は、絶縁膜を介して画素電極によって覆われており、
第2の導体部と容量線との間が短絡している画素にあっては、第1の導体部が切断されており、第2の導体部と画素電極との間で容量を生ずる表示装置。 - 第1の導体部は、レーザ光の照射によって切断可能なパタン形状を備えている請求項1に記載の表示装置。
- 第1の導体部のパタン形状は、一部分がくびれた形状である請求項2に記載の表示装置。
- レーザ光の照射によって第1の導体部が切断されている請求項2又は請求項3に記載の表示装置。
- 能動素子は、ゲート、ソース及びドレイン、並びに、半導体薄膜から成るチャネル形成領域を備えた薄膜トランジスタから成り、薄膜トランジスタのゲートは走査線に接続されており、ソースは能動素子の一端を構成し、ドレインは能動素子の他端を構成し、
導体部は、薄膜トランジスタを構成する半導体薄膜と同一層である請求項1乃至請求項4のいずれか1項に記載の表示装置。 - 半導体薄膜は、多結晶シリコンから成る請求項5に記載の表示装置。
- 画素電極は、金属反射膜又は透明導電膜から成る請求項1乃至請求項6のいずれか1項に記載の表示装置。
- 一対の基板と、行状の走査線と、列状の信号線と、容量線と、行状の走査線と列状の信号線との交差部に配された行列状の画素とを備え、
画素は、走査線によって選択されたとき信号線から電気信号を取り込む能動素子と、取り込んだ電気信号を保持する容量素子と、保持された電気信号に応じて光学状態が変化する電気光学素子とから成る表示装置の修復方法であって、
電気光学素子は、一方の基板に形成された対向電極と、対向電極に対向配置された画素電極と、両電極の間に配された液晶とから成り、
画素は、更に、第1の導体部と、第1の導体部から延在した第2の導体部とから成る導体部を備えており、
走査線、信号線及び容量線、並びに、画素電極、能動素子及び導体部は、他方の基板に形成されており、
容量素子は、第2の導体部及び容量線から構成されており、
能動素子の一端は、信号線に接続されており、画素電極は、能動素子の他端に接続されており、第1の導体部は能動素子の他端から延在しており、
能動素子及び導体部は、絶縁膜を介して画素電極によって覆われており、
第2の導体部と容量線との間が短絡している画素にあっては、第1の導体部を切断し、以て、第2の導体部と画素電極との間に容量を生じさせる表示装置の修復方法。 - 第1の導体部は、レーザ光の照射によって切断可能なパタン形状を備えている請求項8に記載の表示装置の修復方法。
- 第1の導体部のパタン形状は、一部分がくびれた形状である請求項9に記載の表示装置の修復方法。
- レーザ光の照射によって第1の導体部を切断する請求項9又は請求項10に記載の表示装置の修復方法。
- 能動素子は、ゲート、ソース及びドレイン、並びに、半導体薄膜から成るチャネル形成領域を備えた薄膜トランジスタから成り、薄膜トランジスタのゲートは走査線に接続されており、ソースは能動素子の一端を構成し、ドレインは能動素子の他端を構成し、
導体部は、薄膜トランジスタを構成する半導体薄膜と同一層である請求項8乃至請求項11のいずれか1項に記載の表示装置の修復方法。 - 半導体薄膜は、多結晶シリコンから成る請求項12に記載の表示装置の修復方法。
- 画素電極は、金属反射膜又は透明導電膜から成る請求項8乃至請求項13のいずれか1項に記載の表示装置の修復方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23136199A JP4517419B2 (ja) | 1999-08-18 | 1999-08-18 | 表示装置及びその修復方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23136199A JP4517419B2 (ja) | 1999-08-18 | 1999-08-18 | 表示装置及びその修復方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001056652A JP2001056652A (ja) | 2001-02-27 |
JP4517419B2 true JP4517419B2 (ja) | 2010-08-04 |
Family
ID=16922426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23136199A Expired - Fee Related JP4517419B2 (ja) | 1999-08-18 | 1999-08-18 | 表示装置及びその修復方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4517419B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4755748B2 (ja) * | 1999-09-24 | 2011-08-24 | 東芝モバイルディスプレイ株式会社 | 平面表示装置 |
US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20020091697A (ko) * | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
KR20030094452A (ko) * | 2002-06-04 | 2003-12-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
KR20050094882A (ko) * | 2003-01-27 | 2005-09-28 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 유기 el 디스플레이의 제조 방법 |
TWI282001B (en) * | 2003-09-19 | 2007-06-01 | Sharp Kk | Active substrate, display apparatus and method for producing display apparatus |
JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
CN1324390C (zh) * | 2004-04-28 | 2007-07-04 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
CN1306332C (zh) * | 2004-04-29 | 2007-03-21 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其修补方法 |
JP4535791B2 (ja) * | 2004-06-28 | 2010-09-01 | Nec液晶テクノロジー株式会社 | 液晶表示装置用基板及び該基板の補修方法 |
JP4498043B2 (ja) | 2004-07-20 | 2010-07-07 | シャープ株式会社 | 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 |
JP4678291B2 (ja) * | 2005-11-29 | 2011-04-27 | 三菱電機株式会社 | 表示装置及び表示装置の修復方法 |
KR101756489B1 (ko) * | 2010-05-13 | 2017-07-26 | 가부시키가이샤 제이올레드 | 표시 장치 및 그 제조 방법 |
JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
JP5720025B2 (ja) * | 2011-06-27 | 2015-05-20 | 株式会社Joled | 表示装置及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230416A (ja) * | 1993-02-05 | 1994-08-19 | Sharp Corp | アクティブマトリクス表示装置 |
JPH06289426A (ja) * | 1993-04-06 | 1994-10-18 | Sharp Corp | アクティブマトリクス表示装置の修正方法 |
JPH09127556A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 表示装置及びその駆動方法 |
-
1999
- 1999-08-18 JP JP23136199A patent/JP4517419B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230416A (ja) * | 1993-02-05 | 1994-08-19 | Sharp Corp | アクティブマトリクス表示装置 |
JPH06289426A (ja) * | 1993-04-06 | 1994-10-18 | Sharp Corp | アクティブマトリクス表示装置の修正方法 |
JPH09127556A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | 表示装置及びその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001056652A (ja) | 2001-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4517419B2 (ja) | 表示装置及びその修復方法 | |
JP4713646B2 (ja) | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 | |
US7612863B2 (en) | Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode | |
US7688392B2 (en) | Pixel structure including a gate having an opening and an extension line between the data line and the source | |
US6985194B2 (en) | Matrix array substrate | |
KR100286489B1 (ko) | 액티브 매트릭스형 표시장치 | |
US6992747B2 (en) | Method and repairing defects in a liquid crystal display | |
JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
TW201209494A (en) | Liquid crystal display (LCD) panel and repairing method thereof | |
US5508591A (en) | Active matrix display device | |
JPH0279026A (ja) | 液晶表示素子 | |
US6777709B2 (en) | Storage capacitor structure | |
JP3480155B2 (ja) | アクティブマトリクス表示装置及びその製造方法 | |
CN100585863C (zh) | 有源元件阵列基板及其修补方法 | |
JP3029319B2 (ja) | 液晶表示装置 | |
KR100695614B1 (ko) | 레이저 화학증착장비를 이용한 원 픽셀 리페어 방법 및 이를 이용하여 리페어된 액정표시소자의 기판 | |
JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
JP4135547B2 (ja) | 反射型液晶表示装置 | |
JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPH0750278B2 (ja) | 液晶表示装置 | |
JPH0359534A (ja) | 液晶表示装置 | |
KR101192072B1 (ko) | 액정표시장치 | |
KR19990052415A (ko) | 액정표시소자 및 그의 리페어방법 | |
JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPH05210111A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |