JP4135547B2 - 反射型液晶表示装置 - Google Patents
反射型液晶表示装置 Download PDFInfo
- Publication number
- JP4135547B2 JP4135547B2 JP2003101211A JP2003101211A JP4135547B2 JP 4135547 B2 JP4135547 B2 JP 4135547B2 JP 2003101211 A JP2003101211 A JP 2003101211A JP 2003101211 A JP2003101211 A JP 2003101211A JP 4135547 B2 JP4135547 B2 JP 4135547B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- electrode
- metal film
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は反射型液晶表示装置に係り、画素を構成する画素トランジスタの各ドレイン（又はソース）に接続する信号線の配線と、画素トランジスタのソース（又はドレイン）に接続する反射電極に接続する配線との間に生じる寄生容量を抑制することにより、同一信号線に接続する複数の画素間における信号のクロストークによる表示品質の劣化を抑えるのに好適な反射型液晶表示装置に関するものである。
【０００２】
【従来の技術】
最近、屋外公衆用や管制業務用のディスプレイや、ハイビジョン放送規格や、コンピュータ・グラフィクスのＳＶＧＡ規格に代表される高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型液晶表示装置が盛んに利用されている。
この種の投射型液晶表示装置には、大別すると透過方式を用いた透過型液晶表示装置と、反射方式を用いた反射型液晶表示装置とがある。前者の透過型液晶表示装置の場合には、各画素に設けられたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｎｓｉｓｔｏｒ：薄膜トランジスタ）の領域が、光を透過させる画素の透過領域とならないために開口率が小さくなるという欠点を有していることから、後者の反射型液晶表示装置が注目されている。
【０００３】
一般的に、上記した反射型液晶表示装置では、半導体基板（Ｓｉ基板）上にスイッチング素子（画素トランジスタ）と、該スイッチング素子用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、複数のスイッチング素子及び複数の保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つのスイッチング素子に接続した一つの保持容量部及び一つの反射用画素電極を組にして一つの画素を形成し、この画素を半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の反射用画素電極に対向して全画素共通となる透明な対向電極を透明基板の下面に成膜して、複数の反射用画素電極と対向電極との間に液晶を封入して構成することで、透明基板側からカラー画像用の読み出し光を対向電極を介して液晶内に入射させて、スイッチング素子により対向電極と各反射用画素電極の間の電位差をビデオ信号に対応させて各反射用画素電極ごとに変化させ、液晶の配向を制御することでカラー画像用の読出し光を変調して、各反射用画素電極で反射させたカラー画像用の読出し光を透明基板から出射させるものである。
【０００４】
図８は、従来例１の反射型液晶表示装置において、１つの画素を模式的に拡大して示した断面図である。
図９において、図９の（ａ）は、従来例１の反射型液晶表示装置におけるアクティブマトリクス駆動回路を説明するためのブロック図であり、図９の（ｂ）は図９の（ａ）の中のＸ部を拡大して示した模式図である。
【０００５】
図８に示した従来例１の反射型液晶表示装置５０Ａは、一般的な反射型プロジェクタに適用できるように構成されているものである。画像を表示するための複数の画素のうちで一つの画素を拡大して説明すると、基台となる半導体基板１１は、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いており、この半導体基板１１（以下、ｐ型Ｓｉ基板ともいう）の図示左側に、一つのｐ−ウエル領域１２が左右のフィルード酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ−ウエル領域１２に一つのスイッチング素子１４（以下、画素トランジスタともいう）が設けられており、このスイッチング素子１４はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）より構成されている。
【０００６】
また、一つの画素トランジスタ１４においては、ｐ−ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることで、ゲートＧが形成されている。
また、画素トランジスタ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるドレイン電極１８が形成されることで、ドレインＤが形成されている。
【０００７】
また、画素トランジスタ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるソース電極２０が形成されることで、ソースＳが形成されている。
また、ｐ型Ｓｉ基板１１上でｐ−ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１（以下、ＣＯＭ電極ともいう）が形成されており、この拡散容量電極２１も左右のフィルード酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられている。
【０００８】
また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上の第１ビアホールＶｉａ１内にアルミ配線により容量電極用コンタクト２４が形成されることで、一つの画素トランジスタ１４に対応した保持容量部Ｃが形成されている。
また、フィルード酸化膜１３Ａ，１３Ｂ，１３Ｃ、ゲート電極１６、容量電極２３の上方には、第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。
【０００９】
この際、第１、第２及び第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ2（酸化ケイ素）などを用いて成膜されている。
また、第１、第２及び第３メタル膜２６，２８，３０は、導電性がある金属膜としてアルミ配線などにより一つの画素トランジスタ１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ形成されており、同じ画素内では第１、第２及び第３メタル膜２６，２８，３０同士が電気的に接続されているものの、隣り合う画素に対しては第１、第２及び第３メタル膜中に細い幅で略角状に周回した開口部２６’，２８’，３０’がそれぞれ形成されることで画素ごとに第１、第２及び第３メタル膜２６，２８，３０が電気的にそれぞれ分離されている。
【００１０】
そして、一つの画素内では、最下段の第１メタル膜２６の一部は画素トランジスタ１４のソース領域１９と、保持容量部Ｃの容量電極にそれぞれ接続されている。また、一つの画素内において、中段の第２メタル膜２８は、上方に配置した透明基板（図示しない）側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上の画素トランジスタ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜２８（金属遮光膜）は、上段の隣り合う第３メタル膜３０間に形成された開口部３０’から侵入する読み出し光Ｌの一部を遮光するように開口部３０’を遮蔽して成膜されていると共に、第２層間絶縁膜２７をエッチングして形成した第２ビアホールＶｉａ２内にアルミ配線を形成することにより最下段の第１メタル膜２６に接続されている。
【００１１】
また、一つの画素内において、上段の第３メタル膜３０は、一つの画素に対応して隣り合う第３メタル膜３０間に形成した開口部３０’によって正方形状に区切られて一つの反射画素電極として設けられており、且つ、第３層間絶縁膜２９をエッチングして形成した第３ビアホールＶｉａ３内にアルミ配線を形成することにより中段の第２メタル膜２８に接続されている。
また、第３メタル膜３０（以下、反射用画素電極、又は反射電極ともいう）の上方には液晶４０が封入されており、この液晶を介して透明な対向電極４１が透明基板（ガラス基板）（図示しない）の下面に複数の反射画素電極３０に対向し、且つ、各反射画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）などを用いて成膜されている。
【００１２】
次に、従来例１の反射型液晶表示装置５０Ａにおいて、ｐ型Ｓｉ基板１１上に複数の画素を行方向と列方向とにマトリクス状に配置した時のアクティブマトリクス駆動回路について図９の（ａ）及び図９の（ｂ）を用いて説明する。
図９の（ａ）及び図９の（ｂ）に示した如く、従来例１の反射型液晶表示装置５０Ａにおけるアクティブマトリクス駆動回路７０では、一つの画素トランジスタ１４に接続した一つの保持容量部Ｃ及び一つの反射電極３０を組にして一つの画素が形成され、この画素の組がｐ型Ｓｉ基板１１上に行方向と列方向とにマトリクス状に複数配置されている。
【００１３】
そして、複数の画素のうちで一つの画素を特定するために、水平シフトレジスタ回路７１と垂直シフトレジスタ回路７５とが設けられている。
まず、水平シフトレジスタ回路７１には、ビデオスイッチ７２を介して信号線７３が画素の列方向（垂直方向）に向かって画素列ごとに配線されているものの、ここでは図示の都合上、信号線７３の１本のみを水平シフトレジスタ回路７１に接続した状態で示す。この信号線７３はビデオ信号を画素列順に供給するものである。この際、ビデオスイッチ７２を介して信号線７３にはビデオ線７４が結線されている。また、一つの信号線７３は、第１メタル膜２６（図８）のアルミ配線により一つの画素列に沿って配置した複数の画素トランジスタ１４のドレイン電極１８にそれぞれ接続されている。
【００１４】
次に、垂直シフトレジスタ回路７５には、ゲート線７６が画素の行方向（水平方向）に向かって画素行ごとに配線されているものの、ここでは図示の都合上、ゲート線７６の１本のみを垂直シフトレジスタ回路７５に接続した状態で示す。このゲート線７６はゲートパルスを後述のスキャン方向の行順に供給するものである。この際、一つのゲート線７６は、ポリシリコンにより一つの画素行に沿って配置した複数の画素トランジスタ１４のゲート電極１６にそれぞれ接続されている。
【００１５】
また、各画素トランジスタ１４のソース電極２０は、第１メタル膜２６（図８）のアルミ配線からなるソース配線７７により容量電極用コンタクト２４（以下、単に、コンタクトともいう）を介して保持容量部Ｃの容量電極２３に接続されていると共に、これに接続する第２メタル膜２８（図８）のアルミ配線を介して一つの反射電極３０にも接続されている。
【００１６】
この際、アクティブマトリクス駆動回路７０は、周知のフレーム反転駆動法を適用しており、ビデオ信号はフレーム周期ごとに正極性及び負極性に反転し、即ち、例えば、ビデオ信号の第ｎフレーム期間が正書き込み、第（ｎ＋１）フレーム期間が負書き込みとなる。従って、信号線からビデオ信号を入力する場合には、信号線７３を画素トランジスタ１４のドレイン電極か、ソース電極のいずれか一方に接続すれば良いが、ここでは上述したように信号線７３を画素トランジスタ１４のドレイン電極１８に接続している。尚、信号線７３をソース電極２０に接続した場合には、画素トランジスタ１４のドレイン電極１８に一つの保持容量部Ｃ及び一つの反射電極３０が接続されるものである。
【００１７】
また、上記した従来例１の反射型液晶表示装置５０Ａにおいて、固定電位として画素トランジスタ１４のｐ−ウエル領域１２に供給するウエル電位と、保持容量部Ｃの拡散容量電極２１（ＣＯＭ電極）に供給するＣＯＭ（コモン）電位とが必要である。
即ち、ｐ−ウエル領域１２に供給するウエル電位は、ｐ−ウエル領域１２内に形成したｐ＋領域（図示しない）上のウエル電位用コンタクトに固定電位として例えば０Ｖの電圧が印加されている。
【００１８】
一方、保持容量部ＣのＣＯＭ電極２１に供給されるＣＯＭ（コモン）電位は、保持容量部ＣのＣＯＭ電極２１に、ＣＯＭ電極２１上形成したＣＯＭ（コモン）電位用コンタクト（図示しない）を介して印加される。それは、例えば８．５Ｖの固定電圧である。この際、ＣＯＭ電位は、保持容量部Ｃを形成するためには基本的に何ボルトでもかまわないものの、ビデオ信号の中心値（例えば８．５Ｖ）などに設定しておけば、保持容量部Ｃにかかる電圧は電源電圧の略半分ですむ。つまり、保持容量耐圧は電源電圧の略半分で良いので、保持容量部Ｃの絶縁膜２２の膜厚のみを薄くして容量値を大きくすることが可能であり、保持容量部Ｃの保持容量値が大きいと、反射電極３０の電位の変動を小さくすることができ、フリッカーや液晶の焼きつきを抑制するのに有利である。
【００１９】
そして、保持容量部Ｃは、一つの反射電極３０に印加された電位とＣＯＭ電位との電位差に応じて電荷を蓄積し、非選択期間に一つの画素トランジスタ１４がオフ状態になってもその電圧を保持し、一つの反射電極３０にその保持電圧を印加し続ける機能を備えている。
【００２０】
ここで、従来例１の反射型液晶表示装置５０Ａにおけるアクティブマトリクス駆動回路７０において、一つの画素が駆動させる場合には、ビデオ線７４から順次タイミングをずらして入力されたビデオ信号がビデオスイッチ７２を介して画素列方向に配置した一つの信号線７３に供給され、且つ、この一つの信号線７３と画素行方向に配置した一つのゲート線７６とが交差した位置にある一つの画素トランジスタ１４が選択されてＯＮ動作する。
【００２１】
そして、選択された（ＯＮした）一つの画素トランジスタ１４のソースＳに接続する反射電極３０に、信号線７３からドレインＤを介してビデオ信号が入力されると、電荷のかたちで保持容量部Ｃに書き込まれ、且つ、選択された一つの反射電極３０と対向電極４１（図８）との間にビデオ信号に応じた電位差（液晶駆動電圧）が発生し、液晶４０の光学特性を変調している。この結果、透明基板（図示しない）側から対向電極４１を介して入射されたカラー画像用の読み出し光Ｌ（図８）は液晶４０で画素ごとに変調されて反射電極３０により反射され、透明基板から出射される。このため、透過方式と異なって、読み出し光Ｌを１００％近く利用でき、投射される画像に対して高精細と高輝度とを両立できる構造となっている。
【００２２】
次に、反射型液晶表示装置において、半導体基板上に複数の画素が画素列方向と画素行方向とに直交してマトリクス状に配置されている場合に、一つの画素列上に配置され、同一の信号線に接続する、それぞれの画素において発生する寄生容量及びそれによって生じる信号のクロストークについて、説明する。
【００２３】
図１０は、従来例１の反射型液晶表示装置において、複数の画素のうち、例えば画素８０Ａ，画素８０Ｂ及び画素８０Ｃを１つの列上に配置した時に、画素の寄生容量を説明するための模式図である。
同図には、従来例１の反射型液晶表示装置を構成する複数の画素のうち、一つの信号線７３に接続する３つの画素８０Ａ，画素８０Ｂ，画素８０Ｃを示してある。画素８０Ａ，８０Ｂ，８０Ｃには、説明の便宜上、これらに含まれる要素のうち、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃと、保持容量部ＣＡ，ＣＢ，ＣＣと、反射電極３０Ａ，３０Ｂ，３０Ｃと、ゲート線７６Ａ，７６Ｂ，７６Ｃとをそれぞれ示してある。
【００２４】
ここで、各画素トランジスタ（スイッチング素子：ＭＯＳＦＥＴ）１４Ａ，１４Ｂ，１４ＣのそれぞれのドレインＤには信号線７３が接続され、それぞれのソースＳには反射電極３０Ａ，３０Ｂ，３０Ｃ及び保持容量部ＣＡ，ＣＢ，ＣＣの一端子がそれぞれ接続され、それぞれのゲートＧにはゲート線７６Ａ，７６Ｂ，７６Ｃがそれぞれ接続している。
各画素トランジスタ１４Ａ，１４Ｂ，１４ＣのドレインＤとソースＳとの間には、それぞれ寄生容量Ｃｄｓが存在している。
なお、図１０において、画素８０Ａ，８０Ｂ，８０Ｃは隣接しているが、同列（同じ信号線に接続している）であれば、隣り合う画素でなくても良い。
【００２５】
このように、画素８０Ａ，８０Ｂ，８０Ｃは、画素列方向において同列であるため、画素８０Ａ，８０Ｂ，８０Ｃに接続されている信号線７３は同じであり、画素８０Ａに信号を書き込む時、画素８０Ｂに信号を書き込む時、画素８０Ｃに信号を書き込む時は、それぞれタイミングが異なるが、常に信号線７３にはそれぞれの画素８０Ａ，８０Ｂ，８０Ｃに書き込むための信号電圧が印加される。
【００２６】
詳しく説明すると、例えば画素８０Ｂに信号を書き込む場合、信号線７３には画素８０Ｂに書き込むための信号電圧が印加される。このとき、ゲート線７６Ｂに印加される信号によって画素トランジスタ１４Ｂがオンされて、画素８０Ｂの反射電極３０Ｂに所定の信号電圧が印加される。
なお、このとき、画素８０Ａと画素８０Ｃの画素トランジスタ１４Ａ，１４Ｃは、ゲートＧにそれぞれ接続するゲート線７６Ａ，７６Ｃには信号が印加されていないので、オフになっている。従って、画素８０Ａ，８０Ｃのそれぞれの反射電極３０Ａ，３０Ｃには、画素８０Ｂに書き込む信号電圧が印加されることはない。
【００２７】
この後、タイミングをずらして画素８０Ａ，８０Ｃにも同じように、同じ信号線７３を使用して、それぞれの画素８０Ａ，８０Ｃの反射電極３０Ａ，３０Ｃに所定の信号電圧が印加され、書き込みがなされる。
その間、画素８０Ｂに書き込まれた信号は、次のフレームで画素８０Ｂに次の書き込みがなされるまで、保持される。
【００２８】
このとき、それぞれの画素トランジスタ８０Ａ，８０Ｂ，８０Ｃに寄生容量Ｃｄｓが存在すると、上記のように画素８０Ｂに書き込むための信号電圧が信号線７３に印加されているとき、画素トランジスタ１４Ａ，１４Ｃがオフになっていて、所定の大きさを保持しておかなければならない画素８０Ａ，８０Ｃの信号電圧が、寄生容量Ｃｄｓを介して、信号線７３に印加された信号電圧の影響を受けて変動してしまう。
液晶表示装置から画像信号によって変調した光をプロジェクターに投影した場合に、この寄生容量Ｃｄｓによって発生するクロストークにより、投影画像の表示品質を劣化させてしまう。
【００２９】
図１１は、画素トランジスタの寄生容量により発生するクロストーク現象による表示特性を説明するための図であり、図１１の（ａ）は表示したい表示画面を示し、図１１の（ｂ）は、クロストークが発生した表示画面を示す。
図１１の（ａ）に示すように、表示画面６０の中央部に白表示を行う矩形のホワイトボックスパターン部６４を設け、その周囲には、灰色表示を行うグレーバック部６１，６３，６５、６２を設ける。
【００３０】
しかし、図１１の（ｂ）に示すように、表示画面６０に対応する複数の画素の画素トランジスタには寄生容量Ｃｄｓが存在するため、白表示を行うホワイトボックスパターン部６４に対応する各画素と同一の信号線に接続される画素を有する、図上でホワイトボックスパターン部６４の上下に位置するグレーバック部６３及びグレーバック部６５の灰色階調は、クロストークの影響を受け、図上でホワイトボックスパターン部の左右に位置するグレーバック部６１及びグレーバック部６２とは異なる灰色階調となる。これは、表示品質において、不良レベルであることを示す。
【００３１】
ここで、図１１の（ａ）及び（ｂ）に矢印で示すように、垂直シフトレジスタによる画素のスキャン方向を、図上で上方より下方に向うようにした場合、ホワイトボックスパターン部６４の図上で上のグレーバック部６３（これは、クロストーク部６３’になる。）の階調は、グレーバック部６１，６２の階調よりも白くなり、ホワイトボックスパターン部６４の図上で下のグレーバック部６５（これは、クロストーク部６５’になる。）の階調は、グレーバック部６１，６２の階調よりよりも黒くなる。
【００３２】
このクロストーク現象について、図１２及び図１３を用いて説明する。
図１２は、１つの列上に配置された画素８０Ａ、画素８０Ｂ及び画素８０Ｃにクロストークが発生している場合の信号波形図である。縦軸が電圧、横軸が時間である。
図１３は、液晶の駆動電圧（入力電圧）と出力光の強度との関係を示すグラフ図である。
【００３３】
いま、図１０に示したように、同一の信号線７３に画素８０Ａ，８０Ｂ，８０Ｃが接続されているとする。また、図１１の（ｂ）に示すように、各画素８０Ａ，８０Ｂ，８０Ｃは表示画面の６０の図上左右の中央部Ｍにあり、画素８０Ａはグレーバック部６３内に位置し、画素８０Ｂはホワイトボックスパターン部６４に位置し、画素８０Ｃはグレーバック部６５に位置するとし、垂直シフトレジスタによる各画素８０Ａ，８０Ｂ，８０Ｃのスキャン方向は図上で上から下に向う方向であるとする。
【００３４】
このとき、図１１の（ａ）に示す表示画面を表示するために、図１１の（ｂ）に示す中央部Ｍに配置された信号線７３に供給されるビデオ信号は、図１２に信号線電圧で示される。この信号線電圧は、保持容量部ＣＡ、ＣＢ，ＣＣの一端に供給されるＣＯＭ電位Ｖｃｏｍを中心に、フレーム周期ごとに正極性及び負極性に反転する。同図において、垂直走査期間として示されているのは、１フレームの垂直走査期間である。例えば、時刻ｔ１から時刻ｔ７までをビデオ信号の第ｎフレーム期間とすると、ここでは正書き込みであり、時間ｔ７から時間ｔ１３までをビデオ信号の第（ｎ＋１）フレーム期間とすると負書き込みとなる。このとき、液晶としてはノーマリーブラックの液晶を用いているのでＶｃｏｍのセンター電圧においては、黒表示となっている。
【００３５】
信号線電圧は、時刻ｔ１から時刻ｔ３の間は灰色表示に対応する電圧Ｖ１であり、この期間においてはグレーバック部６３が走査される。信号線電圧は、時刻ｔ３から時刻ｔ５の間は白表示に対応する電圧Ｖ２であり、この期間においてはホワイトボックスパターン部６４が走査される。信号線電圧は、時刻ｔ５から時刻ｔ７の間は灰色表示に対応する電圧Ｖ１であり、この期間においてはグレーバック部６５が走査される。
【００３６】
従って、グレーバック部６３の中央近辺にある画素８０Ａにおいては、グレー書き込みが、ホワイトボックスパターン部６４の中央近辺にある画素８０Ｂにおいては、白書き込みが、グレーバック部６５の中央近辺にある画素８０Ｃにおいてはグレー書き込みが行われる。
このとき、画素８０Ａにおいては、時刻ｔ２から１フレーム分の正のグレー書き込みがなされ、画素８０Ｂにおいては、時刻ｔ４で1フレーム分の正の白書き込みがなされ、画素８０Ｃにおいては、時刻ｔ６から１フレーム分の正のグレー書き込みがなされる。
【００３７】
上述のように、画素８０Ａにおいては、時刻ｔ２で電圧Ｖ１が印加され、それが保持容量部ＣＡで保持されるが、ホワイトボックスパターン部６４が白表示開始する時刻ｔ３において、信号線７３に電圧Ｖ２が印加されると、寄生容量Ｃｄｓがあるので、その影響を受けて、保持電圧がプラス方向にシフトする。
画素８０Ｃにおいても同様で、時刻ｔ０で電圧（２Ｖｃｏｍ−Ｖ１）が印加され、それが，保持容量部ＣＣで保持されるが、時刻ｔ３において、寄生容量Ｃｄｓにより、保持電圧がプラス方向にシフトする。
画素８０Ｂにおいても同様で、時刻ｔ０から保持されていた電圧（２Ｖｃｏｍ−Ｖ２）が、時刻ｔ３において、容量Ｃｄｓにより、保持電圧がプラス方向にシフトする。
【００３８】
図１２において、上向きの矢印で示す箇所が、寄生容量Ｃｄｓによるクロストークを示す。
このため、図１１の（ｂ）に示すように、垂直シフトレジスタのスキャン方向を図示上、上から下方向方向にスキャンした場合、ホワイトボックスパターン部６４の上に位置するグレーバック部６３はグレーバック部６１，６２よりも白く表示されるクロストーク部６３’となり、ホワイトボックスパターン部６４の下に位置するグレーバック部６５はグレーバック部６１，６２よりも黒く表示されるクロストーク部６５’となる。
【００３９】
なお、画素８０Ｂも寄生容量Ｃｄｓによりクロストークが発生するが、図１３に示すように、白表示するには、液晶に飽和電圧Ｖｐ（図１２におけるＶ２に対応する。）を印加するが、ここで電圧をΔ変動させても出力光の強度変化が少ないので影響が小さいが、画素８０Ａ，８０Ｃにおけるように、グレー表示する、電圧Ｖｐと閾値電圧Ｖｔｈ（これは黒表示となり、図１２におけるＶｃｏｍに対応する。）の中間の電圧Ｖｇでは、同じΔの電圧変動でも出力光の強度の変動が大きいためである。
【００４０】
ここで、寄生容量Ｃｄｓとしては、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃ内部のものと、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃのドレイン電極、ソース電極にそれぞれ接続されたアルミ配線間に生じるものとがあるが、後者の割合が大きい。
【００４１】
以下、画素の構造に基いて、寄生容量を説明する。
図１４は、従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図１５は、従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１４に示すＸ−Ｙ矢視線に沿った断面図である。上述の図８と対応する。
【００４２】
両図に示されるように、第１メタル膜２６から形成された信号線７３が、画素トランジスタ１４のドレイン電極１８に接続されている。
また画素トランジスタ１４のソース電極２０には、反射電極３０へ接続するためのソース配線７７が第１メタル膜２６で形成されている。このソース配線７７は、画素トランジスタ１４のソース電極２０に光が当たるのを抑制するために、画素トランジスタ１４のソース電極２０を覆うように大きな面積で形成されている。画素トランジスタ１４のソース電極２０に光が照射されると、光キャリアによるリーク電流が発生する。このソース電極２０はソース領域１９（拡散電極部）とウエル領域１２のＰＮ接合になっており、言い換えるとフォトダイオードを形成しているといえる。従って、このフォトダイオードに相当する拡散電極部に到達する光を低減させる必要があるためである。
【００４３】
このため、信号線７３とソース配線７７のアルミ配線間において寄生容量Ｃｄｓが発生することになる。
なお、図１４、１５に示すレイアウト構造においては、ウエル領域１２とＣＯＭ電極２１においては、基板１１と同電極の拡散にしているために、アルミ配線を必要としていない。
図１５における断面図でも、画素トランジスタ１４のドレイン電極１８に接続されたアルミ配線と、画素トランジスタ１４のソース電極２０に接続されたアルミ配線間において、寄生容量Ｃｄｓが発生している部分を示してある。
【００４４】
従来例２の反射型液晶表示装置として、その画素における配置を従来例１の反射型液晶表示装置と異ならせたものがある。
図１６は、従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１７に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図１７は、従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１６に示すＸ−Ｙ矢視線に沿った断面図である。
【００４５】
従来例２の反射型液晶表示装置５０Ｂにおいては、その構成要素は、従来例１の反射型液晶表示装置５０Ａにおける構成要素と変わらないのであるが、その配置・形状が異なるので、その構成要素には、図８、図１４及び図１５に示した従来例１の同様の各構成要素に付した記号のあとに「ａ」を付した符号を付して、区別とその対応が分かるようにしてある。
従来例２における画素においては、ドレイン電極１８ａとソース電極２０ａの並びに平行して矩形の容量電極２３ａを配置してある。一方従来例１における画素においては、ドレイン電極１８、ソース電極２０と容量電極２３を一列に配置してある。
【００４６】
従来例２は、基本構成は従来例１と同様であるので、その基本構成の説明を省略する。
従来例２においては、第１メタル膜より構成した信号線７３ａとソース配線との間に寄生容量Ｃｄｓが発生する。
【００４７】
ここで、このような寄生容量を抑制するものとして、例えば、以下のものがある（例えば、特許文献１参照。）
これによれば、ＴＦＴなどの薄膜トランジスタのアクティブマトリクスにおいて、ドレインバスラインと画素電極との間の寄生容量による電圧変動を防ぐため、ドレインバスライン上に保護絶縁膜を介して導電膜を形成するとともに、この導電膜を接地端に接続して、導電膜を常に低電位に保持することによりシールド膜として働くようにすることが開示されている。
【００４８】
【特許文献１】
特開昭６３−２０２７９２号公報（第２頁、第１図）
【００４９】
【発明が解決しようとする課題】
ところで、上述したように、表示画面を９分割して、中央部の１／９分割画面に白（１００％輝度）を、この周りの８つの１／９分割画面にグレー（５０％輝度）を表示すると、寄生容量によりクロストークの発生する画面部分においては、そうでない画面部分と比較して５％の輝度変化が発生した。
通常、人間の目においては、２％以下の輝度変化分は認識されないとされており、クロストークによる輝度変化を２％以下にする必要がある。
【００５０】
クロストークを引き起こす信号線とソース配線間の寄生容量Ｃｄｓを減らすには、信号線とソース配線間の間隔を広げればよい。この場合、配線間隔を例えば２μｍ以上すれば、クロストークを２％以下に抑制できることが確認されている。
しかし、反射型液晶表示装置においては、配線間隔を大きくすると、画素トランジスタに到達する不要光の入射行路を広げてしまうことになり、光による画素トランジスタのリークが顕著に発生する。
【００５１】
この場合、例えば９μｍ程度の画素ピッチでは、信号線とソース配線の配線間隔を例えば２μｍに広げてしまうと、光によるリーク電流によってフリッカーや焼き付が発生するといった問題が発生する。
従って、配線間隔を大きくすることなく、信号線とソース配線間の寄生容量Ｃｄｓを減少させることが求められている。
【００５２】
一方、特許文献１に示された方法によれば、同一面上に形成したドレインバスラインと画素電極に対して、シールド膜をドレインバスラインの上方に形成してあるので、ドレインバスラインと画素電極間の横方向の寄生容量を効果的に抑制することは出来ないという問題がある。
そこで本発明は、上記問題を解決して、フリッカーや焼き付を発生させることなく、信号線とソース配線間の寄生容量を減少させてクロストークを抑制できる反射型液晶表示装置を提供することを目的とするものである。
【００５３】
【課題を解決するための手段】
上記目的を達成するための手段として、第１の発明は、半導体基板１１上に画素トランジスタ１４と、前記画素トランジスタ１４用の保持容量部Ｃとを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ１４及び保持容量部Ｃの上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極３０を電気的に分離して複数設けて、一つの前記画素トランジスタ１４に接続した一つの前記保持容量部Ｃ及び一つの前記反射用画素電極３０を組にして一つの画素を形成し、前記画素を前記半導体基板１１上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極３０に対向して透明な対向電極４１を透明基板の下面に成膜して、複数の前記反射用画素電極３０と前記対向電極４１との間に液晶４０を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタ１４のドレイン電極１８に接続する、金属膜（第１メタル膜２６）からなり、ビデオ信号を供給するための信号線７３と、前記画素トランジスタ１４のソース電極２０に接続し、前記信号線７３を形成する前記金属膜（第１メタル膜２６）と同じ金属膜から形成した配線部（ソース配線７７Ａ）との間隙に、前記信号線７３及び前記配線部（ソース配線７７Ａ）から離間して、固定電位を供給される、前記同じ金属膜（第１メタル膜２６）から形成したガードパターン１Ａを配置して構成したことを特徴とする反射型液晶表示装置である。
また、第２の発明は、半導体基板１１上に画素トランジスタと、前記画素トランジスタ１４用の保持容量部Ｃとを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ１４及び保持容量部Ｃの上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極３０を電気的に分離して複数設けて、一つの前記画素トランジスタ１４に接続した一つの前記保持容量部Ｃ及び一つの前記反射用画素電極３０を組にして一つの画素を形成し、前記画素を前記半導体基板１１上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極３０に対向して透明な対向電極４１を透明基板の下面に成膜して、複数の前記反射用画素電極３０と前記対向電極４１との間に液晶４０を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタ１４のドレイン電極１８に接続する、金属膜（第１メタル膜２６）からなり、ビデオ信号を供給するための信号線７３と、前記画素トランジスタ１４のソース電極２０に接続し、前記信号線７３を形成する前記金属膜（第１メタル膜２６）と同じ金属膜から形成した配線部（ソース配線７７Ａ）との間隙に、前記信号線７３及び前記配線部（ソース配線７７Ａ）から離間して、電位を供給されない、前記同じ金属膜（第１メタル膜２６）から形成したガードパターン１Ｂを配置して構成したことを特徴とする反射型液晶表示装置である。
【００５４】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、構成要素に付す参照符号については、従来例と同一の構成要素には同一の参照符号を付し、その説明を省略する。
【００５５】
＜第１実施例＞
図１は、本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図２に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図２は、本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図１に示すＸ−Ｙ矢視線に沿った断面図である。
【００５６】
第１実施例の反射型液晶表示装置１０Ａは、従来例１の液晶表示装置５０Ａにガードパターン１Ａ及びＣＯＭ電極２１と接続するためのコンタクト６を追加したものである。
図１及び図２に示した第１実施例の反射型液晶表示装置１０Ａは、一般的な反射型プロジェクタに適用できるように構成されているものである。画像を表示するための行列状（マトリクス状）に配置された複数の画素のうちで、一つの画素を拡大して説明すると、基台となる半導体基板１１としては、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いている。この半導体基板１１（以下、ｐ型Ｓｉ基板ともいう）の図示左側に、一つのｐ−ウエル領域１２が左右のフィルード酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ−ウエル領域１２に一つの画素トランジスタ１４（スイッチング素子である）が設けられており、この画素トランジスタ１４はＭＯＳＦＥＴより構成されている。
【００５７】
また、一つの画素トランジスタ１４においては、ｐ−ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることで、ゲートＧが形成されている。ゲート電極１６は、各画素の行毎に形成されているゲート線７６に接続している。
また、画素トランジスタ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるドレイン電極１８が形成されることで、ドレインＤが形成されている。
【００５８】
また、画素トランジスタ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるソース電極２０が形成されることで、ソースＳが形成されている。
また、ｐ型Ｓｉ基板１１上でｐ−ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１（以下、ＣＯＭ電極ともいう）が形成されており、この拡散容量電極２１も左右のフィルード酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられている。
【００５９】
また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上の第１ビアホールＶｉａ１内にアルミ配線により容量電極用コンタクト２４が形成されることで、一つの画素トランジスタ１４に対応した保持容量部Ｃが形成されている。
また、フィルード酸化膜１３Ａ，１３Ｂ，１３Ｃ、ゲート電極１６、容量電極２３の上方には、第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。
【００６０】
この際、第１、第２及び第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ2（酸化ケイ素）などを用いて成膜されている。
また、第１、第２及び第３メタル膜２６，２８，３０は、導電性がある金属膜としてアルミ配線などにより一つの画素トランジスタ１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ形成されている。
第１メタル膜２６からは、ドレイン電極１８に接続する信号線７３と、ソース電極２０及び容量電極用コンタクト２４に接続するソース配線７７Ａと、ガードパターン１Ａとがそれぞれ所定の形状で、互いに物理的に電気的に分離して形成されている。
【００６１】
同じ画素内では、ソース配線７７Ａは第２ビアホールＶｉａ２内に形成したアルミ配線を介して第２メタル膜２８から形成された接続部３１に接続されている。この接続部３１は第３ビアホールＶｉａ３内に形成したアルミ配線を介して第３メタル膜（以下、反射画素電極、又は反射電極ともいう）３０に接続されている。
第３メタル膜（反射電極）３０は、第３メタル膜３０中に細い幅で略角状に周回した開口部３０’が形成されることで、正方形状に区切られており、画素毎に電気的に分離されている。
【００６２】
第２メタル膜２８においては、第２メタル膜２８中に細い幅で略角状に周回した開口部２８’が形成してあり、これにより接続部３１と第２メタル膜２８とは画素毎に電気的に分離されている。
第２メタル膜２８とＣＯＭ電極２１とは、コンタクト（図示しない）を介して電気的に接続されており、これは、全画素共通に接続されている。
【００６３】
第１メタル膜２６から形成されているガードパターン１Ａは、図１に示すように、ソース配線７７Ａと信号線７３との間に配置されている。ガードパターン１Ａは、そのコンタクト接続部３２に接続するコンタクト６を介して、ＣＯＭ電極２１に電気的に接続されている。ガードパターン１Ａは、矩形状のソース配線７７Ａの４辺のうち、３辺の全長にわたって対向しており、残りの１辺においても一部の部分で対向して配置されている。ガードパターン１Ａは信号線７３と平行して対向しており、ドレイン電極１８からの引き出し部分とも対向して配置されている。
【００６４】
なお、一つの画素内において、中段の第２メタル膜２８は、上方に配置した透明基板（図示しない）側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上の画素トランジスタ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜２８（金属遮光膜）は、上段の隣り合う第３メタル膜３０間に形成された開口部３０’から侵入する読み出し光Ｌの一部を遮光するように開口部３０’を遮蔽して成膜されている。
【００６５】
また、第３メタル膜３０の上方には液晶４０が封入されており、この液晶を介して透明な対向電極４１が透明基板（ガラス基板）（図示しない）の下面に複数の反射画素電極３０に対向し、且つ、各反射画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯなどを用いて成膜されている。
以上のように第１実施例の反射型液晶表示装置は構成されている。
【００６６】
上述のように、本実施例の反射型液晶表示装置において、第１メタル膜２６から形成される信号線７３とソース配線７７Ａとの間に、第１メタル膜２６から形成するガードパターン１Ａを設けてある。ガードパターン１Ａの配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ａと信号線７３との間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ａとソース配線７７Ａとの間隔（最も短い間隔）を０．５μｍとしてある。
【００６７】
この第１実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を２％以下にすることができる。これにより、人間の視覚においてほとんど判別することが出来ないレベルまで改善された。なお、表示動作時には、ガードパターン１Ａには、ＣＯＭ電圧Ｖｃｏｍを印加した。
すなわち、信号線７３とソース配線７７Ａ間に、ガードパターン１Ａを設けることにより、信号線７３とソース配線７７Ａ間に生じる寄生容量を抑制することができた。
【００６８】
また、配線間隔（ガードパターン１Ａと信号線７３との間隔、ガードパターン１Ａとソース配線７７Ａとの間隔）を０．５μｍとすることで、読出し光Ｌが不要光として画素トランジスタ１４に到達するのを抑制できて、問題となるレベルのリーク電流の発生がない。
通常、リークの発生において、光を照射した状態で、１フレーム分の１／６０ｓｅｃにおいて画素電圧の降下分が１０ｍＶを超えてしまうと、フリッカーや焼きつきが発生するが、本実施例においては、画素をピッチ９μｍで形成してあるが、このような画素寸法においても、光によるリーク電流での電圧降下分は、１フレーム分の１／６０ｓｅｃにおいて５ｍＶ以下であり、スペック内である。
【００６９】
なお、ガードパターン１Ａを固定電位に保持することによって、信号線７３とソース配線７７Ａとの間の寄生容量を遮断すればよいため、ガードリングの配線幅はいくらでもかまわない。
ガードパターン１Ａを構成する配線はアルミであるため、アルミ自体の抵抗は十分に低いために信号線電圧の寄生容量によってガードリングの電位が揺すられることはほとんどない。
また、ガードパターン１Ａと信号線７３との間の配線間隔、ガードパターン１Ａとソース配線７７Ａとの間の配線間隔を０．５μｍの場合を説明したが、それぞれを例えば１．０μｍ以下としておけば、光によるリーク電流の影響を抑えることが出来る。
【００７０】
＜第２実施例＞
図３は、本発明の反射型液晶表示装置の第２実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
第２実施例の反射型液晶表示装置１０Ｂは、第１実施例の反射型液晶表示装置１０Ａにおいて、ガードリング１Ａに代えて、コンタクト接続部３２を有せず、従って、ＣＯＭ電極２１とは接続せず、電位を固定しない以外はガードパターン１Ａと同様のガードパターン１Ｂを設けた以外は、第１実施例の反射型液晶表示装置１０Ａと同様に構成してある。
【００７１】
第２実施例の反射型液晶表示装置１０Ｂにおいては、ガードパターンの電位を固定する場合（第１実施例）と比較して、信号線７３とソース配線７７Ａとの間に生じる寄生容量を抑制する効果は減少してしまうが、それでもクロストークを減少することができ、ホワイトボックスパターン表示において、ホワイトボックスパターン上下の領域に発生するクロストークによる輝度変化を抑制することができる。一方、ガードパターンの電位を固定する場合と比較して、反射型液晶表示装置製作時の歩留まりを向上させることが出来るというメリットをもつ。
【００７２】
すなわち、図３に例示するように、ゴミ等により信号線７３とガードパターン１Ｂとショートしてしまった場合でも、ガードパターン１Ｂとソース配線７７Ａの分離が保持されていれば、画素欠陥となることはない。また、ソース配線７７Ａとガードパターン１Ｂがショートした場合においても画素欠陥となることは無い。
従って、信号線７３とガードパターン１Ｂがショートするか、ソース配線７７Ａとガードパターン１Ｂがショートした場合においては、表示欠陥とはならず、ガードパターンの電位を固定した場合と比較して歩留まりを向上させることが出来る。
【００７３】
なお、ガードパターン１Ｂと信号線７３又はソース配線７７Ａとの間にショートが発生した場合、信号線７３とソース配線７７Ａ間の寄生容量が増えて、その画素の輝度変化があるが、人間は1つの画素のみを見ているわけではなく、画面全体の絵を見ているので、１つの画素のみが輝度変化したとしても、識別できないので問題はない。
【００７４】
＜第３実施例＞
図４は、本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図５は、本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図４に示すＸ−Ｙ矢視線に沿った断面図である。
【００７５】
第３実施例の反射型液晶表示装置１０Ｃは、従来例２の液晶表示装置５０Ｂにガードパターン１Ｃ、ガードパターン１Ｃ’、コンタクト６ａ及びコンタクト７を追加し、これらを配置するために、ソース配線をソース配線７７ａよりは領域の小さいソース配線７７ａＣとしたものである。
従って、第３実施例の反射型液晶表示装置１０Ｃにおいては、その構成要素は、第１実施例の反射型液晶表示装置５０Ａにおける構成要素と変わらないのであるが、その配置・形状が異なるので、その構成要素には、図１及び図２に示した第１実施例の同様の各構成要素に付した記号のあとに「ａ」を付した符号を付して、区別とその対応が分かるようにしてある。これらは、上述の従来例１と従来例２の関係と同様である。
【００７６】
第３実施例（ガードパターン関連以外の基本構成は従来例２と同様である。）における画素においては、ドレイン電極１８ａとソース電極２０ａの並びに平行して矩形の容量電極２３ａを配置してある。一方、第１実施例（ガードパターン関連以外の基本構成は従来例１と同様である。）における画素においては、ドレイン電極１８、ソース電極２０と容量電極２３を一列に配置してある。
第３実施例は、その基本構成は第１実施例と同様であるので、その基本構成の説明を省略する。
なお、ガードパターン１Ｃ及びガードパターン１Ｃ’は、第１メタル膜２６ａを所定形状にすることにより形成されている。
【００７７】
図４に図示の左側に配置した、信号線７３ａとソース配線７７ａＣとの間に配置したガードパターン１Ｃは、同一列の画素に共通して接続・配置されている。同様に、図示の右側に配置した、ソース配線７７ａＣと右に隣接する画素の信号線（図示しない）との間に配置したガードパターン１Ｃ’は、同一列の画素に共通に接続・配置されている。
ガードパターン１Ｃは、第１ビアホールＶｉａ１ａに形成したコンタクト６ａを介してＣＯＭ電極２１ａに電気的に接続しており、ＣＯＭ電位Ｖｃｏｍに保たれる。一方、ガードパターン１Ｃ’は、コンタクト７を介してｐ−ウエル領域１２ａに接続され、ウエル電位に保持される。
【００７８】
ここで、ガードパターン１Ｃ、１Ｃ’の配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ｃ、１Ｃ’と信号線７３ａとの間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ｃ，１Ｃ’とソース配線７７ａＣとの間隔（最も短い間隔）を０．５μｍとしてある。
【００７９】
この第３実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を２％以下にすることができる。これは、人間の視覚においてほとんど判別することが出来ないレベルまで改善された。
なお、ここでは、信号線７３ａとソース配線７７ａＣとの間の寄生容量Ｃｄｓを抑制するために、ガードパターン１ＣはＣＯＭ電極２１ａに接続している。また、ソース配線７７ａＣと右に隣り合う画素の信号線との間の寄生容量を抑制するために、ガードパターン１Ｃ’はウエル電極１２ａに接続している。
【００８０】
＜第４実施例＞
図６は、本発明の反射型液晶表示装置の第４実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
同図に示すように、第４実施例の反射型液晶表示装置１０Ｄは、第１実施例の反射型液晶表示装置１０Ａにおいて、ガードパターン１Ａに代えてガードパターン１Ｄとし、ソース配線７７Ａに代えてソース配線７７Ｄとした以外は、第１実施例の反射型液晶表示装置と同様にして構成してある。
【００８１】
第１メタル膜から形成されるガードパターン１Ｄは、矩形のソース配線７７Ｄの周囲を取り囲んでいる。ガードパターン１Ｄの配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ｄと信号線７３との間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ｄとソース配線７７Ｄとの間隔（最も短い間隔）を０．５μｍとしてある。
このガードパターン１Ｄを配置できるように、ソース領域としてソース領域７７より領域の小さいソース領域７７Ｄを形成してある。ガードパターン１Ｄはコンタクト６を介してＣＯＭ電極２１に電気的に接続している。
【００８２】
本実施例は、寄生容量の影響で電位を変動させたくないソース配線の周囲の影響を防ぐことで、もっとも効果的なレイアウト方法である。
この第４実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を１％以下に抑制することができる。これにより、人間の視覚において輝度変化を判別することが出来ないレベルまで改善された。なお、表示動作時には、ガードパターン１Ａには、ＣＯＭ電圧Ｖｃｏｍを印加した。
これにより、ガードパターン１Ｄを信号線７３とソース配線７７Ｄ間に配置することにより、信号線７３とソース配線７７Ｄ間に発生する寄生容量を抑制することができた。
【００８３】
＜第５実施例＞
図７は、本発明の反射型液晶表示装置の第５実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
同図に示すように、第５実施例の反射型液晶表示装置１０Ｅは、第４実施例の反射型液晶表示装置１０Ｄにおいて、ガードパターン１Ｄに代えて、コンタクト接続部３２Ｄを有せず、従って、ＣＯＭ電極２１とは接続せず、電位を固定しない以外はガードパターン１Ｄと同様のガードパターン１Ｅを設けた以外は、第４実施例の反射型液晶表示装置１０Ｄと同様に構成してある。
【００８４】
第５実施例の反射型液晶表示装置１０Ｅにおいては、ガードパターンの電位を固定する場合（第４実施例）と比較して、信号線７３とソース配線７７Ｄとの間に生じる寄生容量を抑制する効果は減少してしまうが、クロストークを減少することができ、ホワイトボックスパターン表示において、ホワイトボックスパターン上下の領域に発生するクロストークによる輝度変化を抑制することができる。一方、ガードパターンの電位を固定する場合と比較して、歩留まりを向上させることが出来るというメリットを有する。
【００８５】
すなわち、図７に例示するように、ゴミ等により信号線７３とガードパターン１Ｅとショートしてしまった場合でも、ガードパターン１Ｅとソース配線７７Ｄの分離が保持されていれば、画素欠陥となることはない。また、ソース配線７７Ｄとガードパターン１Ｅがショートした場合においても画素欠陥となることは無い。
従って、信号線とガードリング、ソース配線とガードリングがショートした場合においても、表示欠陥とはならず、ガードリングの電位を固定した場合と比較して歩留まりを向上させることが出来る。
【００８６】
なお、ガードパターン１Ｄと信号線７３又はソース配線７７Ｄとの間にショートが発生した場合、寄生容量が増えて、その画素の輝度変化があるが、人間は１つの画素のみを見ているわけではなく、画面全体の絵を見ているので、１つの画素のみが輝度変化したとしても、識別できないので問題はない。
【００８７】
このように反射型液晶表示装置において、画素トランジスタのドレイン（又はソース）に接続するビデオ信号を供給する信号線と、画素トランジスタのソース（又はドレイン）に接続する、信号線と同じ層上に配置された配線部との間に、固定電位が供給された、又は電位が供給されていない導電性のガードパターンを配置することにより、信号線と配線部間に発生する寄生容量を抑制して、ホワイトボックスパターンを表示するときに顕著に発生するクロストークを低減することができる。また、信号線とガードパターン間、及びガードパターンと配線部との間の間隙は、その間を通過する不要光を遮蔽するに十分に狭く保持することができ、リーク電流の発生を押え、フリッカーや液晶の焼きつきを防止できる。
【００８８】
なお、ここでは、ここの画素にガードパターンを配置した場合、同一列の画素に共通するガードパターンを配置した場合について説明したが、画素トランジスタに接続する信号線と画素トランジスタのソース配線間にガードリングを配置してあれば、寄生容量を抑制できるのであるから、ガードパターンに固定の電位を供給するのであれば、当然ながら全ての画素に接続する１つの電位線でもかまわない。
また、ガードパターンに電位を供給せず、ダミーパターンとする場合には、反射型液晶表示装置製作の歩留まりを良好にできる。
【００８９】
【発明の効果】
以上詳細に説明したように、本発明の請求項1記載の反射型液晶表示装置によれば、各列方向に配置した画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、固定電位を供給した、前記同じ金属膜から形成したガードパターンを配置することにより、フリッカーや焼き付を発生させることなく、信号線とソース配線間の寄生容量を減少させてクロストークを抑制できる反射型液晶表示装置を提供できるという効果がある。
また、請求項２記載の発明によれば、各列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、電位を供給しない、前記同じ金属膜から形成したガードパターンを配置することにより、作製プロセスにおけるゴミなどの影響を受けにくくなるため、作製の歩留まりを向上することが出来る。
【図面の簡単な説明】
【図１】本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図２に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図２】本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図１に示すＸ−Ｙ矢視線に沿った断面図である。
【図３】本発明の反射型液晶表示装置の第２実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図４】本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図５】本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図４に示すＸ−Ｙ矢視線に沿った断面図である。
【図６】本発明の反射型液晶表示装置の第４実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図７】本発明の反射型液晶表示装置の第５実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図８】従来例１の反射型液晶表示装置において、１つの画素を模式的に拡大して示した断面図である。
【図９】（ａ）は、従来例１の反射型液晶表示装置におけるアクティブマトリクス駆動回路を説明するためのブロック図であり、（ｂ）は（ａ）の中のＸ部を拡大して示した模式図である。
【図１０】従来例１の反射型液晶表示装置において、複数の画素のうち、例えば画素８０Ａ，画素８０Ｂ及び画素８０Ｃを１つの列上に配置した時に、画素の寄生容量を説明するための模式図である。
【図１１】画素トランジスタの寄生容量により発生するクロストーク現象による表示特性を説明するための図であり、図１１の（ａ）は表示したい表示画面を示し、図１１の（ｂ）は、クロストークが発生した表示画面を示す。
【図１２】１つの列上に配置された画素８０Ａ、画素８０Ｂ及び画素８０Ｃにクロストークが発生している場合の信号波形図である。
【図１３】液晶の駆動電圧（入力電圧）と出力光の強度との関係を示すグラフ図である。
【図１４】従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図１５】従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１４に示すＸ−Ｙ矢視線に沿った断面図である。
【図１６】従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１７に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図１７】従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１６に示すＸ−Ｙ矢視線に沿った断面図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ，１Ｃ’，１Ｄ，１Ｅ…ガードパターン、５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ…画素、６，６ａ…コンタクト、７…コンタクト、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ…反射型液晶表示装置、１１…半導体基板（ｐ型Ｓｉ基板）、１２，１２ａ…ｐ−ウエル領域、１３Ａ，１３Ａａ，１３Ｂ，１３Ｂａ，１３Ｃ，１３Ｃａ…フィールド酸化膜、１４，１４ａ…画素トランジスタ（スイッチング素子：ＭＯＳＦＥＴ）、１５，１５ａ…ゲート酸化膜、１６，１６ａ…ゲート電極、１７，１７ａ…ドレイン領域、１８，１８ａ…ドレイン電極、１９，１９ａ…ソース領域、２０，２０ａ…ソース電極、２１，２１ａ…ＣＯＭ電極（拡散容量電極）、２２，２２ａ…絶縁膜、２３，２３ａ，２３ａＣ…容量電極、２４，２４ａ，２４ａＣ…容量電極用コンタクト、２５，２５ａ…第１層間絶縁膜、２６，２６ａ…第１メタル膜、２６’，２６’ａ…開口部、２７，２７ａ…第２層間絶縁膜、２８，２８ａ…遮光膜（第２メタル膜）、２８’，２８’ａ…開口部、２９，２９ａ…第３層間絶縁膜、３０，３０ａ…反射（画素）電極（第３メタル膜）、３０’，３０’ａ…開口部、３１，３１ａ…接続部、３２，３２Ｄ…コンタクト接続部、４０…液晶、４１…対向電極、５０Ａ，５０Ｂ…反射型液晶表示装置、５１Ａ，５１Ｂ…画素、６０…表示画面、６１…グレーバック部、６２…グレーバック部、６３…グレーバック部、６３’…クロストーク部、６４…ホワイトボックスパターン部、６５…グレーバック部、６５’…クロストーク部、７０…アクティブマトリクス駆動回路、７１…水平シフトレジスタ回路、７２…ビデオスイッチ、７３…信号線、７４…ビデオ線、７５垂直シフトレジスタ回路、７６…ゲート線、７７，７７ａ，７７Ａ，７７ａＡ，７７ａＣ，７７Ｄ…ソース配線、８０Ａ…画素Ａ，８０Ｂ…画素Ｂ、８０Ｃ…画素Ｃ，Ｃ，Ｃａ，ＣＡ，ＣＢ，ＣＣ…保持容量部、Ｄ…ドレイン、Ｇ…ゲート、Ｓ…ソース、Ｖｉａ１，Ｖｉａ１ａ…第１ビアホール、Ｖｉａ２，Ｖｉａ２ａ…第２ビアホール、Ｖｉａ３，Ｖｉａ３ａ…第３ビアホール。
【発明の属する技術分野】
本発明は反射型液晶表示装置に係り、画素を構成する画素トランジスタの各ドレイン（又はソース）に接続する信号線の配線と、画素トランジスタのソース（又はドレイン）に接続する反射電極に接続する配線との間に生じる寄生容量を抑制することにより、同一信号線に接続する複数の画素間における信号のクロストークによる表示品質の劣化を抑えるのに好適な反射型液晶表示装置に関するものである。
【０００２】
【従来の技術】
最近、屋外公衆用や管制業務用のディスプレイや、ハイビジョン放送規格や、コンピュータ・グラフィクスのＳＶＧＡ規格に代表される高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型液晶表示装置が盛んに利用されている。
この種の投射型液晶表示装置には、大別すると透過方式を用いた透過型液晶表示装置と、反射方式を用いた反射型液晶表示装置とがある。前者の透過型液晶表示装置の場合には、各画素に設けられたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｎｓｉｓｔｏｒ：薄膜トランジスタ）の領域が、光を透過させる画素の透過領域とならないために開口率が小さくなるという欠点を有していることから、後者の反射型液晶表示装置が注目されている。
【０００３】
一般的に、上記した反射型液晶表示装置では、半導体基板（Ｓｉ基板）上にスイッチング素子（画素トランジスタ）と、該スイッチング素子用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、複数のスイッチング素子及び複数の保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つのスイッチング素子に接続した一つの保持容量部及び一つの反射用画素電極を組にして一つの画素を形成し、この画素を半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の反射用画素電極に対向して全画素共通となる透明な対向電極を透明基板の下面に成膜して、複数の反射用画素電極と対向電極との間に液晶を封入して構成することで、透明基板側からカラー画像用の読み出し光を対向電極を介して液晶内に入射させて、スイッチング素子により対向電極と各反射用画素電極の間の電位差をビデオ信号に対応させて各反射用画素電極ごとに変化させ、液晶の配向を制御することでカラー画像用の読出し光を変調して、各反射用画素電極で反射させたカラー画像用の読出し光を透明基板から出射させるものである。
【０００４】
図８は、従来例１の反射型液晶表示装置において、１つの画素を模式的に拡大して示した断面図である。
図９において、図９の（ａ）は、従来例１の反射型液晶表示装置におけるアクティブマトリクス駆動回路を説明するためのブロック図であり、図９の（ｂ）は図９の（ａ）の中のＸ部を拡大して示した模式図である。
【０００５】
図８に示した従来例１の反射型液晶表示装置５０Ａは、一般的な反射型プロジェクタに適用できるように構成されているものである。画像を表示するための複数の画素のうちで一つの画素を拡大して説明すると、基台となる半導体基板１１は、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いており、この半導体基板１１（以下、ｐ型Ｓｉ基板ともいう）の図示左側に、一つのｐ−ウエル領域１２が左右のフィルード酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ−ウエル領域１２に一つのスイッチング素子１４（以下、画素トランジスタともいう）が設けられており、このスイッチング素子１４はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）より構成されている。
【０００６】
また、一つの画素トランジスタ１４においては、ｐ−ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることで、ゲートＧが形成されている。
また、画素トランジスタ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるドレイン電極１８が形成されることで、ドレインＤが形成されている。
【０００７】
また、画素トランジスタ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるソース電極２０が形成されることで、ソースＳが形成されている。
また、ｐ型Ｓｉ基板１１上でｐ−ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１（以下、ＣＯＭ電極ともいう）が形成されており、この拡散容量電極２１も左右のフィルード酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられている。
【０００８】
また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上の第１ビアホールＶｉａ１内にアルミ配線により容量電極用コンタクト２４が形成されることで、一つの画素トランジスタ１４に対応した保持容量部Ｃが形成されている。
また、フィルード酸化膜１３Ａ，１３Ｂ，１３Ｃ、ゲート電極１６、容量電極２３の上方には、第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。
【０００９】
この際、第１、第２及び第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ2（酸化ケイ素）などを用いて成膜されている。
また、第１、第２及び第３メタル膜２６，２８，３０は、導電性がある金属膜としてアルミ配線などにより一つの画素トランジスタ１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ形成されており、同じ画素内では第１、第２及び第３メタル膜２６，２８，３０同士が電気的に接続されているものの、隣り合う画素に対しては第１、第２及び第３メタル膜中に細い幅で略角状に周回した開口部２６’，２８’，３０’がそれぞれ形成されることで画素ごとに第１、第２及び第３メタル膜２６，２８，３０が電気的にそれぞれ分離されている。
【００１０】
そして、一つの画素内では、最下段の第１メタル膜２６の一部は画素トランジスタ１４のソース領域１９と、保持容量部Ｃの容量電極にそれぞれ接続されている。また、一つの画素内において、中段の第２メタル膜２８は、上方に配置した透明基板（図示しない）側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上の画素トランジスタ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜２８（金属遮光膜）は、上段の隣り合う第３メタル膜３０間に形成された開口部３０’から侵入する読み出し光Ｌの一部を遮光するように開口部３０’を遮蔽して成膜されていると共に、第２層間絶縁膜２７をエッチングして形成した第２ビアホールＶｉａ２内にアルミ配線を形成することにより最下段の第１メタル膜２６に接続されている。
【００１１】
また、一つの画素内において、上段の第３メタル膜３０は、一つの画素に対応して隣り合う第３メタル膜３０間に形成した開口部３０’によって正方形状に区切られて一つの反射画素電極として設けられており、且つ、第３層間絶縁膜２９をエッチングして形成した第３ビアホールＶｉａ３内にアルミ配線を形成することにより中段の第２メタル膜２８に接続されている。
また、第３メタル膜３０（以下、反射用画素電極、又は反射電極ともいう）の上方には液晶４０が封入されており、この液晶を介して透明な対向電極４１が透明基板（ガラス基板）（図示しない）の下面に複数の反射画素電極３０に対向し、且つ、各反射画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）などを用いて成膜されている。
【００１２】
次に、従来例１の反射型液晶表示装置５０Ａにおいて、ｐ型Ｓｉ基板１１上に複数の画素を行方向と列方向とにマトリクス状に配置した時のアクティブマトリクス駆動回路について図９の（ａ）及び図９の（ｂ）を用いて説明する。
図９の（ａ）及び図９の（ｂ）に示した如く、従来例１の反射型液晶表示装置５０Ａにおけるアクティブマトリクス駆動回路７０では、一つの画素トランジスタ１４に接続した一つの保持容量部Ｃ及び一つの反射電極３０を組にして一つの画素が形成され、この画素の組がｐ型Ｓｉ基板１１上に行方向と列方向とにマトリクス状に複数配置されている。
【００１３】
そして、複数の画素のうちで一つの画素を特定するために、水平シフトレジスタ回路７１と垂直シフトレジスタ回路７５とが設けられている。
まず、水平シフトレジスタ回路７１には、ビデオスイッチ７２を介して信号線７３が画素の列方向（垂直方向）に向かって画素列ごとに配線されているものの、ここでは図示の都合上、信号線７３の１本のみを水平シフトレジスタ回路７１に接続した状態で示す。この信号線７３はビデオ信号を画素列順に供給するものである。この際、ビデオスイッチ７２を介して信号線７３にはビデオ線７４が結線されている。また、一つの信号線７３は、第１メタル膜２６（図８）のアルミ配線により一つの画素列に沿って配置した複数の画素トランジスタ１４のドレイン電極１８にそれぞれ接続されている。
【００１４】
次に、垂直シフトレジスタ回路７５には、ゲート線７６が画素の行方向（水平方向）に向かって画素行ごとに配線されているものの、ここでは図示の都合上、ゲート線７６の１本のみを垂直シフトレジスタ回路７５に接続した状態で示す。このゲート線７６はゲートパルスを後述のスキャン方向の行順に供給するものである。この際、一つのゲート線７６は、ポリシリコンにより一つの画素行に沿って配置した複数の画素トランジスタ１４のゲート電極１６にそれぞれ接続されている。
【００１５】
また、各画素トランジスタ１４のソース電極２０は、第１メタル膜２６（図８）のアルミ配線からなるソース配線７７により容量電極用コンタクト２４（以下、単に、コンタクトともいう）を介して保持容量部Ｃの容量電極２３に接続されていると共に、これに接続する第２メタル膜２８（図８）のアルミ配線を介して一つの反射電極３０にも接続されている。
【００１６】
この際、アクティブマトリクス駆動回路７０は、周知のフレーム反転駆動法を適用しており、ビデオ信号はフレーム周期ごとに正極性及び負極性に反転し、即ち、例えば、ビデオ信号の第ｎフレーム期間が正書き込み、第（ｎ＋１）フレーム期間が負書き込みとなる。従って、信号線からビデオ信号を入力する場合には、信号線７３を画素トランジスタ１４のドレイン電極か、ソース電極のいずれか一方に接続すれば良いが、ここでは上述したように信号線７３を画素トランジスタ１４のドレイン電極１８に接続している。尚、信号線７３をソース電極２０に接続した場合には、画素トランジスタ１４のドレイン電極１８に一つの保持容量部Ｃ及び一つの反射電極３０が接続されるものである。
【００１７】
また、上記した従来例１の反射型液晶表示装置５０Ａにおいて、固定電位として画素トランジスタ１４のｐ−ウエル領域１２に供給するウエル電位と、保持容量部Ｃの拡散容量電極２１（ＣＯＭ電極）に供給するＣＯＭ（コモン）電位とが必要である。
即ち、ｐ−ウエル領域１２に供給するウエル電位は、ｐ−ウエル領域１２内に形成したｐ＋領域（図示しない）上のウエル電位用コンタクトに固定電位として例えば０Ｖの電圧が印加されている。
【００１８】
一方、保持容量部ＣのＣＯＭ電極２１に供給されるＣＯＭ（コモン）電位は、保持容量部ＣのＣＯＭ電極２１に、ＣＯＭ電極２１上形成したＣＯＭ（コモン）電位用コンタクト（図示しない）を介して印加される。それは、例えば８．５Ｖの固定電圧である。この際、ＣＯＭ電位は、保持容量部Ｃを形成するためには基本的に何ボルトでもかまわないものの、ビデオ信号の中心値（例えば８．５Ｖ）などに設定しておけば、保持容量部Ｃにかかる電圧は電源電圧の略半分ですむ。つまり、保持容量耐圧は電源電圧の略半分で良いので、保持容量部Ｃの絶縁膜２２の膜厚のみを薄くして容量値を大きくすることが可能であり、保持容量部Ｃの保持容量値が大きいと、反射電極３０の電位の変動を小さくすることができ、フリッカーや液晶の焼きつきを抑制するのに有利である。
【００１９】
そして、保持容量部Ｃは、一つの反射電極３０に印加された電位とＣＯＭ電位との電位差に応じて電荷を蓄積し、非選択期間に一つの画素トランジスタ１４がオフ状態になってもその電圧を保持し、一つの反射電極３０にその保持電圧を印加し続ける機能を備えている。
【００２０】
ここで、従来例１の反射型液晶表示装置５０Ａにおけるアクティブマトリクス駆動回路７０において、一つの画素が駆動させる場合には、ビデオ線７４から順次タイミングをずらして入力されたビデオ信号がビデオスイッチ７２を介して画素列方向に配置した一つの信号線７３に供給され、且つ、この一つの信号線７３と画素行方向に配置した一つのゲート線７６とが交差した位置にある一つの画素トランジスタ１４が選択されてＯＮ動作する。
【００２１】
そして、選択された（ＯＮした）一つの画素トランジスタ１４のソースＳに接続する反射電極３０に、信号線７３からドレインＤを介してビデオ信号が入力されると、電荷のかたちで保持容量部Ｃに書き込まれ、且つ、選択された一つの反射電極３０と対向電極４１（図８）との間にビデオ信号に応じた電位差（液晶駆動電圧）が発生し、液晶４０の光学特性を変調している。この結果、透明基板（図示しない）側から対向電極４１を介して入射されたカラー画像用の読み出し光Ｌ（図８）は液晶４０で画素ごとに変調されて反射電極３０により反射され、透明基板から出射される。このため、透過方式と異なって、読み出し光Ｌを１００％近く利用でき、投射される画像に対して高精細と高輝度とを両立できる構造となっている。
【００２２】
次に、反射型液晶表示装置において、半導体基板上に複数の画素が画素列方向と画素行方向とに直交してマトリクス状に配置されている場合に、一つの画素列上に配置され、同一の信号線に接続する、それぞれの画素において発生する寄生容量及びそれによって生じる信号のクロストークについて、説明する。
【００２３】
図１０は、従来例１の反射型液晶表示装置において、複数の画素のうち、例えば画素８０Ａ，画素８０Ｂ及び画素８０Ｃを１つの列上に配置した時に、画素の寄生容量を説明するための模式図である。
同図には、従来例１の反射型液晶表示装置を構成する複数の画素のうち、一つの信号線７３に接続する３つの画素８０Ａ，画素８０Ｂ，画素８０Ｃを示してある。画素８０Ａ，８０Ｂ，８０Ｃには、説明の便宜上、これらに含まれる要素のうち、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃと、保持容量部ＣＡ，ＣＢ，ＣＣと、反射電極３０Ａ，３０Ｂ，３０Ｃと、ゲート線７６Ａ，７６Ｂ，７６Ｃとをそれぞれ示してある。
【００２４】
ここで、各画素トランジスタ（スイッチング素子：ＭＯＳＦＥＴ）１４Ａ，１４Ｂ，１４ＣのそれぞれのドレインＤには信号線７３が接続され、それぞれのソースＳには反射電極３０Ａ，３０Ｂ，３０Ｃ及び保持容量部ＣＡ，ＣＢ，ＣＣの一端子がそれぞれ接続され、それぞれのゲートＧにはゲート線７６Ａ，７６Ｂ，７６Ｃがそれぞれ接続している。
各画素トランジスタ１４Ａ，１４Ｂ，１４ＣのドレインＤとソースＳとの間には、それぞれ寄生容量Ｃｄｓが存在している。
なお、図１０において、画素８０Ａ，８０Ｂ，８０Ｃは隣接しているが、同列（同じ信号線に接続している）であれば、隣り合う画素でなくても良い。
【００２５】
このように、画素８０Ａ，８０Ｂ，８０Ｃは、画素列方向において同列であるため、画素８０Ａ，８０Ｂ，８０Ｃに接続されている信号線７３は同じであり、画素８０Ａに信号を書き込む時、画素８０Ｂに信号を書き込む時、画素８０Ｃに信号を書き込む時は、それぞれタイミングが異なるが、常に信号線７３にはそれぞれの画素８０Ａ，８０Ｂ，８０Ｃに書き込むための信号電圧が印加される。
【００２６】
詳しく説明すると、例えば画素８０Ｂに信号を書き込む場合、信号線７３には画素８０Ｂに書き込むための信号電圧が印加される。このとき、ゲート線７６Ｂに印加される信号によって画素トランジスタ１４Ｂがオンされて、画素８０Ｂの反射電極３０Ｂに所定の信号電圧が印加される。
なお、このとき、画素８０Ａと画素８０Ｃの画素トランジスタ１４Ａ，１４Ｃは、ゲートＧにそれぞれ接続するゲート線７６Ａ，７６Ｃには信号が印加されていないので、オフになっている。従って、画素８０Ａ，８０Ｃのそれぞれの反射電極３０Ａ，３０Ｃには、画素８０Ｂに書き込む信号電圧が印加されることはない。
【００２７】
この後、タイミングをずらして画素８０Ａ，８０Ｃにも同じように、同じ信号線７３を使用して、それぞれの画素８０Ａ，８０Ｃの反射電極３０Ａ，３０Ｃに所定の信号電圧が印加され、書き込みがなされる。
その間、画素８０Ｂに書き込まれた信号は、次のフレームで画素８０Ｂに次の書き込みがなされるまで、保持される。
【００２８】
このとき、それぞれの画素トランジスタ８０Ａ，８０Ｂ，８０Ｃに寄生容量Ｃｄｓが存在すると、上記のように画素８０Ｂに書き込むための信号電圧が信号線７３に印加されているとき、画素トランジスタ１４Ａ，１４Ｃがオフになっていて、所定の大きさを保持しておかなければならない画素８０Ａ，８０Ｃの信号電圧が、寄生容量Ｃｄｓを介して、信号線７３に印加された信号電圧の影響を受けて変動してしまう。
液晶表示装置から画像信号によって変調した光をプロジェクターに投影した場合に、この寄生容量Ｃｄｓによって発生するクロストークにより、投影画像の表示品質を劣化させてしまう。
【００２９】
図１１は、画素トランジスタの寄生容量により発生するクロストーク現象による表示特性を説明するための図であり、図１１の（ａ）は表示したい表示画面を示し、図１１の（ｂ）は、クロストークが発生した表示画面を示す。
図１１の（ａ）に示すように、表示画面６０の中央部に白表示を行う矩形のホワイトボックスパターン部６４を設け、その周囲には、灰色表示を行うグレーバック部６１，６３，６５、６２を設ける。
【００３０】
しかし、図１１の（ｂ）に示すように、表示画面６０に対応する複数の画素の画素トランジスタには寄生容量Ｃｄｓが存在するため、白表示を行うホワイトボックスパターン部６４に対応する各画素と同一の信号線に接続される画素を有する、図上でホワイトボックスパターン部６４の上下に位置するグレーバック部６３及びグレーバック部６５の灰色階調は、クロストークの影響を受け、図上でホワイトボックスパターン部の左右に位置するグレーバック部６１及びグレーバック部６２とは異なる灰色階調となる。これは、表示品質において、不良レベルであることを示す。
【００３１】
ここで、図１１の（ａ）及び（ｂ）に矢印で示すように、垂直シフトレジスタによる画素のスキャン方向を、図上で上方より下方に向うようにした場合、ホワイトボックスパターン部６４の図上で上のグレーバック部６３（これは、クロストーク部６３’になる。）の階調は、グレーバック部６１，６２の階調よりも白くなり、ホワイトボックスパターン部６４の図上で下のグレーバック部６５（これは、クロストーク部６５’になる。）の階調は、グレーバック部６１，６２の階調よりよりも黒くなる。
【００３２】
このクロストーク現象について、図１２及び図１３を用いて説明する。
図１２は、１つの列上に配置された画素８０Ａ、画素８０Ｂ及び画素８０Ｃにクロストークが発生している場合の信号波形図である。縦軸が電圧、横軸が時間である。
図１３は、液晶の駆動電圧（入力電圧）と出力光の強度との関係を示すグラフ図である。
【００３３】
いま、図１０に示したように、同一の信号線７３に画素８０Ａ，８０Ｂ，８０Ｃが接続されているとする。また、図１１の（ｂ）に示すように、各画素８０Ａ，８０Ｂ，８０Ｃは表示画面の６０の図上左右の中央部Ｍにあり、画素８０Ａはグレーバック部６３内に位置し、画素８０Ｂはホワイトボックスパターン部６４に位置し、画素８０Ｃはグレーバック部６５に位置するとし、垂直シフトレジスタによる各画素８０Ａ，８０Ｂ，８０Ｃのスキャン方向は図上で上から下に向う方向であるとする。
【００３４】
このとき、図１１の（ａ）に示す表示画面を表示するために、図１１の（ｂ）に示す中央部Ｍに配置された信号線７３に供給されるビデオ信号は、図１２に信号線電圧で示される。この信号線電圧は、保持容量部ＣＡ、ＣＢ，ＣＣの一端に供給されるＣＯＭ電位Ｖｃｏｍを中心に、フレーム周期ごとに正極性及び負極性に反転する。同図において、垂直走査期間として示されているのは、１フレームの垂直走査期間である。例えば、時刻ｔ１から時刻ｔ７までをビデオ信号の第ｎフレーム期間とすると、ここでは正書き込みであり、時間ｔ７から時間ｔ１３までをビデオ信号の第（ｎ＋１）フレーム期間とすると負書き込みとなる。このとき、液晶としてはノーマリーブラックの液晶を用いているのでＶｃｏｍのセンター電圧においては、黒表示となっている。
【００３５】
信号線電圧は、時刻ｔ１から時刻ｔ３の間は灰色表示に対応する電圧Ｖ１であり、この期間においてはグレーバック部６３が走査される。信号線電圧は、時刻ｔ３から時刻ｔ５の間は白表示に対応する電圧Ｖ２であり、この期間においてはホワイトボックスパターン部６４が走査される。信号線電圧は、時刻ｔ５から時刻ｔ７の間は灰色表示に対応する電圧Ｖ１であり、この期間においてはグレーバック部６５が走査される。
【００３６】
従って、グレーバック部６３の中央近辺にある画素８０Ａにおいては、グレー書き込みが、ホワイトボックスパターン部６４の中央近辺にある画素８０Ｂにおいては、白書き込みが、グレーバック部６５の中央近辺にある画素８０Ｃにおいてはグレー書き込みが行われる。
このとき、画素８０Ａにおいては、時刻ｔ２から１フレーム分の正のグレー書き込みがなされ、画素８０Ｂにおいては、時刻ｔ４で1フレーム分の正の白書き込みがなされ、画素８０Ｃにおいては、時刻ｔ６から１フレーム分の正のグレー書き込みがなされる。
【００３７】
上述のように、画素８０Ａにおいては、時刻ｔ２で電圧Ｖ１が印加され、それが保持容量部ＣＡで保持されるが、ホワイトボックスパターン部６４が白表示開始する時刻ｔ３において、信号線７３に電圧Ｖ２が印加されると、寄生容量Ｃｄｓがあるので、その影響を受けて、保持電圧がプラス方向にシフトする。
画素８０Ｃにおいても同様で、時刻ｔ０で電圧（２Ｖｃｏｍ−Ｖ１）が印加され、それが，保持容量部ＣＣで保持されるが、時刻ｔ３において、寄生容量Ｃｄｓにより、保持電圧がプラス方向にシフトする。
画素８０Ｂにおいても同様で、時刻ｔ０から保持されていた電圧（２Ｖｃｏｍ−Ｖ２）が、時刻ｔ３において、容量Ｃｄｓにより、保持電圧がプラス方向にシフトする。
【００３８】
図１２において、上向きの矢印で示す箇所が、寄生容量Ｃｄｓによるクロストークを示す。
このため、図１１の（ｂ）に示すように、垂直シフトレジスタのスキャン方向を図示上、上から下方向方向にスキャンした場合、ホワイトボックスパターン部６４の上に位置するグレーバック部６３はグレーバック部６１，６２よりも白く表示されるクロストーク部６３’となり、ホワイトボックスパターン部６４の下に位置するグレーバック部６５はグレーバック部６１，６２よりも黒く表示されるクロストーク部６５’となる。
【００３９】
なお、画素８０Ｂも寄生容量Ｃｄｓによりクロストークが発生するが、図１３に示すように、白表示するには、液晶に飽和電圧Ｖｐ（図１２におけるＶ２に対応する。）を印加するが、ここで電圧をΔ変動させても出力光の強度変化が少ないので影響が小さいが、画素８０Ａ，８０Ｃにおけるように、グレー表示する、電圧Ｖｐと閾値電圧Ｖｔｈ（これは黒表示となり、図１２におけるＶｃｏｍに対応する。）の中間の電圧Ｖｇでは、同じΔの電圧変動でも出力光の強度の変動が大きいためである。
【００４０】
ここで、寄生容量Ｃｄｓとしては、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃ内部のものと、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃのドレイン電極、ソース電極にそれぞれ接続されたアルミ配線間に生じるものとがあるが、後者の割合が大きい。
【００４１】
以下、画素の構造に基いて、寄生容量を説明する。
図１４は、従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図１５は、従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１４に示すＸ−Ｙ矢視線に沿った断面図である。上述の図８と対応する。
【００４２】
両図に示されるように、第１メタル膜２６から形成された信号線７３が、画素トランジスタ１４のドレイン電極１８に接続されている。
また画素トランジスタ１４のソース電極２０には、反射電極３０へ接続するためのソース配線７７が第１メタル膜２６で形成されている。このソース配線７７は、画素トランジスタ１４のソース電極２０に光が当たるのを抑制するために、画素トランジスタ１４のソース電極２０を覆うように大きな面積で形成されている。画素トランジスタ１４のソース電極２０に光が照射されると、光キャリアによるリーク電流が発生する。このソース電極２０はソース領域１９（拡散電極部）とウエル領域１２のＰＮ接合になっており、言い換えるとフォトダイオードを形成しているといえる。従って、このフォトダイオードに相当する拡散電極部に到達する光を低減させる必要があるためである。
【００４３】
このため、信号線７３とソース配線７７のアルミ配線間において寄生容量Ｃｄｓが発生することになる。
なお、図１４、１５に示すレイアウト構造においては、ウエル領域１２とＣＯＭ電極２１においては、基板１１と同電極の拡散にしているために、アルミ配線を必要としていない。
図１５における断面図でも、画素トランジスタ１４のドレイン電極１８に接続されたアルミ配線と、画素トランジスタ１４のソース電極２０に接続されたアルミ配線間において、寄生容量Ｃｄｓが発生している部分を示してある。
【００４４】
従来例２の反射型液晶表示装置として、その画素における配置を従来例１の反射型液晶表示装置と異ならせたものがある。
図１６は、従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１７に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図１７は、従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１６に示すＸ−Ｙ矢視線に沿った断面図である。
【００４５】
従来例２の反射型液晶表示装置５０Ｂにおいては、その構成要素は、従来例１の反射型液晶表示装置５０Ａにおける構成要素と変わらないのであるが、その配置・形状が異なるので、その構成要素には、図８、図１４及び図１５に示した従来例１の同様の各構成要素に付した記号のあとに「ａ」を付した符号を付して、区別とその対応が分かるようにしてある。
従来例２における画素においては、ドレイン電極１８ａとソース電極２０ａの並びに平行して矩形の容量電極２３ａを配置してある。一方従来例１における画素においては、ドレイン電極１８、ソース電極２０と容量電極２３を一列に配置してある。
【００４６】
従来例２は、基本構成は従来例１と同様であるので、その基本構成の説明を省略する。
従来例２においては、第１メタル膜より構成した信号線７３ａとソース配線との間に寄生容量Ｃｄｓが発生する。
【００４７】
ここで、このような寄生容量を抑制するものとして、例えば、以下のものがある（例えば、特許文献１参照。）
これによれば、ＴＦＴなどの薄膜トランジスタのアクティブマトリクスにおいて、ドレインバスラインと画素電極との間の寄生容量による電圧変動を防ぐため、ドレインバスライン上に保護絶縁膜を介して導電膜を形成するとともに、この導電膜を接地端に接続して、導電膜を常に低電位に保持することによりシールド膜として働くようにすることが開示されている。
【００４８】
【特許文献１】
特開昭６３−２０２７９２号公報（第２頁、第１図）
【００４９】
【発明が解決しようとする課題】
ところで、上述したように、表示画面を９分割して、中央部の１／９分割画面に白（１００％輝度）を、この周りの８つの１／９分割画面にグレー（５０％輝度）を表示すると、寄生容量によりクロストークの発生する画面部分においては、そうでない画面部分と比較して５％の輝度変化が発生した。
通常、人間の目においては、２％以下の輝度変化分は認識されないとされており、クロストークによる輝度変化を２％以下にする必要がある。
【００５０】
クロストークを引き起こす信号線とソース配線間の寄生容量Ｃｄｓを減らすには、信号線とソース配線間の間隔を広げればよい。この場合、配線間隔を例えば２μｍ以上すれば、クロストークを２％以下に抑制できることが確認されている。
しかし、反射型液晶表示装置においては、配線間隔を大きくすると、画素トランジスタに到達する不要光の入射行路を広げてしまうことになり、光による画素トランジスタのリークが顕著に発生する。
【００５１】
この場合、例えば９μｍ程度の画素ピッチでは、信号線とソース配線の配線間隔を例えば２μｍに広げてしまうと、光によるリーク電流によってフリッカーや焼き付が発生するといった問題が発生する。
従って、配線間隔を大きくすることなく、信号線とソース配線間の寄生容量Ｃｄｓを減少させることが求められている。
【００５２】
一方、特許文献１に示された方法によれば、同一面上に形成したドレインバスラインと画素電極に対して、シールド膜をドレインバスラインの上方に形成してあるので、ドレインバスラインと画素電極間の横方向の寄生容量を効果的に抑制することは出来ないという問題がある。
そこで本発明は、上記問題を解決して、フリッカーや焼き付を発生させることなく、信号線とソース配線間の寄生容量を減少させてクロストークを抑制できる反射型液晶表示装置を提供することを目的とするものである。
【００５３】
【課題を解決するための手段】
上記目的を達成するための手段として、第１の発明は、半導体基板１１上に画素トランジスタ１４と、前記画素トランジスタ１４用の保持容量部Ｃとを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ１４及び保持容量部Ｃの上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極３０を電気的に分離して複数設けて、一つの前記画素トランジスタ１４に接続した一つの前記保持容量部Ｃ及び一つの前記反射用画素電極３０を組にして一つの画素を形成し、前記画素を前記半導体基板１１上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極３０に対向して透明な対向電極４１を透明基板の下面に成膜して、複数の前記反射用画素電極３０と前記対向電極４１との間に液晶４０を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタ１４のドレイン電極１８に接続する、金属膜（第１メタル膜２６）からなり、ビデオ信号を供給するための信号線７３と、前記画素トランジスタ１４のソース電極２０に接続し、前記信号線７３を形成する前記金属膜（第１メタル膜２６）と同じ金属膜から形成した配線部（ソース配線７７Ａ）との間隙に、前記信号線７３及び前記配線部（ソース配線７７Ａ）から離間して、固定電位を供給される、前記同じ金属膜（第１メタル膜２６）から形成したガードパターン１Ａを配置して構成したことを特徴とする反射型液晶表示装置である。
また、第２の発明は、半導体基板１１上に画素トランジスタと、前記画素トランジスタ１４用の保持容量部Ｃとを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ１４及び保持容量部Ｃの上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極３０を電気的に分離して複数設けて、一つの前記画素トランジスタ１４に接続した一つの前記保持容量部Ｃ及び一つの前記反射用画素電極３０を組にして一つの画素を形成し、前記画素を前記半導体基板１１上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極３０に対向して透明な対向電極４１を透明基板の下面に成膜して、複数の前記反射用画素電極３０と前記対向電極４１との間に液晶４０を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタ１４のドレイン電極１８に接続する、金属膜（第１メタル膜２６）からなり、ビデオ信号を供給するための信号線７３と、前記画素トランジスタ１４のソース電極２０に接続し、前記信号線７３を形成する前記金属膜（第１メタル膜２６）と同じ金属膜から形成した配線部（ソース配線７７Ａ）との間隙に、前記信号線７３及び前記配線部（ソース配線７７Ａ）から離間して、電位を供給されない、前記同じ金属膜（第１メタル膜２６）から形成したガードパターン１Ｂを配置して構成したことを特徴とする反射型液晶表示装置である。
【００５４】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、構成要素に付す参照符号については、従来例と同一の構成要素には同一の参照符号を付し、その説明を省略する。
【００５５】
＜第１実施例＞
図１は、本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図２に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図２は、本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図１に示すＸ−Ｙ矢視線に沿った断面図である。
【００５６】
第１実施例の反射型液晶表示装置１０Ａは、従来例１の液晶表示装置５０Ａにガードパターン１Ａ及びＣＯＭ電極２１と接続するためのコンタクト６を追加したものである。
図１及び図２に示した第１実施例の反射型液晶表示装置１０Ａは、一般的な反射型プロジェクタに適用できるように構成されているものである。画像を表示するための行列状（マトリクス状）に配置された複数の画素のうちで、一つの画素を拡大して説明すると、基台となる半導体基板１１としては、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いている。この半導体基板１１（以下、ｐ型Ｓｉ基板ともいう）の図示左側に、一つのｐ−ウエル領域１２が左右のフィルード酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ−ウエル領域１２に一つの画素トランジスタ１４（スイッチング素子である）が設けられており、この画素トランジスタ１４はＭＯＳＦＥＴより構成されている。
【００５７】
また、一つの画素トランジスタ１４においては、ｐ−ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることで、ゲートＧが形成されている。ゲート電極１６は、各画素の行毎に形成されているゲート線７６に接続している。
また、画素トランジスタ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるドレイン電極１８が形成されることで、ドレインＤが形成されている。
【００５８】
また、画素トランジスタ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるソース電極２０が形成されることで、ソースＳが形成されている。
また、ｐ型Ｓｉ基板１１上でｐ−ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１（以下、ＣＯＭ電極ともいう）が形成されており、この拡散容量電極２１も左右のフィルード酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられている。
【００５９】
また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上の第１ビアホールＶｉａ１内にアルミ配線により容量電極用コンタクト２４が形成されることで、一つの画素トランジスタ１４に対応した保持容量部Ｃが形成されている。
また、フィルード酸化膜１３Ａ，１３Ｂ，１３Ｃ、ゲート電極１６、容量電極２３の上方には、第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。
【００６０】
この際、第１、第２及び第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ2（酸化ケイ素）などを用いて成膜されている。
また、第１、第２及び第３メタル膜２６，２８，３０は、導電性がある金属膜としてアルミ配線などにより一つの画素トランジスタ１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ形成されている。
第１メタル膜２６からは、ドレイン電極１８に接続する信号線７３と、ソース電極２０及び容量電極用コンタクト２４に接続するソース配線７７Ａと、ガードパターン１Ａとがそれぞれ所定の形状で、互いに物理的に電気的に分離して形成されている。
【００６１】
同じ画素内では、ソース配線７７Ａは第２ビアホールＶｉａ２内に形成したアルミ配線を介して第２メタル膜２８から形成された接続部３１に接続されている。この接続部３１は第３ビアホールＶｉａ３内に形成したアルミ配線を介して第３メタル膜（以下、反射画素電極、又は反射電極ともいう）３０に接続されている。
第３メタル膜（反射電極）３０は、第３メタル膜３０中に細い幅で略角状に周回した開口部３０’が形成されることで、正方形状に区切られており、画素毎に電気的に分離されている。
【００６２】
第２メタル膜２８においては、第２メタル膜２８中に細い幅で略角状に周回した開口部２８’が形成してあり、これにより接続部３１と第２メタル膜２８とは画素毎に電気的に分離されている。
第２メタル膜２８とＣＯＭ電極２１とは、コンタクト（図示しない）を介して電気的に接続されており、これは、全画素共通に接続されている。
【００６３】
第１メタル膜２６から形成されているガードパターン１Ａは、図１に示すように、ソース配線７７Ａと信号線７３との間に配置されている。ガードパターン１Ａは、そのコンタクト接続部３２に接続するコンタクト６を介して、ＣＯＭ電極２１に電気的に接続されている。ガードパターン１Ａは、矩形状のソース配線７７Ａの４辺のうち、３辺の全長にわたって対向しており、残りの１辺においても一部の部分で対向して配置されている。ガードパターン１Ａは信号線７３と平行して対向しており、ドレイン電極１８からの引き出し部分とも対向して配置されている。
【００６４】
なお、一つの画素内において、中段の第２メタル膜２８は、上方に配置した透明基板（図示しない）側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上の画素トランジスタ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜２８（金属遮光膜）は、上段の隣り合う第３メタル膜３０間に形成された開口部３０’から侵入する読み出し光Ｌの一部を遮光するように開口部３０’を遮蔽して成膜されている。
【００６５】
また、第３メタル膜３０の上方には液晶４０が封入されており、この液晶を介して透明な対向電極４１が透明基板（ガラス基板）（図示しない）の下面に複数の反射画素電極３０に対向し、且つ、各反射画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯなどを用いて成膜されている。
以上のように第１実施例の反射型液晶表示装置は構成されている。
【００６６】
上述のように、本実施例の反射型液晶表示装置において、第１メタル膜２６から形成される信号線７３とソース配線７７Ａとの間に、第１メタル膜２６から形成するガードパターン１Ａを設けてある。ガードパターン１Ａの配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ａと信号線７３との間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ａとソース配線７７Ａとの間隔（最も短い間隔）を０．５μｍとしてある。
【００６７】
この第１実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を２％以下にすることができる。これにより、人間の視覚においてほとんど判別することが出来ないレベルまで改善された。なお、表示動作時には、ガードパターン１Ａには、ＣＯＭ電圧Ｖｃｏｍを印加した。
すなわち、信号線７３とソース配線７７Ａ間に、ガードパターン１Ａを設けることにより、信号線７３とソース配線７７Ａ間に生じる寄生容量を抑制することができた。
【００６８】
また、配線間隔（ガードパターン１Ａと信号線７３との間隔、ガードパターン１Ａとソース配線７７Ａとの間隔）を０．５μｍとすることで、読出し光Ｌが不要光として画素トランジスタ１４に到達するのを抑制できて、問題となるレベルのリーク電流の発生がない。
通常、リークの発生において、光を照射した状態で、１フレーム分の１／６０ｓｅｃにおいて画素電圧の降下分が１０ｍＶを超えてしまうと、フリッカーや焼きつきが発生するが、本実施例においては、画素をピッチ９μｍで形成してあるが、このような画素寸法においても、光によるリーク電流での電圧降下分は、１フレーム分の１／６０ｓｅｃにおいて５ｍＶ以下であり、スペック内である。
【００６９】
なお、ガードパターン１Ａを固定電位に保持することによって、信号線７３とソース配線７７Ａとの間の寄生容量を遮断すればよいため、ガードリングの配線幅はいくらでもかまわない。
ガードパターン１Ａを構成する配線はアルミであるため、アルミ自体の抵抗は十分に低いために信号線電圧の寄生容量によってガードリングの電位が揺すられることはほとんどない。
また、ガードパターン１Ａと信号線７３との間の配線間隔、ガードパターン１Ａとソース配線７７Ａとの間の配線間隔を０．５μｍの場合を説明したが、それぞれを例えば１．０μｍ以下としておけば、光によるリーク電流の影響を抑えることが出来る。
【００７０】
＜第２実施例＞
図３は、本発明の反射型液晶表示装置の第２実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
第２実施例の反射型液晶表示装置１０Ｂは、第１実施例の反射型液晶表示装置１０Ａにおいて、ガードリング１Ａに代えて、コンタクト接続部３２を有せず、従って、ＣＯＭ電極２１とは接続せず、電位を固定しない以外はガードパターン１Ａと同様のガードパターン１Ｂを設けた以外は、第１実施例の反射型液晶表示装置１０Ａと同様に構成してある。
【００７１】
第２実施例の反射型液晶表示装置１０Ｂにおいては、ガードパターンの電位を固定する場合（第１実施例）と比較して、信号線７３とソース配線７７Ａとの間に生じる寄生容量を抑制する効果は減少してしまうが、それでもクロストークを減少することができ、ホワイトボックスパターン表示において、ホワイトボックスパターン上下の領域に発生するクロストークによる輝度変化を抑制することができる。一方、ガードパターンの電位を固定する場合と比較して、反射型液晶表示装置製作時の歩留まりを向上させることが出来るというメリットをもつ。
【００７２】
すなわち、図３に例示するように、ゴミ等により信号線７３とガードパターン１Ｂとショートしてしまった場合でも、ガードパターン１Ｂとソース配線７７Ａの分離が保持されていれば、画素欠陥となることはない。また、ソース配線７７Ａとガードパターン１Ｂがショートした場合においても画素欠陥となることは無い。
従って、信号線７３とガードパターン１Ｂがショートするか、ソース配線７７Ａとガードパターン１Ｂがショートした場合においては、表示欠陥とはならず、ガードパターンの電位を固定した場合と比較して歩留まりを向上させることが出来る。
【００７３】
なお、ガードパターン１Ｂと信号線７３又はソース配線７７Ａとの間にショートが発生した場合、信号線７３とソース配線７７Ａ間の寄生容量が増えて、その画素の輝度変化があるが、人間は1つの画素のみを見ているわけではなく、画面全体の絵を見ているので、１つの画素のみが輝度変化したとしても、識別できないので問題はない。
【００７４】
＜第３実施例＞
図４は、本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図５は、本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図４に示すＸ−Ｙ矢視線に沿った断面図である。
【００７５】
第３実施例の反射型液晶表示装置１０Ｃは、従来例２の液晶表示装置５０Ｂにガードパターン１Ｃ、ガードパターン１Ｃ’、コンタクト６ａ及びコンタクト７を追加し、これらを配置するために、ソース配線をソース配線７７ａよりは領域の小さいソース配線７７ａＣとしたものである。
従って、第３実施例の反射型液晶表示装置１０Ｃにおいては、その構成要素は、第１実施例の反射型液晶表示装置５０Ａにおける構成要素と変わらないのであるが、その配置・形状が異なるので、その構成要素には、図１及び図２に示した第１実施例の同様の各構成要素に付した記号のあとに「ａ」を付した符号を付して、区別とその対応が分かるようにしてある。これらは、上述の従来例１と従来例２の関係と同様である。
【００７６】
第３実施例（ガードパターン関連以外の基本構成は従来例２と同様である。）における画素においては、ドレイン電極１８ａとソース電極２０ａの並びに平行して矩形の容量電極２３ａを配置してある。一方、第１実施例（ガードパターン関連以外の基本構成は従来例１と同様である。）における画素においては、ドレイン電極１８、ソース電極２０と容量電極２３を一列に配置してある。
第３実施例は、その基本構成は第１実施例と同様であるので、その基本構成の説明を省略する。
なお、ガードパターン１Ｃ及びガードパターン１Ｃ’は、第１メタル膜２６ａを所定形状にすることにより形成されている。
【００７７】
図４に図示の左側に配置した、信号線７３ａとソース配線７７ａＣとの間に配置したガードパターン１Ｃは、同一列の画素に共通して接続・配置されている。同様に、図示の右側に配置した、ソース配線７７ａＣと右に隣接する画素の信号線（図示しない）との間に配置したガードパターン１Ｃ’は、同一列の画素に共通に接続・配置されている。
ガードパターン１Ｃは、第１ビアホールＶｉａ１ａに形成したコンタクト６ａを介してＣＯＭ電極２１ａに電気的に接続しており、ＣＯＭ電位Ｖｃｏｍに保たれる。一方、ガードパターン１Ｃ’は、コンタクト７を介してｐ−ウエル領域１２ａに接続され、ウエル電位に保持される。
【００７８】
ここで、ガードパターン１Ｃ、１Ｃ’の配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ｃ、１Ｃ’と信号線７３ａとの間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ｃ，１Ｃ’とソース配線７７ａＣとの間隔（最も短い間隔）を０．５μｍとしてある。
【００７９】
この第３実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を２％以下にすることができる。これは、人間の視覚においてほとんど判別することが出来ないレベルまで改善された。
なお、ここでは、信号線７３ａとソース配線７７ａＣとの間の寄生容量Ｃｄｓを抑制するために、ガードパターン１ＣはＣＯＭ電極２１ａに接続している。また、ソース配線７７ａＣと右に隣り合う画素の信号線との間の寄生容量を抑制するために、ガードパターン１Ｃ’はウエル電極１２ａに接続している。
【００８０】
＜第４実施例＞
図６は、本発明の反射型液晶表示装置の第４実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
同図に示すように、第４実施例の反射型液晶表示装置１０Ｄは、第１実施例の反射型液晶表示装置１０Ａにおいて、ガードパターン１Ａに代えてガードパターン１Ｄとし、ソース配線７７Ａに代えてソース配線７７Ｄとした以外は、第１実施例の反射型液晶表示装置と同様にして構成してある。
【００８１】
第１メタル膜から形成されるガードパターン１Ｄは、矩形のソース配線７７Ｄの周囲を取り囲んでいる。ガードパターン１Ｄの配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ｄと信号線７３との間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ｄとソース配線７７Ｄとの間隔（最も短い間隔）を０．５μｍとしてある。
このガードパターン１Ｄを配置できるように、ソース領域としてソース領域７７より領域の小さいソース領域７７Ｄを形成してある。ガードパターン１Ｄはコンタクト６を介してＣＯＭ電極２１に電気的に接続している。
【００８２】
本実施例は、寄生容量の影響で電位を変動させたくないソース配線の周囲の影響を防ぐことで、もっとも効果的なレイアウト方法である。
この第４実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を１％以下に抑制することができる。これにより、人間の視覚において輝度変化を判別することが出来ないレベルまで改善された。なお、表示動作時には、ガードパターン１Ａには、ＣＯＭ電圧Ｖｃｏｍを印加した。
これにより、ガードパターン１Ｄを信号線７３とソース配線７７Ｄ間に配置することにより、信号線７３とソース配線７７Ｄ間に発生する寄生容量を抑制することができた。
【００８３】
＜第５実施例＞
図７は、本発明の反射型液晶表示装置の第５実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
同図に示すように、第５実施例の反射型液晶表示装置１０Ｅは、第４実施例の反射型液晶表示装置１０Ｄにおいて、ガードパターン１Ｄに代えて、コンタクト接続部３２Ｄを有せず、従って、ＣＯＭ電極２１とは接続せず、電位を固定しない以外はガードパターン１Ｄと同様のガードパターン１Ｅを設けた以外は、第４実施例の反射型液晶表示装置１０Ｄと同様に構成してある。
【００８４】
第５実施例の反射型液晶表示装置１０Ｅにおいては、ガードパターンの電位を固定する場合（第４実施例）と比較して、信号線７３とソース配線７７Ｄとの間に生じる寄生容量を抑制する効果は減少してしまうが、クロストークを減少することができ、ホワイトボックスパターン表示において、ホワイトボックスパターン上下の領域に発生するクロストークによる輝度変化を抑制することができる。一方、ガードパターンの電位を固定する場合と比較して、歩留まりを向上させることが出来るというメリットを有する。
【００８５】
すなわち、図７に例示するように、ゴミ等により信号線７３とガードパターン１Ｅとショートしてしまった場合でも、ガードパターン１Ｅとソース配線７７Ｄの分離が保持されていれば、画素欠陥となることはない。また、ソース配線７７Ｄとガードパターン１Ｅがショートした場合においても画素欠陥となることは無い。
従って、信号線とガードリング、ソース配線とガードリングがショートした場合においても、表示欠陥とはならず、ガードリングの電位を固定した場合と比較して歩留まりを向上させることが出来る。
【００８６】
なお、ガードパターン１Ｄと信号線７３又はソース配線７７Ｄとの間にショートが発生した場合、寄生容量が増えて、その画素の輝度変化があるが、人間は１つの画素のみを見ているわけではなく、画面全体の絵を見ているので、１つの画素のみが輝度変化したとしても、識別できないので問題はない。
【００８７】
このように反射型液晶表示装置において、画素トランジスタのドレイン（又はソース）に接続するビデオ信号を供給する信号線と、画素トランジスタのソース（又はドレイン）に接続する、信号線と同じ層上に配置された配線部との間に、固定電位が供給された、又は電位が供給されていない導電性のガードパターンを配置することにより、信号線と配線部間に発生する寄生容量を抑制して、ホワイトボックスパターンを表示するときに顕著に発生するクロストークを低減することができる。また、信号線とガードパターン間、及びガードパターンと配線部との間の間隙は、その間を通過する不要光を遮蔽するに十分に狭く保持することができ、リーク電流の発生を押え、フリッカーや液晶の焼きつきを防止できる。
【００８８】
なお、ここでは、ここの画素にガードパターンを配置した場合、同一列の画素に共通するガードパターンを配置した場合について説明したが、画素トランジスタに接続する信号線と画素トランジスタのソース配線間にガードリングを配置してあれば、寄生容量を抑制できるのであるから、ガードパターンに固定の電位を供給するのであれば、当然ながら全ての画素に接続する１つの電位線でもかまわない。
また、ガードパターンに電位を供給せず、ダミーパターンとする場合には、反射型液晶表示装置製作の歩留まりを良好にできる。
【００８９】
【発明の効果】
以上詳細に説明したように、本発明の請求項1記載の反射型液晶表示装置によれば、各列方向に配置した画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、固定電位を供給した、前記同じ金属膜から形成したガードパターンを配置することにより、フリッカーや焼き付を発生させることなく、信号線とソース配線間の寄生容量を減少させてクロストークを抑制できる反射型液晶表示装置を提供できるという効果がある。
また、請求項２記載の発明によれば、各列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、電位を供給しない、前記同じ金属膜から形成したガードパターンを配置することにより、作製プロセスにおけるゴミなどの影響を受けにくくなるため、作製の歩留まりを向上することが出来る。
【図面の簡単な説明】
【図１】本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図２に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図２】本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図１に示すＸ−Ｙ矢視線に沿った断面図である。
【図３】本発明の反射型液晶表示装置の第２実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図４】本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図５】本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図４に示すＸ−Ｙ矢視線に沿った断面図である。
【図６】本発明の反射型液晶表示装置の第４実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図７】本発明の反射型液晶表示装置の第５実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図８】従来例１の反射型液晶表示装置において、１つの画素を模式的に拡大して示した断面図である。
【図９】（ａ）は、従来例１の反射型液晶表示装置におけるアクティブマトリクス駆動回路を説明するためのブロック図であり、（ｂ）は（ａ）の中のＸ部を拡大して示した模式図である。
【図１０】従来例１の反射型液晶表示装置において、複数の画素のうち、例えば画素８０Ａ，画素８０Ｂ及び画素８０Ｃを１つの列上に配置した時に、画素の寄生容量を説明するための模式図である。
【図１１】画素トランジスタの寄生容量により発生するクロストーク現象による表示特性を説明するための図であり、図１１の（ａ）は表示したい表示画面を示し、図１１の（ｂ）は、クロストークが発生した表示画面を示す。
【図１２】１つの列上に配置された画素８０Ａ、画素８０Ｂ及び画素８０Ｃにクロストークが発生している場合の信号波形図である。
【図１３】液晶の駆動電圧（入力電圧）と出力光の強度との関係を示すグラフ図である。
【図１４】従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図１５】従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１４に示すＸ−Ｙ矢視線に沿った断面図である。
【図１６】従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１７に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図１７】従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１６に示すＸ−Ｙ矢視線に沿った断面図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ，１Ｃ’，１Ｄ，１Ｅ…ガードパターン、５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ…画素、６，６ａ…コンタクト、７…コンタクト、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ…反射型液晶表示装置、１１…半導体基板（ｐ型Ｓｉ基板）、１２，１２ａ…ｐ−ウエル領域、１３Ａ，１３Ａａ，１３Ｂ，１３Ｂａ，１３Ｃ，１３Ｃａ…フィールド酸化膜、１４，１４ａ…画素トランジスタ（スイッチング素子：ＭＯＳＦＥＴ）、１５，１５ａ…ゲート酸化膜、１６，１６ａ…ゲート電極、１７，１７ａ…ドレイン領域、１８，１８ａ…ドレイン電極、１９，１９ａ…ソース領域、２０，２０ａ…ソース電極、２１，２１ａ…ＣＯＭ電極（拡散容量電極）、２２，２２ａ…絶縁膜、２３，２３ａ，２３ａＣ…容量電極、２４，２４ａ，２４ａＣ…容量電極用コンタクト、２５，２５ａ…第１層間絶縁膜、２６，２６ａ…第１メタル膜、２６’，２６’ａ…開口部、２７，２７ａ…第２層間絶縁膜、２８，２８ａ…遮光膜（第２メタル膜）、２８’，２８’ａ…開口部、２９，２９ａ…第３層間絶縁膜、３０，３０ａ…反射（画素）電極（第３メタル膜）、３０’，３０’ａ…開口部、３１，３１ａ…接続部、３２，３２Ｄ…コンタクト接続部、４０…液晶、４１…対向電極、５０Ａ，５０Ｂ…反射型液晶表示装置、５１Ａ，５１Ｂ…画素、６０…表示画面、６１…グレーバック部、６２…グレーバック部、６３…グレーバック部、６３’…クロストーク部、６４…ホワイトボックスパターン部、６５…グレーバック部、６５’…クロストーク部、７０…アクティブマトリクス駆動回路、７１…水平シフトレジスタ回路、７２…ビデオスイッチ、７３…信号線、７４…ビデオ線、７５垂直シフトレジスタ回路、７６…ゲート線、７７，７７ａ，７７Ａ，７７ａＡ，７７ａＣ，７７Ｄ…ソース配線、８０Ａ…画素Ａ，８０Ｂ…画素Ｂ、８０Ｃ…画素Ｃ，Ｃ，Ｃａ，ＣＡ，ＣＢ，ＣＣ…保持容量部、Ｄ…ドレイン、Ｇ…ゲート、Ｓ…ソース、Ｖｉａ１，Ｖｉａ１ａ…第１ビアホール、Ｖｉａ２，Ｖｉａ２ａ…第２ビアホール、Ｖｉａ３，Ｖｉａ３ａ…第３ビアホール。
Claims (2)
- 半導体基板上に画素トランジスタと、前記画素トランジスタ用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ及び保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つの前記画素トランジスタに接続した一つの前記保持容量部及び一つの前記反射用画素電極を組にして一つの画素を形成し、前記画素を前記半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極に対向して透明な対向電極を透明基板の下面に成膜して、複数の前記反射用画素電極と前記対向電極との間に液晶を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、固定電位を供給される、前記同じ金属膜から形成したガードパターンを配置して構成したことを特徴とする反射型液晶表示装置。 - 半導体基板上に画素トランジスタと、前記画素トランジスタ用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ及び保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つの前記画素トランジスタに接続した一つの前記保持容量部及び一つの前記反射用画素電極を組にして一つの画素を形成し、前記画素を前記半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極に対向して透明な対向電極を透明基板の下面に成膜して、複数の前記反射用画素電極と前記対向電極との間に液晶を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、電位を供給されない、前記同じ金属膜から形成したガードパターンを配置して構成したことを特徴とする反射型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003101211A JP4135547B2 (ja) | 2003-04-04 | 2003-04-04 | 反射型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003101211A JP4135547B2 (ja) | 2003-04-04 | 2003-04-04 | 反射型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004309681A JP2004309681A (ja) | 2004-11-04 |
| JP4135547B2 true JP4135547B2 (ja) | 2008-08-20 |
Family
ID=33465083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003101211A Expired - Fee Related JP4135547B2 (ja) | 2003-04-04 | 2003-04-04 | 反射型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4135547B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8576150B2 (en) | 2010-08-24 | 2013-11-05 | JVC Kenwood Corporation | Liquid crystal display device having a line symmetric arrangement of circuit elements and lines in positive-polarity signal pixel circuit part and negative-polarity signal pixel circuit part of each pixel |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100774797B1 (ko) * | 2005-10-19 | 2007-11-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 |
| JP5078416B2 (ja) | 2006-04-27 | 2012-11-21 | キヤノン株式会社 | 反射型液晶表示装置及び反射型液晶表示装置用の基板 |
| JP5084958B2 (ja) * | 2006-04-27 | 2012-11-28 | キヤノン株式会社 | 反射型液晶表示装置及び反射型液晶表示装置用の基板 |
| JP6380186B2 (ja) * | 2015-03-25 | 2018-08-29 | 株式会社Ｊｖｃケンウッド | 液晶表示装置 |
-
2003
- 2003-04-04 JP JP2003101211A patent/JP4135547B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8576150B2 (en) | 2010-08-24 | 2013-11-05 | JVC Kenwood Corporation | Liquid crystal display device having a line symmetric arrangement of circuit elements and lines in positive-polarity signal pixel circuit part and negative-polarity signal pixel circuit part of each pixel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004309681A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
| US6879358B2 (en) | LCD and projection type display using same | |
| JP5078416B2 (ja) | 反射型液晶表示装置及び反射型液晶表示装置用の基板 | |
| US7492340B2 (en) | Liquid crystal display device having stabilized drive circuit | |
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| CN1550826B (zh) | 液晶装置，有源矩阵基板，显示装置以及电子设备 | |
| US5757054A (en) | Display unit | |
| US7136117B2 (en) | Electro-optical device and electronic apparatus | |
| CN101228637A (zh) | 具有包括遮光部分的晶体管的薄膜电路 | |
| KR100524834B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전자기기 | |
| JP3049689B2 (ja) | 液晶表示装置 | |
| CN101246290A (zh) | 电光装置用基板、其制造方法、电光装置及电子设备 | |
| JP4135547B2 (ja) | 反射型液晶表示装置 | |
| JP3972838B2 (ja) | 反射型液晶表示装置 | |
| KR20020003246A (ko) | 전기 광학 장치 및 전자 기기 | |
| JP2008145484A (ja) | 電気光学装置及び電子機器 | |
| JP2004264652A (ja) | アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置 | |
| US6853419B2 (en) | Reflective liquid crystal display having fine pixels | |
| CN101241285A (zh) | 电光装置用基板、电光装置以及电子设备 | |
| JP2517842B2 (ja) | 表示装置 | |
| JP3339248B2 (ja) | 表示装置 | |
| JP3221628B2 (ja) | 液晶表示装置 | |
| JP5084958B2 (ja) | 反射型液晶表示装置及び反射型液晶表示装置用の基板 | |
| JPH07128687A (ja) | アクティブマトリックス型パネル装置 | |
| JP3797108B2 (ja) | 反射型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4135547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |