JP3339248B2

JP3339248B2 - 表示装置

Info

Publication number: JP3339248B2
Application number: JP8320595A
Authority: JP
Inventors: 佳子中山; 敏一前川; 拓生佐藤; 鉄朗越智
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-03-14
Filing date: 1995-03-14
Publication date: 2002-10-28
Anticipated expiration: 2017-10-28
Also published as: JPH08248405A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
型の液晶パネル等によって代表される表示装置に関す
る。より詳しくは、液晶パネルの周辺部に一体的に形成
された駆動回路のブラックマスク構造に関する。

【０００２】

【従来の技術】アクティブマトリクス型の液晶パネルは
能動基板と対向基板とを所定の間隙を介して接合し、該
間隙に液晶を保持した構造を有している。能動基板はマ
トリクス状に配置した画素電極と、これを個々に駆動す
る薄膜トランジスタ等のスイッチング素子とを有してい
る。又、スイッチング素子を水平方向及び垂直方向にマ
トリクス駆動する為の周辺駆動回路も一体的に形成され
ている。薄膜トランジスタは第１層間絶縁膜により被覆
されており、その上には薄膜トランジスタのソース領域
と電気接続する配線パタンが設けられている。この配線
パタンを被覆する様に第２層間絶縁膜が形成されてお
り、その上には画素電極が設けられている。この画素電
極は第２層間絶縁膜及び第１層間絶縁膜に開口したコン
タクトホールを介して、薄膜トランジスタのドレイン領
域に電気接続している。一方、対向基板の内表面には画
素電極以外を遮閉するブラックマスクが形成されてい
る。このブラックマスクは例えば遮光性を有する金属膜
をパタニングしたものである。ブラックマスクにより囲
まれた開口部が画素電極に整合する。このブラックマス
クの凹凸を埋める為平坦化膜が成膜されており、その上
に透明な対向電極が全面的に形成される。

【０００３】

【発明が解決しようとする課題】上述した従来例では、
ブラックマスクは周辺部分のみ能動基板に形成されてお
り、それ以外は全て対向基板側に設けられている。この
為、対向基板と能動基板との精密な位置合わせが必要と
なる。対向基板と能動基板の位置合わせ精度と対向基板
側のブラックマスク形成精度を相互に考慮してパタン設
計する。この場合、予め位置合わせ誤差を吸収するマー
ジンをとる必要があり、ブラックマスクのパタンを大き
めな寸法に設定している。従って、画素の開口率が犠牲
になるという課題がある。対向基板と能動基板の精密な
位置合わせが必要とされる為、それに関わるアライメン
ト装置も精密で高価なものになるという課題がある。

【０００４】この問題に対処する為、能動基板側に全て
のブラックマスクを形成する、所謂オンチップブラック
構造が提案されている。この構造では、一般にブラック
マスクとして有機材料が用いられている。しかしなが
ら、黒色顔料等を分散した有機材料は遮光性が悪いとい
う欠点がある。又、半導体製造の高精細な製造プロセス
や製造装置をそのままブラックマスクの形成に転用する
事が困難である。加えて、有機材料を用いたブラックマ
スクでは画素部の平坦化が難しく、液晶の配向やギャッ
プ制御に不利である。

【０００５】改良されたオンチップブラック構造では、
ブラックマスクの材料として金属薄膜を用いた例も提案
されている。この金属薄膜によるブラックマスクは画素
電極が集積形成された画面部のみならず駆動回路が集成
形成された周辺部にも及んでいる。しかしながら、金属
材料でブラックマスクを形成すると、周辺の駆動回路と
の間で容量カップリングが生じ、誤動作や信号の伝達遅
延が生じ、画像品位を低下させるという課題がある。

【０００６】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる表示装置は基本的な構成として、中央の画面部及び
周辺の駆動部を有する能動基板と、対向電極を有し所定
の間隙を介して該能動基板に接合した対向基板と、該間
隙に保持された電気光学物質とを備えたパネル構造を有
する。前記画面部はマトリクス配置した画素電極及びス
イッチング素子が集積形成されている。又、前記駆動部
は該スイッチング素子を駆動する駆動回路が集積形成さ
れている。本発明の特徴事項として、前記能動基板は、
該画面部に含まれるスイッチング素子の上方に絶縁膜を
介して金属膜からなるブラックマスクがパタニング形成
されている一方、該駆動部に含まれる駆動回路の上方か
ら部分的にブラックマスクが除去されている。即ち、前
記駆動部は該スイッチング素子を高速で水平走査する水
平駆動回路と該スイッチング素子を低速で垂直駆動する
垂直駆動回路とを含んでおり、前記ブラックマスクは該
水平駆動回路の上方から選択的に除去されている。該駆
動回路は一般的に外部クロック信号の入力バッファ、該
クロック信号のレベルシフタ及び該クロック信号により
動作するシフトレジスタを含んでいる。この場合、前記
ブラックマスクはこれら回路要素のうちの少なくとも一
部の上方から選択的に除去されている。なお、前記ブラ
ックマスクは浮遊電位又は固定電位に保持されている。

【０００７】本発明の他の側面によれば、表示装置は基
本的な構成として、中央の画面部及び周辺の駆動部を有
する能動基板と、対向電極を有し所定の間隙を介して該
能動基板に接合した対向基板と、該間隙に保持された電
気光学物質とを備えたパネル構造を有している。前記画
面部は、マトリクス配置した画素電極及びスイッチング
素子が集積形成されている。前記駆動部は、該スイッチ
ング素子を駆動する為遮光性の配線パタンで内部結線さ
れた駆動回路が集積形成されている。特徴事項として、
前記能動基板は、該画面部に含まれるスイッチング素子
の上方に絶縁膜を介して金属膜からなるブラックマスク
がパタニング形成されている。一方、該駆動部に含まれ
る駆動回路の上方に絶縁膜を介して該配線パタンと相補
的な関係にあるブラックマスクが逆転パタニング形成さ
れている。なお、前記ブラックマスクは浮遊電位又は固
定電位に保持されている。

【０００８】

【作用】本発明の第１側面によれば、表示装置の能動基
板側にブラックマスクを金属材料で形成する際、周辺の
駆動回路上には見切り板との合わせマージンとして必要
な部分にのみブラックマスクを形成し、他の部分から除
去する事により容量カップリングを低減させている。
又、本発明の第２側面によれば、アクティブマトリクス
型表示装置の能動基板側に金属膜からなるブラックマス
クを形成する際、周辺駆動回路上に位置するブラックマ
スクのパタンを配線等に使用する金属膜と逆パタンにな
る関係でパタニングし、容量カップリングを低減化して
いる。

【０００９】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示装置の第１
実施例を表わしたものであり、（１）は模式的な平面
図、（２）は（１）に示したＡ−Ａ線に沿った模式的な
断面図である。図示する様に、本表示装置は能動基板１
と対向基板２とを備えている。能動基板１は中央の画面
部３及び周辺の駆動部を有する。これに対し、対向基板
２は対向電極（図示せず）を有し、所定の間隙を介して
能動基板１に接合している。この間隙には液晶４等から
なる電気光学物質が保持されている。画面部３はマトリ
クス配置した画素電極５及びスイッチング素子（図示せ
ず）が集積形成されている。又、駆動部は外付けされる
見切り板６により遮光されていると共に、スイッチング
素子を駆動する垂直駆動回路７及び水平駆動回路８が集
積形成されている。垂直駆動回路７はスイッチング素子
を低速で垂直走査する一方、水平駆動回路８はスイッチ
ング素子を高速で水平走査する。

【００１０】本発明の特徴事項として、能動基板１は、
画面部３に含まれるスイッチング素子の上方に絶縁膜を
介して金属膜からなるブラックマスク９がパタニング形
成されている一方、駆動部（周辺部）に含まれる垂直駆
動回路７及び水平駆動回路８の上方から、容量カップリ
ングを防止する為少なくとも部分的にブラックマスク９
が除去されている。具体的には、能動基板１は見切り板
６の取り付け誤差を吸収する為、画面部５を縁取り且つ
周辺部の一部を包含する枠領域Ｂが設定されている。こ
の場合、ブラックマスク９は、枠領域Ｂ内に位置する垂
直駆動回路７及び水平駆動回路８の上方にまで延設して
パタニング形成されている。但し、枠領域Ｂ外に位置す
る垂直駆動回路７及び水平駆動回路８の上方から少なく
とも部分的に除去されている。

【００１１】本発明のポイントは、能動基板側にブラッ
クマスクを金属材料で成膜するオンチップブラック構造
を作成する際、問題となる「駆動回路の寄生容量増大」
を排除し、回路動作や画像品位に与える悪影響を解決す
る事である。この為、本発明にかかる表示装置は画面部
３以外の周辺部には枠領域Ｂまでの部分にのみブラック
マスク９を形成する。この枠領域Ｂは見切り板６とブラ
ックマスク９を合わせる為に必要なマージンであり、通
常数百μｍないし数mm程度の幅寸法を有している。即
ち、この枠領域Ｂより外側に位置する駆動回路７，８の
上方から、ブラックマスク９が除去されている。この様
な構成にする事により、上述した「駆動回路の寄生容量
増大」は、枠領域Ｂに形成された駆動回路７，８の部分
に限った問題となる。この部分には回路の誤動作や画像
品位低下に影響を及ぼす様な回路要素を配置しない様に
している。これらの回路要素には、例えば外部クロック
信号の入力バッファ、該クロック信号のレベルシフタ及
び該クロック信号により動作するシフトレジスタ等が含
まれる。なお、ブラックマスク９は浮遊電位又は固定電
位に保持される。枠領域Ｂ外に位置する垂直駆動回路７
及び水平駆動回路８の部分には、ブラックマスク９が存
在せず配線パタン上には透明な層間絶縁膜のみが配置し
ている。従って、この層間絶縁膜をレーザ光等で除去す
る事により、駆動回路７，８の故障解析等が可能であ
る。一方、対向基板２側にはブラックマスクを全く形成
しない。従って、対向基板２と能動基板１を重ね合わせ
る際の精密なアライメントが不必要になる。又、対向基
板２と能動基板１の重ね合わせマージンがなくなり、画
素電極５の開口率が上昇する。加えて、対向基板２の製
造コストが安くなる。即ち、本発明にかかる構成によ
り、能動基板１上にブラックマスク９を成膜するオンチ
ップブラック技術の利点を活用する一方、その問題点は
排除する事が可能になった。

【００１２】図２は、図１に示した第１実施例の変形を
示す模式的な平面図である。基本的には第１実施例と同
一の構造を有しており、対応する部分には対応する参照
番号を付して理解を容易にしている。異なる点は、ブラ
ックマスク９が垂直駆動回路７及び水平駆動回路８の一
部を除いて、周辺部を含め能動基板１の表面に全面的に
形成されている事である。この様にすると、能動基板１
の表面が平坦化されるので、対向基板２と接合する際そ
の間隙寸法を精密に制御できる。又、能動基板１と対向
基板２との間に保持された液晶４の漏れ出し等も防ぐ事
ができる。即ち、図２に示した変形例は、回路動作上寄
生容量が問題となる必要最小限の部分のみからブラック
マスク９を除去し、それ以外の領域には全面的にブラッ
クマスク９を形成している。勿論、ブラックマスク９は
画素電極５の上方からは除かれている。

【００１３】図３は、図１に示した第１実施例の他の変
形例を示す模式的な平面図である。この変形例も基本的
には第１実施例と同様の構造を有しており、対応する部
分には対応する参照番号を付して理解を容易にしてい
る。この変形例では水平駆動回路８の一部のみからブラ
ックマスク９が除去されており、垂直駆動回路７の上方
は全てブラックマスク９で覆われている。前述した様
に、水平駆動回路８は画面部３に含まれるスイッチング
素子を高速で水平走査する一方、垂直駆動回路７はスイ
ッチング素子を低速で垂直走査する。従って、ブラック
マスク９との間の容量カップリングは水平駆動回路８側
に大きな影響を及ぼす一方、垂直駆動回路７はさほど影
響を受けない。この点に鑑み、この変形例では水平駆動
回路８の必要とされる部分のみからブラックマスク９を
除去している。なお、これらの変形例では水平駆動回路
８及び垂直駆動回路７は夫々１個のみが能動基板１上に
形成されている。しかしながら、本発明はこれに限られ
るものではなく、能動基板１の周辺部に上下一対の水平
駆動回路８や、左右一対の垂直駆動回路７を設けた構造
に対しても適用可能である事はいうまでもない。

【００１４】図４は、図１に示した能動基板１の具体的
な構成例を示す模式的な部分断面図である。特に、ブラ
ックマスク９で被覆された駆動回路の一部を表わしてい
る。図示を簡略化する為、一対のＰ型薄膜トランジスタ
及びＮ型薄膜トランジスタからなるＣＭＯＳ構造を模式
的に表わしている。このＣＭＯＳを多数個集積形成し、
適宜配線パタンで接続する事により、所望の機能を備え
た周辺駆動回路を構築できる。図示する様に、ガラスも
しくは石英等からなる能動基板１の表面には多結晶シリ
コン等からなる半導体薄膜１１がアイランド状にパタニ
ング形成されている。半導体薄膜１１の上にはゲート絶
縁膜１４を介してゲート電極１２がパタニング形成され
ている。ゲート電極１２の両側に位置する半導体薄膜１
１には不純物が高濃度で注入されており、ソース領域及
びドレイン領域を形成する。Ｐ型の不純物を注入する事
によりＰチャネル型の薄膜トランジスタを形成でき、Ｎ
型の不純物を注入する事によりＮチャネル型の薄膜トラ
ンジスタが形成できる。ゲート電極１２はＰＳＧ等から
なる第１層間絶縁膜１５により被覆されており、その表
面にはアルミニウム等からなる配線パタン１３が形成さ
れている。各配線パタン１３は第１層間絶縁膜１５に形
成されたコンタクトホールを介して、各薄膜トランジス
タのソース領域やドレイン領域に電気接続している。配
線パタン１３は同じくＰＳＧ等からなる第２層間絶縁膜
１６により被覆されている。その上にはブラックマスク
９がパタニング形成されている。例えば、チタン、タン
グステン、アルミニウム等の金属材料をスパッタリング
法又はＣＶＤ法等により成膜した後、所定の形状にパタ
ニングしてブラックマスク９に加工する。このブラック
マスク９はアクリル樹脂等からなる平坦化膜１７により
被覆されている。

【００１５】図５は図４に示した構造の変形を示す模式
的な部分断面図である。両者で対応する部分には対応す
る参照番号を付して理解を容易にしている。この変形例
では、平坦化膜１７の上にブラックマスク９が形成され
ている。この様にすれば、金属材料からなるブラックマ
スク９と同じく金属材料からなる配線パタン１３との間
の距離が大きくなる為、容量カップリングが緩和でき
る。従って、駆動回路上に金属材料からなるブラックマ
スク９を部分的に設けた場合でも、「寄生容量の増大
化」をある程度防止できる。

【００１６】図６は、ブラックマスクが選択的に除去さ
れた部分に位置する駆動回路の構造を模式的に表わした
ものである。基本的には、図４及び図５に示した構造と
同一であり対応する部分には対応する参照番号を付して
理解を容易にしている。図から明らかな様に、ブラック
マスク９が選択的に除去されており、配線パタン１３の
上には第２層間絶縁膜１６や平坦化膜１７しか存在して
おらず、高速動作に悪影響を与える容量カップリングが
生じない。この様に、駆動回路中で高速動作が行なわれ
る部分には、選択的にブラックマスクを除去して、「寄
生容量の増大化」を防止している。

【００１７】図７は、図１に示した表示装置の具体的な
回路構成を示すブロック図である。本表示装置は行状に
配線した複数のゲートラインＸと列状に配線した複数の
信号ラインＹと両者の各交差部に設けられた複数の画素
とを有している。この画素は微細な液晶セルＬＣからな
り行列状に配置して画面部を構成する。個々の液晶セル
ＬＣに対応してこれを駆動する為のスイッチング素子と
して薄膜トランジスタＴｒが集積形成されている。又、
補助容量Ｃｓも液晶セルＬＣと並列に接続されている。
液晶セルＬＣは能動基板側に形成された画素電極と対向
基板側に形成された対向電極と両電極との間に保持され
た液晶とから構成されている。薄膜トランジスタＴｒの
ゲート電極は対応するゲートラインＸに接続され、ソー
ス電極は対応する信号ラインＹに接続され、ドレイン電
極は対応する画素電極に接続されている。垂直駆動回路
７は各ゲートラインＸを順次垂直走査して一水平期間毎
に１行分の液晶セルＬＣを選択する。一方、水平駆動回
路８は一水平期間内で各信号ラインＹを順次走査し、映
像信号をサンプリングして選択された１行分の液晶セル
ＬＣ（画素）に点順次で映像信号を書き込む。具体的に
は、水平駆動回路８は入力バッファＩＢ、レベルシフタ
ＬＳ、シフトレジスタＳＲ、水平スイッチＨＳＷとから
構成されている。入力バッファＩＢは外部から水平スタ
ート信号ＨＳＴ及び互いに逆相のクロック信号ＨＣＫ
１，ＨＣＫ２を受け入れる。レベルシフタＬＳはこれら
の信号をレベルシフトする。シフトレジスタＳＲはレベ
ルシフトされたクロック信号ＨＣＫ１，ＨＣＫ２に応じ
て動作し、同じくレベルシフトされた水平スタート信号
ＨＳＴを順次転送する事により、選択パルスＶ１，Ｖ
２，Ｖ３，…，を出力する。各信号ラインＹは水平スイ
ッチＨＳＷを介してビデオラインに接続されており、外
部から映像信号の供給を受ける。シフトレジスタＳＲは
順次選択パルスＶ１，Ｖ２，Ｖ３，…，を出力し各水平
スイッチＨＳＷを順次開閉動作して、各信号ラインＹに
映像信号をサンプリングする。ここで入力バッファＩ
Ｂ、レベルシフタＬＳ、シフトレジスタＳＲ等は高速動
作する為寄生容量（浮遊容量）の影響を強く受ける一
方、水平スイッチＨＳＷは浮遊容量の影響を余り受けな
い。この点に鑑み、第１実施例では枠領域に位置にする
水平スイッチＨＳＷのみを金属材料からなるブラックマ
スクで被覆する一方、入力バッファＩＢ、レベルシフタ
ＬＳ、シフトレジスタＳＲからはブラックマスクを意図
的に除去している。これにより、配線パタンとブラック
マスクとの間で生じる容量カップリングを除去できる。

【００１８】図８は、図７に示した各種信号の波形を表
わしている。容量カップリングの画像品位に及ぼす影響
を考える時、映像信号サンプリング用の水平スイッチＨ
ＳＷを開閉制御する選択パルスＶ１，Ｖ２，…，の遅延
時間ΔＴとそのばらつきが問題になる。図示する様に、
シフトレジスタはＨＣＫ１，ＨＣＫ２に応じて動作し、
水平スタート信号ＨＳＴを順次転送してＶ１，Ｖ２，
…，を出力する。従って、理論上Ｖ１，Ｖ２，…，は矩
形波になるはずである。しかしながら、Ｖ１，Ｖ２，
…，の実波形は浮遊容量の影響を受け遅延時間ΔＴが生
じると共にその値もばらつく。これにより映像信号のサ
ンプリングタイミングが変動する為、画像品位に悪影響
を与える事になる。

【００１９】図９は、実際に作成された表示装置のサン
プル１，サンプル２，サンプル３について上述した遅延
時間ΔＴを実測した結果を示すグラフである。サンプル
１は駆動基板上に何等ブラックマスクを形成しないもの
である。サンプル２は画素部を除いて駆動回路を含み能
動基板の全面にブラックマスクを成膜したものである。
サンプル３は本発明に従って駆動回路の上方から選択的
にブラックマスクを除去したものである。サンプル１に
比較してサンプル２は電源電圧を１Ｖ動かした時のばら
つきがかなり大きい。仕様上、電源電圧１Ｖ程度のマー
ジンは必要であるにも関わらず、サンプル２では電源電
圧の変動により遅延時間ΔＴに大きなばらつきが現われ
る。又、サンプル１に比べサンプル２は平均値で見ても
遅延時間ΔＴが大きく、ゴースト等画像品位の低下が懸
念される。これに対し、サンプル３はサンプル１と略同
等の特性を示しており、問題ない事が分かる。

【００２０】図１０は、図９に示したサンプル１、サン
プル２、サンプル３の具体的な構成を示す模式的な平面
図である。（１）はサンプル１を表わしており、能動基
板１の表面にはブラックマスクが全く形成されていな
い。（２）はサンプル２を示しており、能動基板１の表
面は画素電極５を除いてブラックマスク９により全面的
に被覆されている。即ち、垂直駆動回路７及び水平駆動
回路８も全てブラックマスク９により被覆されている。
（３）はサンプル３を示しており、ブラックマスク９は
画面部３に加えて、垂直駆動回路７及び水平駆動回路８
の一部を被覆する様にパタニング形成されている。但
し、垂直駆動回路７及び水平駆動回路８の高速動作部か
らはブラックマスク９が選択的に除去されている。

【００２１】図１１は、本発明にかかる表示装置の第２
実施例を表わしており、（Ａ）は部分断面図、（Ｂ）は
部分平面図である。基本的には図４に示した第１実施例
の断面構造と類似しており、対応する部分には対応する
参照番号を付して理解を容易にしている。前述した様
に、能動基板１には遮光性の配線パタン１３で内部結線
された駆動回路が集積形成されている。具体的には、半
導体薄膜１１を活性層としゲート電極１２を備えた無数
の薄膜トランジスタが配線パタン１３により相互接続さ
れ駆動回路を構成している。特徴事項として、駆動回路
の上方に第２層間絶縁膜１６を介して配線パタン１３と
相補的な関係にあるブラックマスク９が逆転パタニング
形成されている。なお、このブラックマスク９の表面は
アクリル樹脂等からなる透明な平坦化膜１７により被覆
されている。

【００２２】この第２実施例のポイントは、能動基板１
側にブラックマスク９を金属材料で形成する際に伴なう
問題である「駆動回路の容量増大」を、ブラックマスク
９のパタンを改善する事により抑制し、画像品位への悪
影響を低減させる点にある。一般に、配線パタン１３は
アルミニウム又はアルミニウム合金等の金属材料が用い
られ、これらは本来遮光性を有している。そこで、ブラ
ックマスク９を配線パタン１３とネガ／ポジが逆転する
様にパタニングする。その際、光抜け防止の為のマージ
ン２０が数百nmないし数μｍ程度必要となる。しかしな
がら、駆動回路の上方にブラックマスク９を全面的に形
成した場合と比較すると、ブラックマスク９と配線パタ
ン１３が重なる面積を大幅に縮小化でき、ブラックマス
ク９によるカップリング容量の増大も相当程度抑制可能
である。なお、ブラックマスク９は浮遊電位あるいは固
定電位に保持される。又、この構造は配線パタン１３上
に第２層間絶縁膜１６及び平坦化膜１７しか存在せず、
従来通りこれらの膜をレーザ光で除去する事により、駆
動回路に含まれる薄膜トランジスタの故障解析が可能で
ある。一方、対向基板側にはブラックマスクを形成する
必要がなくなり、能動基板と対向基板を重ね合わせる際
のアライメント精度が緩和できる。

【００２３】図１２は、参考としてブラックマスクを能
動基板１上に形成していない構造を表わしている。な
お、理解を容易にする為、図１１に示した第２実施例と
対応する部分には対応する参照番号を付している。この
参考例では能動基板１側にブラックマスクを形成しない
為、この代わりに対向基板側にブラックマスクを形成す
る必要が生じる。

【００２４】図１３は、図１１に示した第２実施例の変
形を示す模式的な部分断面図及び部分平面図である。基
本的には、図１１に示した第２実施例と同様の構造を有
しており、対応する部分には対応する参照番号を付して
理解を容易にしている。この変形例では、平坦化膜１７
を形成した後、その上に金属膜をスパッタリング法又は
ＣＶＤ法で成膜し、これを選択的エッチングによりパタ
ニングしてブラックマスク９を形成している。図１１に
示した第２実施例と比べると、ブラックマスク９と配線
パタン１３の垂直距離が大きくなり、駆動回路の浮遊容
量やカップリング容量が低く抑えられ、画像品位に及ぼ
す悪影響をさらに小さくできる。但し、図１１に示した
第２実施例に比べると、能動基板１の表面にブラックマ
スク９が露出しておりその分平坦性がなくなるので、液
晶配向処理の為のラビングや基板間隙制御等に不利にな
る。又、配線パタン１３とブラックマスク９の距離が大
きくなる為、光抜け防止の為のマージン２０も多少大き
くする必要がある。

【００２５】最後に図１４は他の参考例を示す模式的な
部分断面図及び部分平面図である。基本的には、図１１
に示した第２実施例と同一であり、対応する部分には対
応する参照番号を付して理解を容易にしている。図１４
の（Ａ）は駆動回路の上に第２層間絶縁膜１６を介して
ブラックマスク９を全面的に形成した構造である。これ
では、駆動回路の容量を低減化できない。（Ｂ）は平坦
化膜１７の上にブラックマスク９を全面形成した構造で
ある。これでも、駆動回路の容量削減には不十分であ
る。なお（Ｃ）は（Ａ）及び（Ｂ）に示した構造の平面
形状を表わしている。図示する様に、駆動回路を構成す
る薄膜トランジスタはブラックマスク９により全面的に
被覆されている。

【００２６】

【発明の効果】以上説明した様に、本発明によれば、能
動基板は画面部に含まれるスイッチング素子の上方に絶
縁膜を介して金属膜からなるブラックマスクがパタニン
グ形成されている一方、駆動部に含まれる駆動回路の上
方から容量カップリングを防止する為少なくとも部分的
にブラックマスクが除去されている。あるいは、能動基
板は画面部に含まれるスイッチング素子の上方に絶縁膜
を介して金属膜からなるブラックマスクがパタニング形
成されている一方、駆動部に含まれる駆動回路の上方に
絶縁膜を介して配線パタンと相補的な関係にあるブラッ
クマスクが逆転パタニング形成されている。この様に、
駆動回路の上方において必要な部分にはブラックマスク
を形成し、不必要もしくは弊害が生じる部分からブラッ
クマスクを除去している。かかる構成により、駆動回路
の容量を極力抑える事が可能になり、回路動作や画像品
位への悪影響が低減するという効果がある。又、配線パ
タン上にブラックマスクを形成しない為、従来通り駆動
回路を構成する薄膜トランジスタの故障解析等が可能で
ある。

【図面の簡単な説明】

【図１】本発明にかかる表示装置の第１実施例を示す平
面図及び断面図である。

【図２】第１実施例の変形を示す平面図である。

【図３】第１実施例の他の変形を示す平面図である。

【図４】第１実施例の具体的な構成を示す部分断面図で
ある。

【図５】同じく第１実施例の具体的な構成を示す部分断
面図である。

【図６】同じく第１実施例の具体的な構成を示す部分断
面図である。

【図７】第１実施例の具体的な回路構成例を示すブロッ
ク図である。

【図８】図７に示した回路の動作説明に供する波形図で
ある。

【図９】本発明の効果を示すグラフである。

【図１０】図９のグラフを測定する為に用いたサンプル
を表わす平面図である。

【図１１】本発明にかかる表示装置の第２実施例を示す
模式的な部分断面図及び部分平面図である。

【図１２】表示装置の参考例を示す部分断面図及び部分
平面図である。

【図１３】図１１に示した第２実施例の変形を示す部分
断面図及び部分平面図である。

【図１４】表示装置の他の参考例を示す部分断面図及び
部分平面図である。

【符号の説明】

１能動基板２対向基板３画面部４液晶５画素電極６見切り板７垂直駆動回路８水平駆動回路９ブラックマスク１３配線パタンＢ枠領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者越智鉄朗東京都品川区北品川６丁目７番35号ソニー株式会社内 (56)参考文献特開平５−107550（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1335 500 G02F 1/1368 G09F 9/00 315 G09F 9/30 338

Claims

(57)【特許請求の範囲】

【請求項１】中央の画面部及び周辺の駆動部を有する
能動基板と、対向電極を有し所定の間隙を介して該能動
基板に接合した対向基板と、該間隙に保持された電気光
学物質とを備えたパネル構造を有し、前記画面部はマトリクス配置した画素電極及びスイッチ
ング素子が集積形成されており、前記駆動部は該スイッチング素子を駆動する駆動回路が
集積形成されており、前記能動基板は、該画面部に含まれるスイッチング素子
の上方に絶縁膜を介して金属膜からなるブラックマスク
がパタニング形成されている一方、該駆動部に含まれる
駆動回路の上方から部分的にブラックマスクが除去され
ており、前記駆動部は該スイッチング素子を高速で水平走査する
水平駆動回路と該スイッチング素子を低速で垂直走査す
る垂直駆動回路とを含んでおり、前記ブラックマスクは該水平駆動回路の上方から選択的
に除去されている事を特徴とする表示装置。
【請求項２】前記ブラックマスクは、該駆動回路を構
成する外部クロック信号の入力バッファ、該クロック信
号のレベルシフタ及び該クロック信号により動作するシ
フトレジスタの内少なくとも一部の上方から選択的に除
去されている事を特徴とする請求項１記載の表示装置。
【請求項３】前記ブラックマスクは浮遊電位又は固定
電位に保持されている事を特徴とする請求項１記載の表
示装置。
【請求項４】中央の画面部及び周辺の駆動部を有する
能動基板と、対向電極を有し所定の間隙を介して該能動
基板に接合した対向基板と、該間隙に保持された電気光
学物質とを備えたパネル構造を有し、前記画面部は、マトリクス配置した画素電極及びスイッ
チング素子が集積形成されており、前記駆動部は、該スイッチング素子を駆動する為遮光性
の配線パタンで内部結線された駆動回路が集積形成され
ており、前記能動基板は、該画面部に含まれるスイッチング素子
の上方に絶縁膜を介して金属膜からなるブラックマスク
がパタニング形成されている一方、該駆動部に含まれる
駆動回路の上方に絶縁膜を介して該配線パタンと相補的
な関係にあるブラックマスクが逆転パタニング形成され
ている事を特徴とする表示装置。
【請求項５】前記ブラックマスクは浮遊電位又は固定
電位に保持されている事を特徴とする請求項４記載の表
示装置。