JPH05216072A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05216072A JPH05216072A JP4796892A JP4796892A JPH05216072A JP H05216072 A JPH05216072 A JP H05216072A JP 4796892 A JP4796892 A JP 4796892A JP 4796892 A JP4796892 A JP 4796892A JP H05216072 A JPH05216072 A JP H05216072A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- display device
- pixel electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】
【目的】 電荷保持容量の構造を改善してアクティブマ
トリクス型液晶表示装置の画素開口率を向上する。 【構成】 アクティブマトリクス型液晶表示装置は、行
列状に配列された画素電極２ａに接続された非線形素子
１を液晶駆動素子として基板上に設けた構造を有してい
る。各画素電極２ａの露出した中央部９を囲む遮蔽され
た周辺部に沿って絶縁膜を介して対面する容量電極３ａ
を基板上に設け、この容量電極３ａと画素電極２ａの周
辺部とで電荷保持の為の蓄積容量を形成する。画素電極
の中央部９は容量電極３ａに沿って窓枠状に抜かれてい
るので高い開口率が得られる。
トリクス型液晶表示装置の画素開口率を向上する。 【構成】 アクティブマトリクス型液晶表示装置は、行
列状に配列された画素電極２ａに接続された非線形素子
１を液晶駆動素子として基板上に設けた構造を有してい
る。各画素電極２ａの露出した中央部９を囲む遮蔽され
た周辺部に沿って絶縁膜を介して対面する容量電極３ａ
を基板上に設け、この容量電極３ａと画素電極２ａの周
辺部とで電荷保持の為の蓄積容量を形成する。画素電極
の中央部９は容量電極３ａに沿って窓枠状に抜かれてい
るので高い開口率が得られる。
Description
【０００１】
【産業上の利用分野】本発明は個々の画素電極を対応す
る非線形素子で駆動するアクティブマトリクス型の液晶
表示装置に関する。より詳しくは、画素電極に印加され
る信号電荷をホールドする為に設けられる保持容量の構
成に関する。
る非線形素子で駆動するアクティブマトリクス型の液晶
表示装置に関する。より詳しくは、画素電極に印加され
る信号電荷をホールドする為に設けられる保持容量の構
成に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置に
おいては、薄膜トランジスタ（以下ＴＦＴと表わす）等
からなる非線形素子を通して信号ラインあるいはデータ
ラインから各画素電極に信号電荷を供給して画像表示を
行なう。供給された信号電荷は１フレーム後の次の書き
込み時まで液晶セルの容量に保持される。しかしなが
ら、液晶セルの容量自体は比較的小さい為このままでは
自己放電やＴＦＴのリークにより保持された電荷が放電
されてしまう。特に、画素の高精細化及び微細化が進む
と液晶セル容量が極端に小さくなる為放電による弊害が
顕著になる。従って、データラインから供給される電荷
を保持する為、各画素に保持容量を別途設ける事が一般
的である。この電荷保持容量の形成手段としては付加容
量方式と蓄積容量方式の２通りが提案されている。付加
容量方式は画素電極と前段もしくは後段のゲートライン
の一部とを絶縁膜を介して対面配置し容量を形成する方
法である。一方、蓄積容量方式は絶縁膜を介して画素電
極と対面する容量電極を別途独立に設け一定の電圧を印
加して容量を形成する方法である。容量電極としては金
属膜又は透明導電膜が用いられる。この蓄積容量方式に
ついては、例えば日経ＢＰ社１９９０年１１月２６日付
「フラットパネル・ディスプレイ '９１」頁８８に記載
されている。
おいては、薄膜トランジスタ（以下ＴＦＴと表わす）等
からなる非線形素子を通して信号ラインあるいはデータ
ラインから各画素電極に信号電荷を供給して画像表示を
行なう。供給された信号電荷は１フレーム後の次の書き
込み時まで液晶セルの容量に保持される。しかしなが
ら、液晶セルの容量自体は比較的小さい為このままでは
自己放電やＴＦＴのリークにより保持された電荷が放電
されてしまう。特に、画素の高精細化及び微細化が進む
と液晶セル容量が極端に小さくなる為放電による弊害が
顕著になる。従って、データラインから供給される電荷
を保持する為、各画素に保持容量を別途設ける事が一般
的である。この電荷保持容量の形成手段としては付加容
量方式と蓄積容量方式の２通りが提案されている。付加
容量方式は画素電極と前段もしくは後段のゲートライン
の一部とを絶縁膜を介して対面配置し容量を形成する方
法である。一方、蓄積容量方式は絶縁膜を介して画素電
極と対面する容量電極を別途独立に設け一定の電圧を印
加して容量を形成する方法である。容量電極としては金
属膜又は透明導電膜が用いられる。この蓄積容量方式に
ついては、例えば日経ＢＰ社１９９０年１１月２６日付
「フラットパネル・ディスプレイ '９１」頁８８に記載
されている。
【０００３】
【発明が解決しようとする課題】付加容量方式はゲート
ラインの一部を容量電極として用いる為別途補助ライン
を設ける必要がない利点がある一方、ゲートラインの電
位変動の影響を受けるという欠点がある。逆に、蓄積容
量方式は独立の容量電極に接続される補助ラインを別に
設けなければならないが電極電位を一定に保つ事ができ
るという利点がある。以上の点を比較考慮して蓄積容量
方式が広く用いられる様になってきている。図５を参照
して蓄積容量方式を用いた従来例を簡潔に説明する。こ
の例では非線形素子として逆スタガード型の非晶質シリ
コンＴＦＴ１０１が用いられている。ＴＦＴ１０１のド
レイン電極には透明画素電極１０２ａが接続されてい
る。又、画素電極１０２ａの下層には絶縁膜を介して容
量電極１０３ａが形成されている。ＴＦＴ１０１のソー
ス電極にはデータライン１０５が接続されている。又、
ＴＦＴ１０１の下部にはゲート絶縁膜を介してゲートラ
イン１０６が延設されている。
ラインの一部を容量電極として用いる為別途補助ライン
を設ける必要がない利点がある一方、ゲートラインの電
位変動の影響を受けるという欠点がある。逆に、蓄積容
量方式は独立の容量電極に接続される補助ラインを別に
設けなければならないが電極電位を一定に保つ事ができ
るという利点がある。以上の点を比較考慮して蓄積容量
方式が広く用いられる様になってきている。図５を参照
して蓄積容量方式を用いた従来例を簡潔に説明する。こ
の例では非線形素子として逆スタガード型の非晶質シリ
コンＴＦＴ１０１が用いられている。ＴＦＴ１０１のド
レイン電極には透明画素電極１０２ａが接続されてい
る。又、画素電極１０２ａの下層には絶縁膜を介して容
量電極１０３ａが形成されている。ＴＦＴ１０１のソー
ス電極にはデータライン１０５が接続されている。又、
ＴＦＴ１０１の下部にはゲート絶縁膜を介してゲートラ
イン１０６が延設されている。
【０００４】以上の説明から明らかな様に、画像表示に
有効な部分は画素電極に限られる。ところが、図示する
従来の容量電極配置では画素電極中央部にその面積の大
部分が含まれている。逆スタガード型のＴＦＴにおいて
は金属ゲートライン１０６と同時に金属容量電極を形成
するのが一般的であり光学的に不透明である。この為、
画素の開口率が犠牲となり明るい画像表示を得る事がで
きないという課題あるいは問題点がある。
有効な部分は画素電極に限られる。ところが、図示する
従来の容量電極配置では画素電極中央部にその面積の大
部分が含まれている。逆スタガード型のＴＦＴにおいて
は金属ゲートライン１０６と同時に金属容量電極を形成
するのが一般的であり光学的に不透明である。この為、
画素の開口率が犠牲となり明るい画像表示を得る事がで
きないという課題あるいは問題点がある。
【０００５】本発明の背景を明らかにする為に、さらに
図６を参照して従来構造に説明を加える。本図は図５に
示すＡＡ線に沿って切断された断面構造を示す。アクテ
ィブマトリクス型液晶表示装置は石英等からなるＴＦＴ
基板１１４とガラス等からなる対向基板１１３を対向配
置し両者の間隙に液晶１１１を充填した構造を有してい
る。前述した様に、ＴＦＴ基板１１４の上には容量電極
１０３ａ、絶縁膜１１２、画素電極１０２ａが順次重ね
て形成されおり蓄積容量を構成する。画素電極１０２ａ
の両側にはデータライン１０５が延設されている。一
方、対向基板１１３の内表面には、遮光層１１０が形成
されている。さらにその上には共通電極１０２ｂが設け
られている。遮光層１１０は不透明な金属膜等をパタニ
ングして得られ、画素間の間隙からの漏れ光を防ぐ機能
を有しブラックマトリクスあるいはブラックマスクと呼
ばれている。遮光層１１０と画素電極１０２ａとの間の
アライメントに対して所定のマージンを与える為、遮光
層１１０の端部は平面的に見て画素電極１０２ａの周辺
部に重なる様になっており外部から遮蔽されている。遮
蔽された周辺部はアライメントマージンを取る為に必然
的に生じたものであるが画像表示には何ら寄与していな
い。従来、この遮蔽された周辺部は何ら積極的な利用に
供されていなかった。
図６を参照して従来構造に説明を加える。本図は図５に
示すＡＡ線に沿って切断された断面構造を示す。アクテ
ィブマトリクス型液晶表示装置は石英等からなるＴＦＴ
基板１１４とガラス等からなる対向基板１１３を対向配
置し両者の間隙に液晶１１１を充填した構造を有してい
る。前述した様に、ＴＦＴ基板１１４の上には容量電極
１０３ａ、絶縁膜１１２、画素電極１０２ａが順次重ね
て形成されおり蓄積容量を構成する。画素電極１０２ａ
の両側にはデータライン１０５が延設されている。一
方、対向基板１１３の内表面には、遮光層１１０が形成
されている。さらにその上には共通電極１０２ｂが設け
られている。遮光層１１０は不透明な金属膜等をパタニ
ングして得られ、画素間の間隙からの漏れ光を防ぐ機能
を有しブラックマトリクスあるいはブラックマスクと呼
ばれている。遮光層１１０と画素電極１０２ａとの間の
アライメントに対して所定のマージンを与える為、遮光
層１１０の端部は平面的に見て画素電極１０２ａの周辺
部に重なる様になっており外部から遮蔽されている。遮
蔽された周辺部はアライメントマージンを取る為に必然
的に生じたものであるが画像表示には何ら寄与していな
い。従来、この遮蔽された周辺部は何ら積極的な利用に
供されていなかった。
【０００６】上述した従来の技術の課題あるいは問題点
に鑑み、本発明は遮蔽された画素電極周辺部を積極的に
利用して容量電極を形成し開口率の改善を図る事を目的
とする。
に鑑み、本発明は遮蔽された画素電極周辺部を積極的に
利用して容量電極を形成し開口率の改善を図る事を目的
とする。
【０００７】
【課題を解決するための手段】上述した本発明の目的を
達成する為に、行列状に配列された画素電極に接続され
た非線形素子を液晶駆動素子として基板上に設けた液晶
表示装置において、前記画素電極の露出した中央部を囲
む遮蔽された周辺部に沿って絶縁膜を介して対面する容
量電極を該基板上に設け、この容量電極と前記画素電極
周辺部とで電荷保持用の蓄積容量を形成するという手段
を講じた。この解決手段は蓄積容量方式に関するもので
あるが、本発明は付加容量方式にも勿論適用できる。こ
の場合には、画素電極の露出した中央部を囲む遮蔽され
た周辺部に沿って絶縁膜を介して隣りのゲートラインか
ら延長された容量電極を対面的に設け、この容量電極と
前記画素電極周辺部とで電荷保持の為の付加容量を形成
するという手段を採用する。
達成する為に、行列状に配列された画素電極に接続され
た非線形素子を液晶駆動素子として基板上に設けた液晶
表示装置において、前記画素電極の露出した中央部を囲
む遮蔽された周辺部に沿って絶縁膜を介して対面する容
量電極を該基板上に設け、この容量電極と前記画素電極
周辺部とで電荷保持用の蓄積容量を形成するという手段
を講じた。この解決手段は蓄積容量方式に関するもので
あるが、本発明は付加容量方式にも勿論適用できる。こ
の場合には、画素電極の露出した中央部を囲む遮蔽され
た周辺部に沿って絶縁膜を介して隣りのゲートラインか
ら延長された容量電極を対面的に設け、この容量電極と
前記画素電極周辺部とで電荷保持の為の付加容量を形成
するという手段を採用する。
【０００８】
【作用】本発明によれば、蓄積容量や付加容量等の保持
容量構造を画素電極の遮蔽された周辺部に配置してい
る。遮蔽された周辺部は画像表示に寄与しないので、こ
の部分に不透明な容量電極を設けても画素部の透過率に
影響を及ぼさない。換言すると、画素電極の露出した中
央開口部から容量電極を平面的に見て除去できるので開
口率が犠牲にならず明るい画像表示が得られる。
容量構造を画素電極の遮蔽された周辺部に配置してい
る。遮蔽された周辺部は画像表示に寄与しないので、こ
の部分に不透明な容量電極を設けても画素部の透過率に
影響を及ぼさない。換言すると、画素電極の露出した中
央開口部から容量電極を平面的に見て除去できるので開
口率が犠牲にならず明るい画像表示が得られる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型液晶表示装置の一実施例を示す模式的な平面図
であり画素１個分とその周辺を表わしている。なお、本
例は蓄積容量方式に関するものである。ＴＦＴ基板ある
いはアレイ基板上にはゲートライン６と容量電極３ａが
形成されている。これらは同一の膜材料を同時にパタニ
ングして設けられる。例えば、ゲートライン６をクロム
やアルミニウム等の金属膜で構成した場合には、容量電
極３ａも不透明な金属膜になる。しかながら、本発明は
これに限られるものではない。例えば、ゲートライン６
とは別に容量電極３ａを設けても良く、この場合には例
えばＩＴＯ等の透明導電膜を利用できる。ゲートライン
６の上には絶縁膜を介してＴＦＴ１からなる非線形素子
が形成されている。本例では、このＴＦＴ１はアモルフ
ァスシリコンからなる逆スタガード型である。しかしな
がら、本発明はこの構造に限られるものではなく、正ス
タガード型のアモルファスシリコンＴＦＴやプレーナ型
のポリシリコンＴＦＴにも適用可能である。ＴＦＴ１の
ソース領域はソースライン５に接続されているととも
に、そのドレイン領域は画素電極２ａに接続される。
詳細に説明する。図１は本発明にかかるアクティブマト
リクス型液晶表示装置の一実施例を示す模式的な平面図
であり画素１個分とその周辺を表わしている。なお、本
例は蓄積容量方式に関するものである。ＴＦＴ基板ある
いはアレイ基板上にはゲートライン６と容量電極３ａが
形成されている。これらは同一の膜材料を同時にパタニ
ングして設けられる。例えば、ゲートライン６をクロム
やアルミニウム等の金属膜で構成した場合には、容量電
極３ａも不透明な金属膜になる。しかながら、本発明は
これに限られるものではない。例えば、ゲートライン６
とは別に容量電極３ａを設けても良く、この場合には例
えばＩＴＯ等の透明導電膜を利用できる。ゲートライン
６の上には絶縁膜を介してＴＦＴ１からなる非線形素子
が形成されている。本例では、このＴＦＴ１はアモルフ
ァスシリコンからなる逆スタガード型である。しかしな
がら、本発明はこの構造に限られるものではなく、正ス
タガード型のアモルファスシリコンＴＦＴやプレーナ型
のポリシリコンＴＦＴにも適用可能である。ＴＦＴ１の
ソース領域はソースライン５に接続されているととも
に、そのドレイン領域は画素電極２ａに接続される。
【００１０】容量電極３ａは画素電極２ａの周辺部に沿
って配置されているとともに、絶縁膜を介して対向して
おり蓄積容量を構成する。図示する様に、この容量電極
３ａは窓枠形状を有しており、対向基板に設けられた遮
光層１０によって覆われた周辺部に略整合している。こ
の為、画素電極の露出した中央部９は何ら容量電極３ａ
とオーバーラップしておらず開口率を改善できる。
って配置されているとともに、絶縁膜を介して対向して
おり蓄積容量を構成する。図示する様に、この容量電極
３ａは窓枠形状を有しており、対向基板に設けられた遮
光層１０によって覆われた周辺部に略整合している。こ
の為、画素電極の露出した中央部９は何ら容量電極３ａ
とオーバーラップしておらず開口率を改善できる。
【００１１】第１実施例の理解を容易にする為に、さら
に図２を参照して説明を加える。なお、図２は図１に示
すＡＡ線に沿って切断された断面形状を示す。図示する
様に、石英等からなるアレイ基板１４に対向する様に、
対向基板１３が数μｍ程度の間隙を隔てて貼り合わされ
ている。この間隙内には液晶１１が充填封入されてい
る。ガラス等からなる対向基板１３の内表面には共通電
極２ｂ及び遮光層１０あるいはブラックマトリクスが設
けられている。この遮光層１０はパタニングされた金属
膜等からなり、互いに隣接する画素電極間を遮蔽して漏
れ光を防ぎ表示コントラストを改善する為に設けられて
いる。遮光層１０に設けられた開口部０が画像表示に有
効な面積を規定する。アレイ基板１４と対向基板１３と
の貼り合わせ精度を考慮する必要がある事及びアレイ基
板１４に対して斜めに入射してきた光も有効に遮蔽でき
る様にする為に、遮光層の開口部０は画素電極の外周端
から１０μｍ程度内側に作成する必要がある。
に図２を参照して説明を加える。なお、図２は図１に示
すＡＡ線に沿って切断された断面形状を示す。図示する
様に、石英等からなるアレイ基板１４に対向する様に、
対向基板１３が数μｍ程度の間隙を隔てて貼り合わされ
ている。この間隙内には液晶１１が充填封入されてい
る。ガラス等からなる対向基板１３の内表面には共通電
極２ｂ及び遮光層１０あるいはブラックマトリクスが設
けられている。この遮光層１０はパタニングされた金属
膜等からなり、互いに隣接する画素電極間を遮蔽して漏
れ光を防ぎ表示コントラストを改善する為に設けられて
いる。遮光層１０に設けられた開口部０が画像表示に有
効な面積を規定する。アレイ基板１４と対向基板１３と
の貼り合わせ精度を考慮する必要がある事及びアレイ基
板１４に対して斜めに入射してきた光も有効に遮蔽でき
る様にする為に、遮光層の開口部０は画素電極の外周端
から１０μｍ程度内側に作成する必要がある。
【００１２】一方、アレイ基板１４の表面には、前述し
た様に、ＩＴＯ等の透明導電膜からなる画素電極２ａ
と、絶縁膜１２と容量電極３ａが重ねて形成されており
蓄積容量を構成する。なお、絶縁膜１２はゲート絶縁膜
を利用する事ができる。画素電極２ａの両側にはソース
ライン５が延設されている。図示する様に、容量電極３
ａは画素電極２ａの周辺部に整合している。この容量電
極３ａを金属膜等の不透明材料で構成した場合には、対
向基板上に設けられた遮光層１０とは別の遮光層として
機能する。両遮光層が開口部０の周辺に沿って整合して
いるので斜めから入射した漏れ光をより有効に遮蔽する
事ができ表示コントラストはさらに改善される。
た様に、ＩＴＯ等の透明導電膜からなる画素電極２ａ
と、絶縁膜１２と容量電極３ａが重ねて形成されており
蓄積容量を構成する。なお、絶縁膜１２はゲート絶縁膜
を利用する事ができる。画素電極２ａの両側にはソース
ライン５が延設されている。図示する様に、容量電極３
ａは画素電極２ａの周辺部に整合している。この容量電
極３ａを金属膜等の不透明材料で構成した場合には、対
向基板上に設けられた遮光層１０とは別の遮光層として
機能する。両遮光層が開口部０の周辺に沿って整合して
いるので斜めから入射した漏れ光をより有効に遮蔽する
事ができ表示コントラストはさらに改善される。
【００１３】次に、図３を参照して図１及び図２に示す
アクティブマトリクス型液晶表示装置の動作を説明す
る。ｍ本のデータライン５とｎ本のゲートライン６との
それぞれの交点に表示用画素がマトリクス状に配置され
ている。各画素は液晶セル２、それを駆動するＴＦＴ
１、駆動用の電圧を保持する為の蓄積容量３とで構成さ
れている。液晶セル２は個々の画素電極２ａと対向する
共通電極２ｂとの間に規定される。又、蓄積容量３は画
素電極２ａと容量電極３ａとの間に規定される。なお、
容量電極３ａは補助ラインを介して一定の電位例えば接
地電位に接続されている。ＴＦＴ１は影像信号を書き込
む為のデータライン５とＴＦＴ１をスイッチングする為
のゲートライン６に接続されている。データライン５は
映像信号を印加する為のデータドライバ７に接続されて
おり、ゲートライン６は走査信号を印加する為のゲート
ドライバ８に接続されている。
アクティブマトリクス型液晶表示装置の動作を説明す
る。ｍ本のデータライン５とｎ本のゲートライン６との
それぞれの交点に表示用画素がマトリクス状に配置され
ている。各画素は液晶セル２、それを駆動するＴＦＴ
１、駆動用の電圧を保持する為の蓄積容量３とで構成さ
れている。液晶セル２は個々の画素電極２ａと対向する
共通電極２ｂとの間に規定される。又、蓄積容量３は画
素電極２ａと容量電極３ａとの間に規定される。なお、
容量電極３ａは補助ラインを介して一定の電位例えば接
地電位に接続されている。ＴＦＴ１は影像信号を書き込
む為のデータライン５とＴＦＴ１をスイッチングする為
のゲートライン６に接続されている。データライン５は
映像信号を印加する為のデータドライバ７に接続されて
おり、ゲートライン６は走査信号を印加する為のゲート
ドライバ８に接続されている。
【００１４】表示を行なう為には、各ゲートライン６に
ＴＦＴをオンする為の走査信号を順次印加し、同時に走
査信号と同期してデータライン５に映像信号を供給す
る。例えばｉ行目のゲートライン６にオン電圧を印加
し、ｉ行目の全ＴＦＴを通して映像信号を画素電極２ａ
に書き込む。次にｉ行目のゲートラインにオフ電圧を印
加するとともに、ｉ＋１行目のゲートラインにオン電圧
を印加しｉ＋１行目の画素電極に映像電圧を書き込む。
これを１行目のゲートラインからｎ行目のゲートライン
まで順次繰り返す事により、全画素電極に映像電圧を書
き込む事ができる。全画素電極への書き込みが終了した
ら再び１行目から映像電圧の書き込みを開始する。ＴＦ
Ｔにより書き込まれた映像電圧は次の書き込み時まで保
持される。液晶セルの容量だけではＴＦＴと液晶の漏れ
電流の為映像電圧の低下が起る。この電圧低下を防止す
る為に画素電極と並列に電荷保持の為の蓄積容量３が設
けられている。
ＴＦＴをオンする為の走査信号を順次印加し、同時に走
査信号と同期してデータライン５に映像信号を供給す
る。例えばｉ行目のゲートライン６にオン電圧を印加
し、ｉ行目の全ＴＦＴを通して映像信号を画素電極２ａ
に書き込む。次にｉ行目のゲートラインにオフ電圧を印
加するとともに、ｉ＋１行目のゲートラインにオン電圧
を印加しｉ＋１行目の画素電極に映像電圧を書き込む。
これを１行目のゲートラインからｎ行目のゲートライン
まで順次繰り返す事により、全画素電極に映像電圧を書
き込む事ができる。全画素電極への書き込みが終了した
ら再び１行目から映像電圧の書き込みを開始する。ＴＦ
Ｔにより書き込まれた映像電圧は次の書き込み時まで保
持される。液晶セルの容量だけではＴＦＴと液晶の漏れ
電流の為映像電圧の低下が起る。この電圧低下を防止す
る為に画素電極と並列に電荷保持の為の蓄積容量３が設
けられている。
【００１５】最後に、図４を参照して本発明にかかる液
晶表示装置の第２実施例を説明する。本例は付加容量方
式に関するものであり先の例と同様に逆スタガード型の
アモルファスシリコンＴＦＴ構造に適用される。理解を
容易にする為に、第１実施例と対応する構成要素につい
ては同一の参照番号を付している。図示する様にＴＦＴ
１はアモルファスシリコン薄膜からなる活性半導体層を
有している。この下部にはゲートライン６から延設され
たゲート電極Ｇが絶縁膜を介して設けられている。又、
ソース電極Ｓはソースライン５から一体的に延設されて
いる。さらに、ドレイン電極Ｄを介して画素電極２ａが
接続されている。画素電極２ａの遮蔽された周辺部の下
側には絶縁膜を介して窓枠状の容量電極３ａが設けられ
ている。この容量電極３ａは前段あるいは後段のゲート
ライン６から一体的に延設されており、所謂付加容量を
構成している。一点鎖線で示す様に遮光層１０の端部よ
り内側に位置する画素中央部９には容量電極２ａが設け
られていない。この為、開口率が改善される。
晶表示装置の第２実施例を説明する。本例は付加容量方
式に関するものであり先の例と同様に逆スタガード型の
アモルファスシリコンＴＦＴ構造に適用される。理解を
容易にする為に、第１実施例と対応する構成要素につい
ては同一の参照番号を付している。図示する様にＴＦＴ
１はアモルファスシリコン薄膜からなる活性半導体層を
有している。この下部にはゲートライン６から延設され
たゲート電極Ｇが絶縁膜を介して設けられている。又、
ソース電極Ｓはソースライン５から一体的に延設されて
いる。さらに、ドレイン電極Ｄを介して画素電極２ａが
接続されている。画素電極２ａの遮蔽された周辺部の下
側には絶縁膜を介して窓枠状の容量電極３ａが設けられ
ている。この容量電極３ａは前段あるいは後段のゲート
ライン６から一体的に延設されており、所謂付加容量を
構成している。一点鎖線で示す様に遮光層１０の端部よ
り内側に位置する画素中央部９には容量電極２ａが設け
られていない。この為、開口率が改善される。
【００１６】
【発明の効果】図５及び図６に示す従来構造において
は、遮光層によって規定される開口部の中に容量電極の
大部分が形成されている。この為容量電極材料に金属を
使用するとその部分は光が遮蔽される為、当該面積分だ
け画素の実効的な開口面積が少なくなってしまう。これ
に対して、本発明によれば、本来画素開口部として使え
る中央部分にあった容量電極を遮光層で覆われた為画素
開口部としては使えない画素電極の周辺部に配置する様
にしている。この為従来と同じ保持容量であってもより
大きな画素の開口部を得る事ができるという効果があ
る。仮に、容量電極に透明導電膜を使用した場合におい
ても若干の透過率の低下が認められる事を考慮すると、
やはり本発明にかかる構造の方が従来の構造に比べて画
素の平均透過率を高くする事が可能である。
は、遮光層によって規定される開口部の中に容量電極の
大部分が形成されている。この為容量電極材料に金属を
使用するとその部分は光が遮蔽される為、当該面積分だ
け画素の実効的な開口面積が少なくなってしまう。これ
に対して、本発明によれば、本来画素開口部として使え
る中央部分にあった容量電極を遮光層で覆われた為画素
開口部としては使えない画素電極の周辺部に配置する様
にしている。この為従来と同じ保持容量であってもより
大きな画素の開口部を得る事ができるという効果があ
る。仮に、容量電極に透明導電膜を使用した場合におい
ても若干の透過率の低下が認められる事を考慮すると、
やはり本発明にかかる構造の方が従来の構造に比べて画
素の平均透過率を高くする事が可能である。
【図１】本発明にかかる液晶表示装置の第１実施例を示
す模式的な平面図である。
す模式的な平面図である。
【図２】図１に示すＡＡ線に沿って切断された断面図で
ある。
ある。
【図３】第１実施例の動作を説明する為の回路図であ
る。
る。
【図４】本発明にかかる液晶表示装置の第２実施例を示
す模式的な平面図である。
す模式的な平面図である。
【図５】従来の液晶表示装置の一例を示す平面図であ
る。
る。
【図６】図５に示すＡＡ線に沿って切断された断面図で
ある。
ある。
１ ＴＦＴ ２ 液晶セル ２ａ 画素電極 ２ｂ 共通電極 ３ 蓄積容量 ３ａ 容量電極 ４ 画素 ５ データライン ６ ゲートライン ７ データドライバ ８ ゲートドライバ ９ 画素電極中央部 １０ 遮光層 １１ 液晶 １２ 絶縁膜 １３ 対向基板 １４ アレイ基板
Claims (2)
- 【請求項１】 行列状に配列された画素電極に接続され
た非線形素子を液晶駆動素子として基板上に設けた液晶
表示装置において、 前記画素電極の露出した中央部を囲む遮蔽された周辺部
に沿って絶縁膜を介して対面する容量電極を該基板上に
設け、この容量電極と前記画素電極周辺部とで電荷保持
の為の蓄積容量を形成した事を特徴とする液晶表示装
置。 - 【請求項２】 行列状に配列された画素電極に接続され
た非線形素子と、マトリクス状に配列されその交点に前
記非線形素子を有する信号ライン及び走査ラインを基板
上に備えた液晶表示装置において、 前記画素電極の露出した中央部を囲む遮蔽された周辺部
に沿って絶縁膜を介して隣りのゲートラインから延長さ
せた対面する容量電極を前記基板上に設け、この容量電
極と前記画素電極周辺部とで電荷保持の為の付加容量を
形成した事を特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4796892A JPH05216072A (ja) | 1992-02-04 | 1992-02-04 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4796892A JPH05216072A (ja) | 1992-02-04 | 1992-02-04 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216072A true JPH05216072A (ja) | 1993-08-27 |
Family
ID=12790127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4796892A Pending JPH05216072A (ja) | 1992-02-04 | 1992-02-04 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019096912A (ja) * | 2012-09-13 | 2019-06-20 | 株式会社半導体エネルギー研究所 | 電子機器 |
-
1992
- 1992-02-04 JP JP4796892A patent/JPH05216072A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019096912A (ja) * | 2012-09-13 | 2019-06-20 | 株式会社半導体エネルギー研究所 | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US5042918A (en) | Liquid crystal display device | |
| KR101608165B1 (ko) | 액정 디스플레이 | |
| JP2907629B2 (ja) | 液晶表示パネル | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| KR960011529A (ko) | 전하 유지용 저장 캐패시터를 갖는 액정 디스플레이 | |
| JPS6280626A (ja) | 液晶表示素子 | |
| JPH08306926A (ja) | 液晶電気光学装置 | |
| US6577295B2 (en) | Active matrix liquid crystal display device | |
| US6897935B2 (en) | Liquid crystal display device and method for manufacturing same and color filter substrate | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3205155B2 (ja) | 液晶表示装置 | |
| JP3639416B2 (ja) | 駆動回路内蔵型液晶表示装置 | |
| JPH08328036A (ja) | 液晶表示装置 | |
| JP3376376B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| JP2846351B2 (ja) | 液晶表示装置 | |
| JPH0535433B2 (ja) | ||
| JPH0772506A (ja) | 薄膜トランジスタパネル | |
| JP3156179B2 (ja) | 液晶表示素子 | |
| JP2851310B2 (ja) | 液晶表示装置 | |
| JP3102819B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JP2784027B2 (ja) | 液晶表示装置 | |
| JPH05216072A (ja) | 液晶表示装置 | |
| JP3339248B2 (ja) | 表示装置 |