JP3049689B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3049689B2 JP3049689B2 JP23686095A JP23686095A JP3049689B2 JP 3049689 B2 JP3049689 B2 JP 3049689B2 JP 23686095 A JP23686095 A JP 23686095A JP 23686095 A JP23686095 A JP 23686095A JP 3049689 B2 JP3049689 B2 JP 3049689B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- crystal display
- semiconductor region
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 47
- 239000011159 matrix material Substances 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 description 33
- 239000010408 film Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Description
【０００１】
【発明の属する技術分野】本発明は、文字、静止画、動
画などの映像情報を液晶を用いて表示する装置に関す
る。
画などの映像情報を液晶を用いて表示する装置に関す
る。
【０００２】
【従来の技術】近年、マルチメディアと称され、映像情
報を気軽に扱うことのできる機器が開発され、利用され
始めている。そのひとつに、液晶パネルを用いた投影型
表示装置が挙げられる。このような機器では、最近さら
なる高精細化が求められており、そのため従来直視型で
広く普及している透過型パネルに加え、反射型液晶パネ
ルがさかんに研究されている。たとえば、T.Nagata et
al, "2-in. MOS-NCAO Reflective Light Valve for VGA
Projector", Technical Report of IEICE(The Institu
te of Electronics Information and Communication En
gneers in Japan). EID94-77, 97-101(1994)においてバ
ルクトランジスタを画素トランジスタに用いた反射型パ
ネルを使用した投影型表示装置が報告されている。
報を気軽に扱うことのできる機器が開発され、利用され
始めている。そのひとつに、液晶パネルを用いた投影型
表示装置が挙げられる。このような機器では、最近さら
なる高精細化が求められており、そのため従来直視型で
広く普及している透過型パネルに加え、反射型液晶パネ
ルがさかんに研究されている。たとえば、T.Nagata et
al, "2-in. MOS-NCAO Reflective Light Valve for VGA
Projector", Technical Report of IEICE(The Institu
te of Electronics Information and Communication En
gneers in Japan). EID94-77, 97-101(1994)においてバ
ルクトランジスタを画素トランジスタに用いた反射型パ
ネルを使用した投影型表示装置が報告されている。
【０００３】液晶パネルのなかで、画素ごとにトランジ
スタを配するアクティブマトリックス型が有力である。
この画素ごとのトランジスタは、微細で、高速である方
がいい。この画素トランジスタとしては、主にゲート電
極が、絶縁膜を介してチャンネルの上にあるものと、ゲ
ート電極が、絶縁層を介してチャンネルの下部にある逆
スタガ型のものがある。逆スタガ構造のトランジスタと
して、USP4,396,930号が開示しているような、絶縁膜を
介したチャンネル下部の半導体拡散領域をゲート電極と
する構造がある。
スタを配するアクティブマトリックス型が有力である。
この画素ごとのトランジスタは、微細で、高速である方
がいい。この画素トランジスタとしては、主にゲート電
極が、絶縁膜を介してチャンネルの上にあるものと、ゲ
ート電極が、絶縁層を介してチャンネルの下部にある逆
スタガ型のものがある。逆スタガ構造のトランジスタと
して、USP4,396,930号が開示しているような、絶縁膜を
介したチャンネル下部の半導体拡散領域をゲート電極と
する構造がある。
【０００４】
【発明が解決しようとする課題】しかし、従来のような
画素トランジスタでは、映像信号を画素に書き込む際に
バックゲート効果により画素トランジスタのしきい値電
圧がシフトしてしまい、十分に信号を書き込めないとい
う問題点が生じていた。また、書き込み特性を満足する
ためには、画素トランジスタのゲートオン電圧をさらに
高くする必要があり、そのため液晶パネル全体の電源電
圧を上昇させることとなり、トランジスタの信頼性が低
下する。高耐圧トランジスタ構造が必要になり、画素サ
イズ、パネルサイズを容易に縮小できず、解像度が向上
できなく、高コストである。電源電圧が大きいため消費
電力が増大するなどのといった多くの問題点が生じてい
た。
画素トランジスタでは、映像信号を画素に書き込む際に
バックゲート効果により画素トランジスタのしきい値電
圧がシフトしてしまい、十分に信号を書き込めないとい
う問題点が生じていた。また、書き込み特性を満足する
ためには、画素トランジスタのゲートオン電圧をさらに
高くする必要があり、そのため液晶パネル全体の電源電
圧を上昇させることとなり、トランジスタの信頼性が低
下する。高耐圧トランジスタ構造が必要になり、画素サ
イズ、パネルサイズを容易に縮小できず、解像度が向上
できなく、高コストである。電源電圧が大きいため消費
電力が増大するなどのといった多くの問題点が生じてい
た。
【０００５】そこで、本発明は以上の問題点を解決し、
液晶パネル全体の高精細化、簡素化、歩留まり向上によ
る低コスト化、信頼性向上による高寿命化、低消費電力
化をすることを目的とする。
液晶パネル全体の高精細化、簡素化、歩留まり向上によ
る低コスト化、信頼性向上による高寿命化、低消費電力
化をすることを目的とする。
【０００６】
【課題を解決するための手段】そこで、以上の目的を達
成するために本発明者が鋭意努力した結果、以下の発明
を得た。すなわち、本発明の液晶表示装置は、複数のデ
ータ配線と複数の走査配線とで定まる位置に画素トラン
ジスタと画素電極を備える半導体基板と、前記画素電極
に対向する対向基板と、前記半導体基板と前記対向基板
で挟持された液晶材料を有するアクティブマトリックス
液晶表示装置において、前記半導体基板と反対導電型の
半導体領域を、前記画素トランジスタの直下に絶縁膜を
介して設け、前記半導体領域の電位を時間ごとに変化さ
せることを特徴とする。ここで、前記反対導電型の半導
体領域が互いに接続されている方が望ましい。また、前
記半導体領域の一部に、前記半導体領域より高濃度の第
２の半導体領域があってもよい。前記第２の半導体領域
は、前記半導体領域と同じ導電型である方が望ましい。
前記半導体基板は、前記画素トランジスタと前記画素電
極と前記半導体領域を備える画像表示部と、前記画像表
示部を駆動する周辺駆動回路部を有し、前記半導体領域
と前記周辺駆動回路部は絶縁分離されている方が望まし
い。前記半導体領域の少なくとも一部が、前記走査配線
と平行な方向に接続され、垂直な方向には分離されてい
てもよい。そのとき、前記半導体領域が、前記走査配線
と接続されているとよい。また、そのとき、前記半導体
領域が、前記走査配線と画素ごとに接続されているとよ
い。
成するために本発明者が鋭意努力した結果、以下の発明
を得た。すなわち、本発明の液晶表示装置は、複数のデ
ータ配線と複数の走査配線とで定まる位置に画素トラン
ジスタと画素電極を備える半導体基板と、前記画素電極
に対向する対向基板と、前記半導体基板と前記対向基板
で挟持された液晶材料を有するアクティブマトリックス
液晶表示装置において、前記半導体基板と反対導電型の
半導体領域を、前記画素トランジスタの直下に絶縁膜を
介して設け、前記半導体領域の電位を時間ごとに変化さ
せることを特徴とする。ここで、前記反対導電型の半導
体領域が互いに接続されている方が望ましい。また、前
記半導体領域の一部に、前記半導体領域より高濃度の第
２の半導体領域があってもよい。前記第２の半導体領域
は、前記半導体領域と同じ導電型である方が望ましい。
前記半導体基板は、前記画素トランジスタと前記画素電
極と前記半導体領域を備える画像表示部と、前記画像表
示部を駆動する周辺駆動回路部を有し、前記半導体領域
と前記周辺駆動回路部は絶縁分離されている方が望まし
い。前記半導体領域の少なくとも一部が、前記走査配線
と平行な方向に接続され、垂直な方向には分離されてい
てもよい。そのとき、前記半導体領域が、前記走査配線
と接続されているとよい。また、そのとき、前記半導体
領域が、前記走査配線と画素ごとに接続されているとよ
い。
【０００７】また、本発明のつぎの発明をも包含する。
すなわち、本発明の液晶表示装置は、複数のデータ配線
と複数の走査配線とで定まる位置に画素トランジスタと
画素電極を備えるアクティブマトリックス基板と、前記
画素電極に対向する対向基板と、前記アクティブマトリ
ックス基板と前記対向基板で挟持された液晶材料を有す
るアクティブマトリックス液晶表示装置において、前記
画素トランジスタの直下に、絶縁膜を介して第２の走査
配線が設けられていることを特徴とする。ここで、前記
アクティブマトリックス基板は下地が半導体基板であ
り、前記第２の走査配線は前記半導体基板と反対導電型
の半導体領域であるとよい。また、前記走査配線が、前
記走査配線と画素ごとに接続されているとよい。
すなわち、本発明の液晶表示装置は、複数のデータ配線
と複数の走査配線とで定まる位置に画素トランジスタと
画素電極を備えるアクティブマトリックス基板と、前記
画素電極に対向する対向基板と、前記アクティブマトリ
ックス基板と前記対向基板で挟持された液晶材料を有す
るアクティブマトリックス液晶表示装置において、前記
画素トランジスタの直下に、絶縁膜を介して第２の走査
配線が設けられていることを特徴とする。ここで、前記
アクティブマトリックス基板は下地が半導体基板であ
り、前記第２の走査配線は前記半導体基板と反対導電型
の半導体領域であるとよい。また、前記走査配線が、前
記走査配線と画素ごとに接続されているとよい。
【０００８】
【発明の実施の形態】以下に、本発明の実施の形態を４
つ液晶パネルを挙げて記述するが、それぞれの形態に限
定されるものではない。相互の形態の技術を組み合わせ
ることによって効果が増大することはいうまでもない。
また、液晶パネルの構造は、半導体基板を用いたもので
記述しているが、必ずしも半導体基板に限定されるもの
はなく、通常の透明基板上に以下に記述する構造体を形
成してもいい。また、以下に記述する液晶パネルは、す
べてTFT型であるが、ダイオード型などの2端子型であっ
てもいい。さらに、以下に記述する液晶パネルは、家庭
用テレビはもちろん、プロジェクタ、ヘッドマウントデ
ィスプレイ、3次元映像ゲーム機器、ラップトップコン
ピュータ、電子手帳、テレビ会議システム、カーナビゲ
ーション、飛行機のパネルなどの表示装置として有効で
ある。
つ液晶パネルを挙げて記述するが、それぞれの形態に限
定されるものではない。相互の形態の技術を組み合わせ
ることによって効果が増大することはいうまでもない。
また、液晶パネルの構造は、半導体基板を用いたもので
記述しているが、必ずしも半導体基板に限定されるもの
はなく、通常の透明基板上に以下に記述する構造体を形
成してもいい。また、以下に記述する液晶パネルは、す
べてTFT型であるが、ダイオード型などの2端子型であっ
てもいい。さらに、以下に記述する液晶パネルは、家庭
用テレビはもちろん、プロジェクタ、ヘッドマウントデ
ィスプレイ、3次元映像ゲーム機器、ラップトップコン
ピュータ、電子手帳、テレビ会議システム、カーナビゲ
ーション、飛行機のパネルなどの表示装置として有効で
ある。
【０００９】（実施形態１）実施形態1は、画像表示部
の下部のみに半導体基板と反対導電型の半導体領域を形
成する例である。図1は実施形態1を使った反射型液晶パ
ネルの基本構成の断面図である。図中、1は半導体基
板、2はウェル領域、3,4,5はMOSFETのソース・ゲート・
ドレイン、6はフィールド酸化膜、7,8,9は画素トランジ
スタとなる薄膜トランジスタ(TFT)のソース・ゲート・
ドレイン、10は金属配線、11は遮光層、12は画素反射電
極、13はパッシベーション層、14は液晶材料、15は共通
透明電極、16は対向透明基板、17は拡散層、18は反射防
止膜、19は画素トランジスタ、20,21,22,23は光路を表
す。
の下部のみに半導体基板と反対導電型の半導体領域を形
成する例である。図1は実施形態1を使った反射型液晶パ
ネルの基本構成の断面図である。図中、1は半導体基
板、2はウェル領域、3,4,5はMOSFETのソース・ゲート・
ドレイン、6はフィールド酸化膜、7,8,9は画素トランジ
スタとなる薄膜トランジスタ(TFT)のソース・ゲート・
ドレイン、10は金属配線、11は遮光層、12は画素反射電
極、13はパッシベーション層、14は液晶材料、15は共通
透明電極、16は対向透明基板、17は拡散層、18は反射防
止膜、19は画素トランジスタ、20,21,22,23は光路を表
す。
【００１０】外部から射出してきた平行光20は、対向透
明基板16側から入射し、反射防止膜18により、表面反射
せずに液晶材料14のところに21のように入射してくる。
そして、画素反射電極12により、光束21が22のように反
射され、液晶パネルから23のように外部へ射出される。
このとき、画素反射電極12と共通透明電極15の間に電圧
を印加することによって、液晶材料14の散乱率が変化す
る。この散乱率の変化により、射出光23は映像信号に合
わせた光強度になっている。ここで、対向透明基板16の
表面での反射成分は、反射防止膜18によって抑制され
る。このため、液晶材料14のところに反射光が混入する
ことはない。また、画素トランジスタとして膜厚が100
〜1000Åという極めて薄い多結晶Siを使い、周辺駆動回
路部にバルク単結晶Siを使うとで、高速駆動が実現で
き、数10〜数100万画素の高精細表示ができる。
明基板16側から入射し、反射防止膜18により、表面反射
せずに液晶材料14のところに21のように入射してくる。
そして、画素反射電極12により、光束21が22のように反
射され、液晶パネルから23のように外部へ射出される。
このとき、画素反射電極12と共通透明電極15の間に電圧
を印加することによって、液晶材料14の散乱率が変化す
る。この散乱率の変化により、射出光23は映像信号に合
わせた光強度になっている。ここで、対向透明基板16の
表面での反射成分は、反射防止膜18によって抑制され
る。このため、液晶材料14のところに反射光が混入する
ことはない。また、画素トランジスタとして膜厚が100
〜1000Åという極めて薄い多結晶Siを使い、周辺駆動回
路部にバルク単結晶Siを使うとで、高速駆動が実現で
き、数10〜数100万画素の高精細表示ができる。
【００１１】図2は、拡散層17の電位を変化させたとき
の、TFT7,8,9の電流-電圧特性の変化を表す。図2は、n
チャンネルのTFTの場合であるが、TFTはpチャンネルで
もよい。図2からわかるように、拡散層17の電位を変化
させることによってTFTのしきい値電圧をシフトさせる
ことができる。そのため、TFTのオフ時のリーク電流、
オン時の駆動電流の最適な状態を容易に設定することが
できる。つまり、ゲートのオフ電圧(図2のA点)で、リー
ク電流が必要十分な値に抑えられるよう拡散層17の電位
を制御することで、ゲートのオン電圧(図2のB点)をむや
みにあげる必要がなくなり、液晶パネル全体の低電圧化
をはかり、消費電力を減らすことができる。そのため、
トランジスタの高耐圧化構造が不要、もしくは簡素化が
でき、パネルサイズを縮小して低コスト化がはかれる。
また、TFTも容易に微細化でき、高精細なパネルを実現
できる。また、回路の信頼性が向上し、高寿命のパネル
を作製できる。また、製造条件の変動などによるTFT特
性の変動分を、拡散層17の電位を微調整することができ
るため、歩留まりを向上して、先のパネルサイズ縮小と
合わせ、さらに低コスト化ができる。
の、TFT7,8,9の電流-電圧特性の変化を表す。図2は、n
チャンネルのTFTの場合であるが、TFTはpチャンネルで
もよい。図2からわかるように、拡散層17の電位を変化
させることによってTFTのしきい値電圧をシフトさせる
ことができる。そのため、TFTのオフ時のリーク電流、
オン時の駆動電流の最適な状態を容易に設定することが
できる。つまり、ゲートのオフ電圧(図2のA点)で、リー
ク電流が必要十分な値に抑えられるよう拡散層17の電位
を制御することで、ゲートのオン電圧(図2のB点)をむや
みにあげる必要がなくなり、液晶パネル全体の低電圧化
をはかり、消費電力を減らすことができる。そのため、
トランジスタの高耐圧化構造が不要、もしくは簡素化が
でき、パネルサイズを縮小して低コスト化がはかれる。
また、TFTも容易に微細化でき、高精細なパネルを実現
できる。また、回路の信頼性が向上し、高寿命のパネル
を作製できる。また、製造条件の変動などによるTFT特
性の変動分を、拡散層17の電位を微調整することができ
るため、歩留まりを向上して、先のパネルサイズ縮小と
合わせ、さらに低コスト化ができる。
【００１２】また、半導体基板と反対導電型の半導体領
域がpn接合を形成するので、画像表示部で発生した電気
的なノイズが周辺駆動回路部に伝わることがない。ま
た、逆に周辺駆動回路部で発生した電気的なノイズが画
像表示部に伝わることがない。拡散層17は、周辺駆動回
路のウェル領域2と同一工程で形成することができるの
で、プロセス工程が増加することはない。
域がpn接合を形成するので、画像表示部で発生した電気
的なノイズが周辺駆動回路部に伝わることがない。ま
た、逆に周辺駆動回路部で発生した電気的なノイズが画
像表示部に伝わることがない。拡散層17は、周辺駆動回
路のウェル領域2と同一工程で形成することができるの
で、プロセス工程が増加することはない。
【００１３】また、たとえば、映像信号をフィールド周
期ごとに反転させる場合、その周期に合わせて、拡散層
17の電位を変化させ、画素トランジスタのリーク電流を
小さくすることもできる。フィールド周期ごとに映像信
号を反転させるとは、映像信号をフィールド期間ごと
に、高電位の映像信号と低電位の映像信号とに切り替え
て各画素に描き込むことである。このフィールド期間ご
との映像信号の反転に合わせて、拡散層17の電位を、高
電位の映像信号を描き込むタイミングには、高めの電圧
に設定してオン時の駆動電流を多く流せるように設定
し、低電位の映像信号を描き込むタイミングには、低め
に設定してリーク電流が十分小さい値に抑えられるよ
う、さらに最適な状態に設定することもできる。
期ごとに反転させる場合、その周期に合わせて、拡散層
17の電位を変化させ、画素トランジスタのリーク電流を
小さくすることもできる。フィールド周期ごとに映像信
号を反転させるとは、映像信号をフィールド期間ごと
に、高電位の映像信号と低電位の映像信号とに切り替え
て各画素に描き込むことである。このフィールド期間ご
との映像信号の反転に合わせて、拡散層17の電位を、高
電位の映像信号を描き込むタイミングには、高めの電圧
に設定してオン時の駆動電流を多く流せるように設定
し、低電位の映像信号を描き込むタイミングには、低め
に設定してリーク電流が十分小さい値に抑えられるよ
う、さらに最適な状態に設定することもできる。
【００１４】また、温度をモニタし、画素トランジスタ
の温度特性に合わせ、本発明よりなる半導体領域の電位
を制御することで、さらに高品位な映像表示が可能にな
る。
の温度特性に合わせ、本発明よりなる半導体領域の電位
を制御することで、さらに高品位な映像表示が可能にな
る。
【００１５】（実施形態２）実施形態2は、拡散層のな
かに高濃度不純物領域を設ける。図4は、液晶パネルの
画素部の平面図である。8は画素トランジスタのゲー
ト、35,36はデータ配線、37は走査配線、43TFTのソース
領域とソース電極10のコンタクト部分、44はTFTのドレ
イン領域とドレイン電極10のコンタクト部分、45はドレ
イン電極10と画素反射電極12のコンタクト部分、46はTF
Tのソース・チャンネル・ドレインを形成する単結晶Si
部分である。図6は、実施形態2を使った液晶パネルの画
素部の断面図で図4のY-Y'で切り取っている。ここで、6
1は拡散層17と同一導電型でより高濃度である高濃度不
純物領域である。前の図と同じ符号は、同じ部分を表す
ので説明を省略する。この高濃度不純物領域61により、
拡散層17を低抵抗化することができ、拡散層17の電位を
確実に固定でき、TFTの動作をより安定にすることがで
きる。高濃度不純物領域61は、好ましくは図6のよう
に、画素電極境界部の直下に設けた方がよい。実施形態
2の構造は、周辺駆動回路を形成するときの選択酸化に
よって、表面から見てSi領域がむき出しになっている部
分を形成する。そして、周辺駆動回路のトランジスタの
ソース・ドレイン形成のときのイオン注入工程により、
高濃度不純物領域61が形成できる。このため、製造工程
を一切変えることなく、容易にこの構造を作製すること
ができ、TFTの動作をより安定化できる。
かに高濃度不純物領域を設ける。図4は、液晶パネルの
画素部の平面図である。8は画素トランジスタのゲー
ト、35,36はデータ配線、37は走査配線、43TFTのソース
領域とソース電極10のコンタクト部分、44はTFTのドレ
イン領域とドレイン電極10のコンタクト部分、45はドレ
イン電極10と画素反射電極12のコンタクト部分、46はTF
Tのソース・チャンネル・ドレインを形成する単結晶Si
部分である。図6は、実施形態2を使った液晶パネルの画
素部の断面図で図4のY-Y'で切り取っている。ここで、6
1は拡散層17と同一導電型でより高濃度である高濃度不
純物領域である。前の図と同じ符号は、同じ部分を表す
ので説明を省略する。この高濃度不純物領域61により、
拡散層17を低抵抗化することができ、拡散層17の電位を
確実に固定でき、TFTの動作をより安定にすることがで
きる。高濃度不純物領域61は、好ましくは図6のよう
に、画素電極境界部の直下に設けた方がよい。実施形態
2の構造は、周辺駆動回路を形成するときの選択酸化に
よって、表面から見てSi領域がむき出しになっている部
分を形成する。そして、周辺駆動回路のトランジスタの
ソース・ドレイン形成のときのイオン注入工程により、
高濃度不純物領域61が形成できる。このため、製造工程
を一切変えることなく、容易にこの構造を作製すること
ができ、TFTの動作をより安定化できる。
【００１６】また、選択酸化工程によって、フィールド
酸化膜6のくぼみを作ることによって、各画素反射電極1
2のすき間部の遮光層11に、図6のようにフィールド酸化
膜6のくぼみを反映させることができる。つまり、画素
反射電極12の角度と、そのすき間部の遮光層11の角度を
異ならせることができる。このため、画素反射電極12の
すき間に入ったノイズ光の反射成分は、画素反射電極12
との反射成分と完全に分離され、ノイズ光が投射光学系
に入ることがない。このため、さらに高コントラストな
表示ができる。
酸化膜6のくぼみを作ることによって、各画素反射電極1
2のすき間部の遮光層11に、図6のようにフィールド酸化
膜6のくぼみを反映させることができる。つまり、画素
反射電極12の角度と、そのすき間部の遮光層11の角度を
異ならせることができる。このため、画素反射電極12の
すき間に入ったノイズ光の反射成分は、画素反射電極12
との反射成分と完全に分離され、ノイズ光が投射光学系
に入ることがない。このため、さらに高コントラストな
表示ができる。
【００１７】（実施形態３）実施形態3は、TFT直下の拡
散層を行ごとに分離し、走査配線の配設方向と平行にス
トライプ状に複数本形成し、走査配線と接続する。図7
は、実施形態3を使った反射型液晶パネルの画素部の断
面図である。以前の図と同じ符号は、同じ部分を表すの
で説明を省略する。図7では、拡散層17が紙面に垂直な
方向に走っている。例えば、半導体基板がn型、画素ト
ランジスタを構成するTFT19がnチャンネル、拡散層17が
p型だとする。このとき、TFTのゲート8の電圧と拡散層1
7の電圧を一緒に動かす。図8は、図7のTFT19の電圧-電
流特性を表すグラフである。実線は、ゲート8と拡散層1
7の電圧を一緒に動かした場合、点線はゲート8の電圧の
みを動かした場合を表す。TFT直下の拡散層17の電位
は、ゲートがオン時には高電圧が印加されて、しきい値
電圧が低下し、ゲートがオフ時にはしきい値電圧が増加
する。この結果、実線のようにTFTの電圧-電流特性が急
峻になる。このため、リーク電圧が少なくなり、画像表
示のコントラストが高まる。また、実施形態3によっ
て、となりあう行どうしの走査配線の寄生容量が小さく
なり、走査配線からのクロストークが小さくなる。
散層を行ごとに分離し、走査配線の配設方向と平行にス
トライプ状に複数本形成し、走査配線と接続する。図7
は、実施形態3を使った反射型液晶パネルの画素部の断
面図である。以前の図と同じ符号は、同じ部分を表すの
で説明を省略する。図7では、拡散層17が紙面に垂直な
方向に走っている。例えば、半導体基板がn型、画素ト
ランジスタを構成するTFT19がnチャンネル、拡散層17が
p型だとする。このとき、TFTのゲート8の電圧と拡散層1
7の電圧を一緒に動かす。図8は、図7のTFT19の電圧-電
流特性を表すグラフである。実線は、ゲート8と拡散層1
7の電圧を一緒に動かした場合、点線はゲート8の電圧の
みを動かした場合を表す。TFT直下の拡散層17の電位
は、ゲートがオン時には高電圧が印加されて、しきい値
電圧が低下し、ゲートがオフ時にはしきい値電圧が増加
する。この結果、実線のようにTFTの電圧-電流特性が急
峻になる。このため、リーク電圧が少なくなり、画像表
示のコントラストが高まる。また、実施形態3によっ
て、となりあう行どうしの走査配線の寄生容量が小さく
なり、走査配線からのクロストークが小さくなる。
【００１８】（実施形態４）実施形態4は、実施形態3と
同様にTFT直下の拡散層を行ごとに分離し、走査配線の
配設方向と平行にストライプ状に複数本形成し、走査配
線と接続する。そして、実施形態4では、画素ごとに走
査配線と拡散層を接続する。図9は、実施形態4を使った
液晶パネルの平面図であり、図10は、図9のX-X'による
断面図である。91は、走査配線37と拡散層17とを接続す
るコンタクトホール、92は拡散層17と走査配線37を電気
的に接続するための高濃度不純物領域である。高濃度不
純物領域92は、イオン注入によって形成してもいいし、
走査配線37を多結晶Siで形成して、多結晶Siからの不純
物拡散によって形成してもいい。また、走査配線37は、
多結晶Si以外にも、TiSiやWSiなどのシリサイド配線やA
l,Cuなどの金属配線を用いることもできる。走査配線37
と拡散層17の接続は図9のように1画素ごとでもいいし、
複数画素ごとでもいい。
同様にTFT直下の拡散層を行ごとに分離し、走査配線の
配設方向と平行にストライプ状に複数本形成し、走査配
線と接続する。そして、実施形態4では、画素ごとに走
査配線と拡散層を接続する。図9は、実施形態4を使った
液晶パネルの平面図であり、図10は、図9のX-X'による
断面図である。91は、走査配線37と拡散層17とを接続す
るコンタクトホール、92は拡散層17と走査配線37を電気
的に接続するための高濃度不純物領域である。高濃度不
純物領域92は、イオン注入によって形成してもいいし、
走査配線37を多結晶Siで形成して、多結晶Siからの不純
物拡散によって形成してもいい。また、走査配線37は、
多結晶Si以外にも、TiSiやWSiなどのシリサイド配線やA
l,Cuなどの金属配線を用いることもできる。走査配線37
と拡散層17の接続は図9のように1画素ごとでもいいし、
複数画素ごとでもいい。
【００１９】実施形態4では、画素ごとに走査配線37と
拡散層17を高濃度不純物領域92を介して、コンタクトホ
ール91で接続しているので、走査配線の断線に対する冗
長性が向上する。また、拡散層17の直列抵抗を低減する
ことができる。
拡散層17を高濃度不純物領域92を介して、コンタクトホ
ール91で接続しているので、走査配線の断線に対する冗
長性が向上する。また、拡散層17の直列抵抗を低減する
ことができる。
【００２０】
（実施例１）実施例1は、本発明の液晶パネルに、1列に
2本のデータ配線がある駆動系を適用する例である。図3
は、本例の液晶パネルの回路図である。31,32は水平シ
フトレジスタ、33,34はビデオ信号線、35,36はデータ配
線、37は走査配線、38は保持容量、39は垂直シフトレジ
スタ、40は共通電極端子、41,42は転送スイッチであ
る。以前説明した図と同じ符号は、同じ部分を表すので
説明を省略する。本例では、フレームメモリからビデオ
信号を読み出し、増幅、γ補正、極性反転をし、図3の
ビデオ信号線33,34に出力する。つまり、ノンインタレ
ース信号を2行まとめてフレームメモリから読み出し、
奇数行信号をビデオ信号線33へ、偶数行信号をビデオ信
号線34へ出力する。
2本のデータ配線がある駆動系を適用する例である。図3
は、本例の液晶パネルの回路図である。31,32は水平シ
フトレジスタ、33,34はビデオ信号線、35,36はデータ配
線、37は走査配線、38は保持容量、39は垂直シフトレジ
スタ、40は共通電極端子、41,42は転送スイッチであ
る。以前説明した図と同じ符号は、同じ部分を表すので
説明を省略する。本例では、フレームメモリからビデオ
信号を読み出し、増幅、γ補正、極性反転をし、図3の
ビデオ信号線33,34に出力する。つまり、ノンインタレ
ース信号を2行まとめてフレームメモリから読み出し、
奇数行信号をビデオ信号線33へ、偶数行信号をビデオ信
号線34へ出力する。
【００２１】入力したビデオ信号は、水平シフトレジス
タ31,32によりサンプリングする。このとき、図3のよう
に、奇数行と偶数行を位置をずらさず整方配置している
ので、同一パルスによってサンプリングができる。この
ため、サンプリングのとき、他のパルスのフィールドス
ルーノイズが混入することなく、良好な画像表示ができ
る。さらに、第1行と第2行、第3行と第４行、というよ
うに奇数行と偶数行にノンインタレース駆動でも2行同
時に書き込みができるので、水平走査周波数を通常の半
分で済ますことができる。特に、画素数が増大するとそ
のサンプリング周波数が増大するので、サンプリング用
トランジスタ41,42はドライブ能力が高くなるので、従
来は大型のトランジスタを使用することになっていたの
で、本例の効果は大きい。図4は、図3の回路図が表すパ
ネルの平面図である。1列の左右に奇数行と偶数行用の
データ配線がある。本例では、液晶パネルを大型化する
ことなく、周辺回路が従来より小さくなり、全体の小型
化、低コスト化が実現できる。
タ31,32によりサンプリングする。このとき、図3のよう
に、奇数行と偶数行を位置をずらさず整方配置している
ので、同一パルスによってサンプリングができる。この
ため、サンプリングのとき、他のパルスのフィールドス
ルーノイズが混入することなく、良好な画像表示ができ
る。さらに、第1行と第2行、第3行と第４行、というよ
うに奇数行と偶数行にノンインタレース駆動でも2行同
時に書き込みができるので、水平走査周波数を通常の半
分で済ますことができる。特に、画素数が増大するとそ
のサンプリング周波数が増大するので、サンプリング用
トランジスタ41,42はドライブ能力が高くなるので、従
来は大型のトランジスタを使用することになっていたの
で、本例の効果は大きい。図4は、図3の回路図が表すパ
ネルの平面図である。1列の左右に奇数行と偶数行用の
データ配線がある。本例では、液晶パネルを大型化する
ことなく、周辺回路が従来より小さくなり、全体の小型
化、低コスト化が実現できる。
【００２２】そして、TFTの下部に半導体基板と反対導
電型の拡散層も設けることによって、安定にTFTを動作
させることができる。図5(a)は、図4で示した液晶パネ
ルのX-X'による断面図、図5(b)は図4のY-Y'による断面
図であり、実施例1の液晶パネルである。半導体基板1は
不純物濃度1×1014〜1×1017(cm-3)のn型基板であり、p
型の拡散層17はBイオンの注入によって形成する。p型の
拡散層の不純物濃度は1×1015〜1×1017(cm-3)であり、
この層によりTFT7,8,9が安定に動作する。p型の拡散層1
7の上部には、選択酸化層によってフィールド酸化膜6を
形成し、そのうえに多結晶SiのTFTを形成する。
電型の拡散層も設けることによって、安定にTFTを動作
させることができる。図5(a)は、図4で示した液晶パネ
ルのX-X'による断面図、図5(b)は図4のY-Y'による断面
図であり、実施例1の液晶パネルである。半導体基板1は
不純物濃度1×1014〜1×1017(cm-3)のn型基板であり、p
型の拡散層17はBイオンの注入によって形成する。p型の
拡散層の不純物濃度は1×1015〜1×1017(cm-3)であり、
この層によりTFT7,8,9が安定に動作する。p型の拡散層1
7の上部には、選択酸化層によってフィールド酸化膜6を
形成し、そのうえに多結晶SiのTFTを形成する。
【００２３】（実施例２）実施例2は、本発明の液晶パ
ネルに拡大光学系を用いてプロジェクタにする例であ
る。図11は、この拡大光学系を表し、(a)はカラー表示
系、(b)はモノクロ表示系である。図中、102は照明用光
源と光源からの出射光をコリーメートする反射板、104
は赤外線カットフィルタ、105はカラーフィルタ、108は
液晶パネル、110はレンズ、112はピンホール、114は投
影レンズ、115はスクリーンである。光源には、サイズ
が1mm前後と小さいメタルハライドランプ、ハロゲンラ
ンプを用いることができる。従来は、明るい表示を実現
するために300〜400Wという電力が必要であるため、光
源の周囲のガラスが失透し、さらに光源サイズが5〜6mm
から約10mm程度と大きくなり、光利用効率を悪化させ、
光源自身の寿命も短い問題があった。また、300〜400W
という高電力を供給する電源も当然おおきく、重いため
持ち運びに不便であった。しかし、本例では、光源サイ
ズを1mm前後と小さくしているので、従来より、消費電
力が数分の1以下になり、以上挙げたような従来の問題
も解決する。
ネルに拡大光学系を用いてプロジェクタにする例であ
る。図11は、この拡大光学系を表し、(a)はカラー表示
系、(b)はモノクロ表示系である。図中、102は照明用光
源と光源からの出射光をコリーメートする反射板、104
は赤外線カットフィルタ、105はカラーフィルタ、108は
液晶パネル、110はレンズ、112はピンホール、114は投
影レンズ、115はスクリーンである。光源には、サイズ
が1mm前後と小さいメタルハライドランプ、ハロゲンラ
ンプを用いることができる。従来は、明るい表示を実現
するために300〜400Wという電力が必要であるため、光
源の周囲のガラスが失透し、さらに光源サイズが5〜6mm
から約10mm程度と大きくなり、光利用効率を悪化させ、
光源自身の寿命も短い問題があった。また、300〜400W
という高電力を供給する電源も当然おおきく、重いため
持ち運びに不便であった。しかし、本例では、光源サイ
ズを1mm前後と小さくしているので、従来より、消費電
力が数分の1以下になり、以上挙げたような従来の問題
も解決する。
【００２４】赤外線カットフィルター104は、液晶パネ
ルにあたる不要な光をカットして、赤外線による不要な
発熱を防止する。カラーフィルター105は赤、緑、青の
それぞれ一色からなり、オンチップ型でないので、簡単
でかつ低コストで実現できる。(a)に示す表示系は、モ
ノクロ・カラーが変更できるようになっている。カラー
フィルタ105と赤外線カットフィルター104の切り替え
は、矢印106のようにスライドさせておこなう。本例で
は、通常ミラーを置くところに液晶パネル108を置いて
いるので、ミラーが必要なく部品点数が削減でき、数％
光の利用効率も向上する。レンズ110とピンホール112は
シュリーレン光学系が組まれている。そして、投影レン
ズ114によりスクリーン115に結像する。
ルにあたる不要な光をカットして、赤外線による不要な
発熱を防止する。カラーフィルター105は赤、緑、青の
それぞれ一色からなり、オンチップ型でないので、簡単
でかつ低コストで実現できる。(a)に示す表示系は、モ
ノクロ・カラーが変更できるようになっている。カラー
フィルタ105と赤外線カットフィルター104の切り替え
は、矢印106のようにスライドさせておこなう。本例で
は、通常ミラーを置くところに液晶パネル108を置いて
いるので、ミラーが必要なく部品点数が削減でき、数％
光の利用効率も向上する。レンズ110とピンホール112は
シュリーレン光学系が組まれている。そして、投影レン
ズ114によりスクリーン115に結像する。
【００２５】
【発明の効果】本発明によれば、TFTの直下に半導体基
板と反対導電型の半導体領域が、前記画素トランジスタ
の直下に絶縁膜を介して設けられているので、TFTの電
位を制御することができる。また、半導体基板と反対導
電型の半導体領域がpn接合を形成するので、画像表示部
で発生した電気的なノイズが周辺駆動回路部に伝わるこ
とがない。また、逆に周辺駆動回路部で発生した電気的
なノイズが画像表示部に伝わることがない。
板と反対導電型の半導体領域が、前記画素トランジスタ
の直下に絶縁膜を介して設けられているので、TFTの電
位を制御することができる。また、半導体基板と反対導
電型の半導体領域がpn接合を形成するので、画像表示部
で発生した電気的なノイズが周辺駆動回路部に伝わるこ
とがない。また、逆に周辺駆動回路部で発生した電気的
なノイズが画像表示部に伝わることがない。
【００２６】また、本発明によれば、複数のデータ配線
と複数の走査配線とで定まる位置に画素トランジスタと
画素電極を備えるアクティブマトリックス基板と、前記
画素電極に対向する対向基板と、前記アクティブマトリ
ックス基板と前記対向基板で挟持された液晶材料を有す
るアクティブマトリックス液晶表示装置において、前記
画素トランジスタの直下に、絶縁膜を介して第２の走査
配線が設けられている。これによって、画素トランジス
タの特性を向上させることができるだけでなく、たとえ
走査配線に断線が起こったとしても第2の走査配線があ
るので、歩留まりや耐久性の向上に役立つ。
と複数の走査配線とで定まる位置に画素トランジスタと
画素電極を備えるアクティブマトリックス基板と、前記
画素電極に対向する対向基板と、前記アクティブマトリ
ックス基板と前記対向基板で挟持された液晶材料を有す
るアクティブマトリックス液晶表示装置において、前記
画素トランジスタの直下に、絶縁膜を介して第２の走査
配線が設けられている。これによって、画素トランジス
タの特性を向上させることができるだけでなく、たとえ
走査配線に断線が起こったとしても第2の走査配線があ
るので、歩留まりや耐久性の向上に役立つ。
【００２７】以上のように、液晶パネル全体の高精細
化、簡素化、歩留まり向上による低コスト化、信頼性向
上による高寿命化、低消費電力化ができる効果がある。
化、簡素化、歩留まり向上による低コスト化、信頼性向
上による高寿命化、低消費電力化ができる効果がある。
【図１】実施形態１の液晶パネルの断面図
【図２】ＴＦＴの電圧−電流特性を現すグラフ
【図３】実施例１の液晶パネル配線図
【図４】液晶パネルの画像表示部の拡大平面図
【図５】図４の拡大平面図のＸ−Ｘ’による断面図
（ａ）とＹ−Ｙ’による断面図（ｂ）
（ａ）とＹ−Ｙ’による断面図（ｂ）
【図６】実施形態２の液晶パネルの断面図
【図７】実施形態３の液晶パネルの断面図
【図８】ＴＦＴの電圧−電流特性を現すグラフ
【図９】実施形態４の液晶パネルの平面図
【図１０】実施形態４の液晶パネルの断面図
【図１１】プロジェクタの光学系を表す図
１ 半導体基板 ２ ウェル領域 ３ ＭＯＳＦＥＴのソース ４ ＭＯＳＦＥＴのゲート ５ ＭＯＳＦＥＴのドレイン ６ フィールド酸化膜 ７ 画素トランジスタのソース ８ 画素トランジスタのゲート ９ 画素トランジスタのドレイン １０ 金属配線 １１ 遮光層 １２ 画素反射電極 １３ パッシベーション層 １４ 液晶材料 １５ 共通透明電極 １６ 対向透明基板 １７ 拡散層 １８ 反射防止膜 １９ 画素トランジスタ ２０，２１，２２，２３ 光路 ３１，３２ 水平シフトレジスタ ３３，３４ ビデオ信号線 ３５，３６ データ配線 ３７ 走査配線 ３８ 保持容量 ３９ 垂直シフトレジスタ ４０ 共通電極端子 ４１，４２ 転送スイッチ ４３，４４，４５ コンタクト ４６ 多結晶Ｓｉ部分 ６１ 高濃度不純物領域
Claims (13)
- 【請求項１】 複数のデータ配線と複数の走査配線とで
定まる位置に画素トランジスタと画素電極を備える半導
体基板と、前記画素電極に対向する対向基板と、前記半
導体基板と前記対向基板で挟持された液晶材料を有する
アクティブマトリックス液晶表示装置において、 前記半導体基板と反対導電型の半導体領域を、前記画素
トランジスタの直下に絶縁膜を介して設け、前記半導体
領域の電位を時間的に変化させることを特徴とするアク
ティブマトリックス液晶表示装置。 - 【請求項２】 前記反対導電型の半導体領域が互いに接
続されている請求項１に記載のアクティブマトリックス
液晶表示装置。 - 【請求項３】 前記半導体領域の一部に、前記半導体領
域より高濃度の第２の半導体領域がある請求項１または
２に記載のアクティブマトリックス液晶表示装置。 - 【請求項４】 前記第２の半導体領域は、前記半導体領
域と同じ導電型である請求項３に記載のアクティブマト
リックス液晶表示装置。 - 【請求項５】 前記半導体基板は、前記画素トランジス
タと前記画素電極と前記半導体領域を備える画像表示部
と、前記画像表示部を駆動する周辺駆動回路部を有し、
前記半導体領域と前記周辺駆動回路部は分離されている
請求項１〜４に記載のアクティブマトリックス液晶表示
装置。 - 【請求項６】 前記半導体領域の少なくとも一部が、前
記走査配線と平行な方向に接続され、垂直な方向には分
離されている請求項1〜４に記載のアクティブマトリッ
クス液晶表示装置。 - 【請求項７】 前記半導体領域が、前記走査配線と接続
されている請求項６に記載のアクティブマトリックス液
晶表示装置。 - 【請求項８】 前記半導体領域が、前記走査配線と複数
画素ごとに接続されている請求項に記載のアクティブマ
トリックス液晶表示装置。 - 【請求項９】 前記半導体領域が、前記走査配線と１画
素ごとに接続されている請求項８に記載のアクティブマ
トリックス液晶表示装置。 - 【請求項１０】 複数のデータ配線と複数の走査配線と
で定まる位置に画素トランジスタと画素電極を備えるア
クティブマトリックス基板と、前記画素電極に対向する
対向基板と、前記アクティブマトリックス基板と前記対
向基板で挟持された液晶材料を有するアクティブマトリ
ックス液晶表示装置において、 前記画素トランジスタの直下に、絶縁膜を介して第２の
走査配線が設けられていることを特徴とするアクティブ
マトリックス液晶表示装置。 - 【請求項１１】 前記アクティブマトリックス基板は下
地が半導体基板であり、前記第２の走査配線は前記半導
体基板と反対導電型の半導体領域である請求項１０に記
載のアクティブマトリックス液晶表示装置。 - 【請求項１２】 前記第２の走査配線が、前記走査配線
と複数画素ごとに接続されている請求項１０または１１
に記載のアクティブマトリックス液晶表示装置。 - 【請求項１３】 前記第２の走査配線が、前記走査配線
と１画素ごとに接続されている請求項１２に記載のアク
ティブマトリックス液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23686095A JP3049689B2 (ja) | 1995-09-14 | 1995-09-14 | 液晶表示装置 |
| US08/712,265 US5721596A (en) | 1995-09-14 | 1996-09-11 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23686095A JP3049689B2 (ja) | 1995-09-14 | 1995-09-14 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0980484A JPH0980484A (ja) | 1997-03-28 |
| JP3049689B2 true JP3049689B2 (ja) | 2000-06-05 |
Family
ID=17006878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23686095A Expired - Fee Related JP3049689B2 (ja) | 1995-09-14 | 1995-09-14 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5721596A (ja) |
| JP (1) | JP3049689B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JPH1054999A (ja) * | 1996-06-04 | 1998-02-24 | Canon Inc | 表示装置とその製造法 |
| US20010043175A1 (en) | 1996-10-22 | 2001-11-22 | Masahiro Yasukawa | Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US6246098B1 (en) * | 1996-12-31 | 2001-06-12 | Intel Corporation | Apparatus for reducing reflections off the surface of a semiconductor surface |
| JP3736513B2 (ja) * | 2001-10-04 | 2006-01-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP2003207794A (ja) * | 2002-01-11 | 2003-07-25 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2005515502A (ja) * | 2002-01-18 | 2005-05-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 各画素群が画像拡大縮小手段を備えた複数画素群に表示領域が分割されている表示装置 |
| CN100460942C (zh) * | 2004-06-02 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 硅上液晶器件及其制造方法 |
| JP2010072150A (ja) * | 2008-09-17 | 2010-04-02 | Konica Minolta Holdings Inc | 映像表示装置およびヘッドマウントディスプレイ |
| CN102566164B (zh) * | 2010-12-16 | 2014-06-18 | 上海丽恒光微电子科技有限公司 | 硅基液晶显示单元及其制作方法、彩色滤光片结构 |
| US10510820B2 (en) * | 2016-09-09 | 2019-12-17 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077826B2 (ja) * | 1983-08-25 | 1995-01-30 | 忠弘 大見 | 半導体集積回路 |
| US4936930A (en) * | 1988-01-06 | 1990-06-26 | Siliconix Incorporated | Method for improved alignment for semiconductor devices with buried layers |
| US5058997A (en) * | 1989-08-11 | 1991-10-22 | International Business Machines Corporation | Tft lcd with optical interference color filters |
| JPH03194974A (ja) * | 1989-12-22 | 1991-08-26 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| US5135300A (en) * | 1990-02-01 | 1992-08-04 | Mitsubishi Denki Kabushiki Kaisha | Projection color display apparatus |
| JPH04146628A (ja) * | 1990-10-09 | 1992-05-20 | Seiko Epson Corp | 薄膜半導体装置 |
| JP2846104B2 (ja) * | 1990-11-14 | 1999-01-13 | 日本電信電話株式会社 | 表示装置 |
| US5426526A (en) * | 1991-04-05 | 1995-06-20 | Sharp Kabushiki Kaisha | Reflection type single crystal silicon substrate liquid crystal display device and system |
| US5359219A (en) * | 1992-12-04 | 1994-10-25 | Texas Instruments Incorporated | Silicon on insulator device comprising improved substrate doping |
-
1995
- 1995-09-14 JP JP23686095A patent/JP3049689B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-11 US US08/712,265 patent/US5721596A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0980484A (ja) | 1997-03-28 |
| US5721596A (en) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3143592B2 (ja) | 表示装置 | |
| JP3513371B2 (ja) | マトリクス基板と液晶装置とこれらを用いた表示装置 | |
| US6703997B2 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| US7859603B2 (en) | Electro-optical device and electronic apparatus | |
| JP3049689B2 (ja) | 液晶表示装置 | |
| JP2002040486A (ja) | 電気光学装置、その製造方法および電子機器 | |
| JP2000010120A (ja) | 液晶装置及び電子機器 | |
| JP3520417B2 (ja) | 電気光学パネルおよび電子機器 | |
| US8014055B2 (en) | Electro-optic device and electronic apparatus | |
| JPH11265162A (ja) | 電気光学装置及び電子機器 | |
| JP3972838B2 (ja) | 反射型液晶表示装置 | |
| JP2004264652A (ja) | アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置 | |
| JP3669282B2 (ja) | 電気光学装置及び電子機器 | |
| JP3969163B2 (ja) | 反射型液晶表示装置 | |
| JP4135547B2 (ja) | 反射型液晶表示装置 | |
| JP3573160B2 (ja) | 電気光学パネルおよび電子機器 | |
| JP3804596B2 (ja) | 走査線駆動回路、それを用いた電気光学装置及び電子機器 | |
| JP3791541B2 (ja) | 液晶装置及び電子機器 | |
| JP2001209345A (ja) | 表示装置の駆動方法 | |
| JP4088123B2 (ja) | 電気光学装置および電子機器 | |
| JP4185620B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP2003295222A (ja) | 電気光学パネルおよび電子機器 | |
| JP3775177B2 (ja) | 電気光学装置、及びこれを用いた電子機器 | |
| JP2004109987A (ja) | 電気光学装置及び電子機器 | |
| JP2004111562A (ja) | 素子基板及びその製造方法、電気光学装置、投射型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |