JP2001209345A

JP2001209345A - 表示装置の駆動方法

Info

Publication number: JP2001209345A
Application number: JP2000014947A
Authority: JP
Inventors: Yoshihiko Fukumoto; 嘉彦福元
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-01-24
Filing date: 2000-01-24
Publication date: 2001-08-03

Abstract

(57)【要約】【課題】表示媒体の立ち上がり応答速度を改善する。【解決手段】表示媒体に階調に応じた電圧を印加する
ことで階調表示を行う画素を複数配置してなる表示装置
の駆動方法において、前記画素が選択されている間に印
加される駆動電圧波形は複数の電圧レベル（５Ｖ，３
Ｖ）を有し、複数の電圧レベルのうち最大の電圧レベル
を有する電圧（５Ｖ）の印加時間幅を、表示する階調に
応じて変える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置の駆動方法
に係わり、特に表示媒体として液晶を用いた液晶表示装
置に好適に用いられる表示装置の駆動方法に関するもの
である。

【０００２】

【従来の技術】通常、液晶の立上り応答速度は印加電圧
の大小によっても変動し、ＯＮ，ＯＦＦ，グレー表示に
よってそれぞれの立上り時間が異なることとなる。印加
電圧が小さいほど立上り時間は長くかかり、比較的小さ
なグレー表示の場合その応答時間は数十ｍｓｅｃにもお
よぶ。

【０００３】これは、６０Ｈｚで動画表示する場合の１
フィールドにあてられる１６．７ｍｓｅｃよりも大きな
値であり、つまり１フィールド期間内に液晶が所望のレ
ベルまで応答できていないことを示す。

【０００４】これらにより、液晶表示装置は動画表示を
行う場合に鮮明で切れのある画像を得られないという問
題がある。

【０００５】この問題解決策の１つとして、液晶の駆動
電圧波形を工夫することにより表示階調ごとの液晶応答
速度の差を小さくするという試みがなされている。その
例として図１５に特開平６−６７１５４号公報に開示さ
れている液晶駆動波形を示す。ここでは液晶に印加され
る電圧が絶対値が高いレベルの矩形パルスと低いレベル
の矩形パルスとを有しており、液晶の応答時間に比べて
短い時間の高いレベルの電圧を積極的に液晶に印加する
ことにより、液晶の立上り時間を速くするというもので
ある。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
例では、絶対値の高いレベルの矩形パルスの電圧は階調
表示信号の最大電圧よりも大きいものであり、したがっ
てこの高いレベルの電圧に耐えられる画素のスイッチン
グ素子、及び周辺回路を備えなければならないこととな
る。このことは、スイッチング素子を構成するトランジ
スタに要求される耐圧等のスペックを上げることとなり
コストの上昇をまねいたり、さらにトランジスタのサイ
ズは要求される耐圧から必然的に所定の大きさ以上に決
められるため、画素サイズの縮小による表示画像の高精
細化の妨げとなる。

【０００７】

【課題を解決するための手段および作用】上記課題を解
決するための本発明による表示装置の駆動方法は以下の
構成となっている。

【０００８】すなわち、本発明の表示装置の駆動方法
は、表示媒体に階調に応じた電圧を印加することで階調
表示を行う画素を複数配置してなる表示装置の駆動方法
において、前記画素が選択されている間に印加される駆
動電圧波形は複数の電圧レベルを有し、該複数の電圧レ
ベルのうち最大の電圧レベルを有する電圧の印加時間幅
を、表示する階調に応じて変えることを特徴とする。

【０００９】また、本発明の表示装置の駆動方法は、複
数の信号線と複数の走査線の交差部に対応して設けられ
たスイッチング素子と該スイッチング素子の各々の出力
が入力される画素電極とが設けられたアクティブマトリ
クス基板と、前記アクティブマトリクス基板と対向して
設けられた光透過性基板と、前記アクティブマトリクス
基板と前記光透過性基板とに挟持された表示媒体とから
構成され、前記複数の走査線のうちの選択画素の走査線
が選択されている時間内に該選択画素の画素電極に印加
する電圧を変化させて前記表示媒体を駆動する表示装置
の駆動方法において、前記電圧の波形は任意の時間幅を
有する複数の電圧レベルから構成されており、前記複数
の電圧レベルのうち最大の電圧レベルを有する電圧の時
間幅を、表示する階調に応じて変えることを特徴とす
る。

【００１０】これにより、液晶表示装置に代表される表
示装置の回路やスイッチング素子を構成するトランジス
タ等の半導体素子の耐圧を上げることなく、さらには素
子を微細化した場合においても表示媒体の駆動方法によ
り表示媒体の立上り応答速度を高速化できる。

【００１１】なお、表示媒体としては、代表的には液晶
を挙げることができるが、これに限られるものではな
い。例えば有機ＥＬ（Electro Luminescence）素子を利
用した画像表示装置や、ホトダイオードや半導体レーザ
ーを利用した画像表示装置や、電子線を蛍光体に照射す
ることより画像を表示する画像表示装置にも適用するこ
とが可能である。

【００１２】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。

【００１３】（第１の実施例）まず本発明の駆動方法の
説明に先立って、液晶表示装置の構成について説明す
る。

【００１４】以下に、本発明の実施例を液晶パネルを挙
げて記述するが、かかる形態に限定されるものではな
い。また、液晶パネルの構造は、半導体基板を用いたも
ので記述しているが、必ずしも半導体基板に限定される
ものではなく、通常の光透過性基板上に以下に記述する
構造体を形成してもいい。また、以下に記述する液晶パ
ネルは、すべてＭＯＳＦＥＴやＴＦＴ型であるが、ダイ
オード型などの２端子型であってもいい。さらに、以下
に記述する液晶パネルは、家庭用テレビはもちろん、プ
ロジェクタ、ヘッドマウントディスプレイ、３次元映像
ゲーム機器、ラップトップコンピュータ、電子手帳、テ
レビ会議システム、カーナビゲーション、飛行機のパネ
ルなどの表示装置として有効である。

【００１５】本発明の液晶パネル部の断面を図７に示
す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０３′
はトランジスタのソース領域、３０４はゲート領域、３
０５，３０５′はドレイン領域である。

【００１６】図７に示すように、図中右型に示す表示領
域のトランジスタは、２０〜３５Ｖという高耐圧が印加
されるため、ゲート３０４に対して、自己整合的にソー
ス、ドレイン層が形成されず、オフセットをもたせ、そ
の間にソース領域３０３′、ドレイン領域３０５′に示
す如く、ｐウェル中の低濃度のｎ^-層、ｎウェル中の低
濃度のｐ^-層が設けられる。ちなみにオフセット量は
０．５〜２．０μｍが好適である。一方、周辺回路の一
部の回路部が図７の左側に示されているが、周辺部の一
部の回路は、ゲートに自己整合的にソース、ドレイン層
が形成されている。

【００１７】また、図７において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域及び周辺領域を
覆う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適してい
る。図７に示すように、上記遮光層３０７は、表示領域
では、画素電極３１２とドレイン電極３１１との接続部
を除いて覆われているが、周辺画素領域では、一部ビデ
オ線、クロック線等、配線容量が重くなる領域は、上記
遮光層３０７をのぞき、上記遮光層３０７がのぞかれた
部分から照明光の光が混入し、回路の誤動作を起こす場
合は画素電極３１２の層で遮光層が除かれた部分をおお
う設計になっており、高速信号の転送が可能な工夫がな
されている。３０８は遮光層３０７の下部の絶縁層で、
Ｐ−ＳｉＯ層３１８上にＳＯＧにより平坦化処理を施
し、そのＰ−ＳｉＯ層３１８をさらに、Ｐ−ＳｉＯ(Pla
sma-Silicon-Oxide)層３０８でカバーし、絶縁層３０８
の安定性を確保した。ＳＯＧによる平坦化以外に、Ｐ−
ＴＥＯＳ（Plasma-Tetraetoxy-Silane）膜を形成し、さ
らにＰ−ＳｉＯ層３１８をカバーした後、絶縁層３０８
をＣＭＰ処理し、平坦化する方法を用いても良いことは
言うまでもない。

【００１８】また、３０９は反射電極３１２と遮光層３
０７との間に設けられた絶縁層で、この絶縁層３０９を
介して反射電極３１２の電荷保持容量となっている。大
容量形成のために、ＳｉＯ₂以外に、高誘電率のＰ−Ｓ
ｉＮ，Ｔａ₂Ｏ₅や、ＳｉＯ₂との積層膜等が有効であ
る。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の平坦な
メタル上に設けることにより、５０〜５００ｎｍ（５０
０〜５０００オングストローム）程度の膜厚が好適であ
る。

【００１９】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６はガラス基板等の光透過性の対向基
板、３１７，３１７′は高濃度不純物領域、３１９は表
示領域、３２０は反射防止膜である。

【００２０】図７に示すように、トランジスタ下部に形
成されたウェル３０２，３０２′と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２′の
周辺部及び内部に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２′とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。

【００２１】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００２２】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透明電極
３１５の屈折率よりも小さい絶縁膜が好適である。

【００２３】次に、本発明の平面図を図８に示す。図に
おいて、３２１は水平シフトレジスタ、３２２は垂直シ
フトレジスタ、３２３はｎチャンネルＭＯＳＦＥＴ、３
２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持容量、
３２６は液晶層、３２７は信号転送スイッチ、３２８は
リセットスイッチ、３２９はリセットパルス入力端子、
３３０はリセット電源端子、３３１は映像信号の入力端
子である。半導体基板３０１は図７ではｐ型になってい
るが、ｎ型でもよい。

【００２４】ウェル領域３０２′は、半導体基板３０１
と反対の導電型にする。このため、図７では、ウェル領
域３０２はｐ型、ウェル領域３０２′はｎ型になってい
る。ｐ型のウェル領域３０２及びｎ型のウェル領域３０
２′は、半導体基板３０１よりも高濃度に不純物が注入
されていることが望ましく、半導体基板３０１の不純物
濃度が１０¹⁴〜１０¹⁵（ｃｍ^-3）のとき、ウェル領域３
０２の不純物濃度は１０¹⁵〜１０¹⁷（ｃｍ^-3）が望まし
い。

【００２５】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、下地絶縁層
３０９や画素電極３１２の表面をケミカルメカニカルポ
リッシング（ＣＭＰ）法よって処理している。

【００２６】保持容量３２５は、画素電極３１２と共通
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。

【００２７】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００２８】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００２９】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号をフルに書き込める利点を
有する。

【００３０】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙＳｉ−ＴＦＴの結晶粒界での
不安定な振まい等がなく、バラツキのない高信頼性な高
速駆動が実現できる。

【００３１】次にパネル周辺回路の構成について、図９
を用いて説明する。図９において、３３７は液晶素子の
表示領域、３３２はレベルシフター回路、３３３はビデ
オ信号サンプリングスイッチ、３３４は水平シフトレジ
スタ、３３５はビデオ信号入力端子、３３６は垂直シフ
トレジスタである。

【００３２】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ〜３０Ｖ程度の振幅が供給されるので、
それ自体１．５〜５Ｖ程度と極めて低い値で駆動でき、
高速、低消費電圧化が達成できた。ここでの水平、垂直
ＳＲは、走査方向は選択スイッチにより双方向可能なも
のとなっており、光学系の配置等の変更に対して、パネ
ルの変更なしに対応でき、製品の異なるシリーズにも同
一パネルが使用でき低コスト化が図れるメリットがあ
る。又、図９においては、ビデオ信号サンプリングスイ
ッチは、片側極性の１トランジスタ構成のものを記述し
たが、これに限らず、ＣＭＯＳトランスミッションゲー
ト構成にすることにより入力ビデオ線のすべてを信号線
に書き込むことができることは、言うまでもない。

【００３３】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソースドレインとの重なり容量の違いにより、ビ
デオ信号に振られが生じる課題がある。これにはそれぞ
れの極性のサンプリングスイッチのＭＯＳＦＥＴのゲー
ト量の約１／２のゲート量のＭＯＳＦＥＴのソースとド
レインとを信号線にそれぞれ接続し、逆相パルスで印加
することにより振られが防止でき、きわめて良好なビデ
オ信号が信号線に書き込まれた。これにより、さらに高
品位の表示が可能になった。

【００３４】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方法について図１０を用いて説明す
る。このためには、サンプリングパルスのディレイ（ｄ
ｅｌａｙ）量を変化させる必要がある。３４２はパルス
ディレイ用インバータ、３４３はどのディレイ用インバ
ータを選択するかを決めるスイッチ、３４４はディレイ
量が制御された出力（ｏｕｔＢは逆相出力、ｏｕｔは同
相出力）、３４５は容量である。３４６は保護回路であ
る。

【００３５】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ディレイ用インバータ
３４２を何個通過するかが選択できる。

【００３６】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのディレイ量が、Ｒ，
Ｇ，Ｂの３板パネルのとき、治具等の関係で対称性がく
ずれても、上記選択スイッチで調整でき、Ｒ，Ｇ，Ｂの
パルス位相高域による位置ずれがない良好な表示画像が
得られた。又、パネル内部に温度測定ダイオードを内蔵
させ、その出力によりディレイ量をテーブルから参照し
温度補正することも有効であることは言うまでもない。

【００３７】次に、シール構造と、パネル構造との関係
について、図１１を用いて説明する。図１１において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との貼り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で貼り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。

【００３８】図１１に示すように、本実施形態では、シ
ールの内部にも、外部にも、トータル・チップサイズが
小さくなるように、回路が設けられている。本実施形態
では、パッドの引き出しをパネルの片辺側の１つに集中
させているが、長辺側の両辺でも又、一辺でなく多辺か
らのとり出しも可能で、高速クロックをとり扱うときに
有効である。

【００３９】さらに、本発明に係わるパネルは、Ｓｉ基
板等の半導体基板を用いているため、プロジェクタのよ
うに強力な光が照射され、基板の側壁にも光があたる
と、基板電位が変動し、パネルの誤動作を引き起こす可
能性がある。したがって、パネルの側壁及び、パネル上
面の表示領域の周辺回路部は、遮光できる基板ホルダー
となっており、又、Ｓｉ基板の裏面は、熱伝導率の高い
接着剤を介して熱伝導率の高いＣｕ等のメタルが接続さ
れたホルダー構造となっている。

【００４０】次にパネルの反射電極構造及びその作製方
法について述べる。ここで説明する完全平坦化反射電極
構造は、メタルをパターニングしてから、研磨する通常
の方法とは異なり、電極パターンのところにあらかじ
め、溝のエッチングをしておき、そこにメタルを成膜
し、電極パターンが成形されない領域上のメタルを研磨
でとり除くとともに、電極パターン上のメタルも平坦化
する新規な方法である。しかし、配線の幅が配線以外の
領域よりも極めて広く、従来のエッチング装置の常識で
は、下記問題が発生し、このような構造体は作製が困難
である。

【００４１】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ₄／ＣＨＦ₃系）において、条
件を変えてみた（図１２）。図１２（ａ）はトータル圧
力を２．２７×１０²Ｐａ（１．７ｔｏｒｒ）時とした
従来の特性を示し、図１２（ｂ）はトータル圧力を１．
３３×１０²Ｐａ（１．０ｔｏｒｒ）時とした今回の特
性を示す。

【００４２】図１２（ａ）の条件で、デポジション性の
ガスＣＨＦ₃をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できないことがわかる。

【００４３】図１２（ｂ）では、ローディング効果をお
さえるため、徐々に圧力を下げていき、１．３３×１０
²Ｐａ（１ｔｏｒｒ）以下になるとローディング効果が
かなり抑制され、かつＣＨＦ₃をゼロにし、ＣＦ₄のみ
によるエッチングが有効であることを見出した。

【００４４】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体として、画素電極と同等の空き電極とその形状を
表示領域の周辺部まで設けることが有効であることがわ
かった。

【００４５】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。

【００４６】次に反射型液晶パネルを組み込む光学シス
テムについて図１３を用いて説明する。図１３におい
て、３７１はハロゲンランプ等の光源、３７２は光源像
をしぼり込む集光レンズ、３７３，３７５は平面状の凸
型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分解する色分
解光学素子で、ダイクロイックミラー、回折格子等が有
効である。

【００４７】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂの３パネルに導くそれぞれの
ミラー、３７７は集光ビームを反射型液晶パネルに平行
光で照明するための視野レンズ、３７８は上述の反射型
液晶素子、３７９の位置にしぼりがある。また、３８０
は複数のレンズを組み合わせて拡大する投射レンズ、３
８１はスクリーンで、通常、投射光を平行光へ変換する
フレネルレンズと上下、左右に広視野角として表示する
レンチキュラレンズの２板より構成されると明瞭な高コ
ントラストで明るい画像を得ることができる。図１３の
構成では、１色のパネルのみ記載されているが、色分解
光学素子３７４からしぼり部３７９の間は３色それぞれ
に分離されており、３板パネルが配置されている。又、
反射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン３８１上に投射される。

【００４８】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズに入らない。これによ
り黒を表示する。以上の光学系からわかるように、偏光
板が不要で、しかも画素電極の全面が信号光が高反射率
で投射レンズにはいるため、従来よりも２〜３倍明るい
表示が実現できた。上述の実施形態でも述べたように、
対向基板表面、界面には、反射防止対策が施されてお
り、ノイズ光成分も極めて少なく、高コントラスト表示
が実現できた。又、パネルサイズが小さくできるため、
すべての光学素子（レンズ、ミラー等）が小型化され、
低コスト、軽量化が達成された。

【００４９】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００５０】上記液晶パネル以外の周辺電気回路につい
て、図１４を用いて説明する。図１４において、３８５
は電源で、主にランプ用電源とパネルや信号処理回路駆
動用システム電源に分離される。３８６はプラグ、３８
７はランプ温度検出器で、ランプの温度の異常があれ
ば、制御ボード３８８によりランプを停止させる等の制
御を行う。これは、ランプに限らず、３８９のフィルタ
安全スイッチでも同様に制御される。たとえば、高温ラ
ンプハウスボックスを開けようとした場合、ボックスが
あかなくなるような安全上の対策が施されている。３９
０はスピーカー、３９１は音声ボードで、要求に応じて
３Ｄサウンド、サラウンドサウンド等のプロセッサも内
蔵できる。３９２は拡張ボード１で、ビデオ信号用Ｓ端
子、ビデオ信号用コンポジット映像、音声等の外部装置
３９６からの入力端子及びどの信号を選択するかの選択
スイッチ３９５、チューナ３９４からなり、デコーダ３
９３を介して拡張ボード２へ信号が送られる。一方、拡
張ボード２は、おもに、別系列からのビデオやコンピュ
ータのＤｓｕｂ１５ピン端子を有し、デコーダ３９３か
らのビデオ信号と切り換えるスイッチ４５０を介して、
Ａ／Ｄコンバータ４５１でディジタル信号に変換され
る。

【００５１】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割り当てるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その水平・垂直走査回路は既に説明したものを
適用する。

【００５２】次に、本実施例に係わる液晶表示装置の駆
動方法について説明する。

【００５３】図１〜図３に本発明の第１実施例による液
晶の駆動電圧波形と、そのときの液晶の応答特性を示
す。各図の上側のグラフは液晶に印加される電圧の時間
変化を示すグラフであり、下側のグラフはそのときの液
晶応答の時間変化を示すグラフである。ここで液晶パネ
ルは反射型パネルを用いているので図１〜図３の下側の
グラフの縦軸の液晶の応答は液晶パネルの反射率として
記述してあり、その値は、全黒を０％、全白を１００％
として規格化したものとなっている。なお、透過型液晶
パネルを用いた場合は、この縦軸は透過率として記述さ
れるものである。

【００５４】本実施例で用いた液晶モードは垂直配向液
晶を用いたノーマリーブラックであり、液晶材料として
ＭＬＣ６６０９(株式会社メルクジャパン)、配向膜とし
てＪＡＬＳ６８２（株式会社ＪＳＲ）である。ただし、
本発明は上記液晶モードや材料に限定されるものではな
く、例えばノーマリーホワイトモードやＴＮ液晶や高分
子分散型液晶等の、その他液晶モードや材料にも適用で
きるのは言うまでもない。

【００５５】図１は階調として、反射率５０％の駆動の
例であり、図２は反射率３０％の駆動の例、図３は反射
率１００％の駆動例である。なお、ここでは１フィール
ド１２ｍｓｅｃで液晶駆動した場合の、１フィールド分
の駆動電圧波形と液晶応答を抜き出して示したものであ
るが、１フィールドの期間はこれに限られるものではな
く、任意に設定できる。さらに、駆動電圧は正の値での
み記述してあるが、液晶に印加されるＤＣ成分を打消す
ために正負電圧の反転駆動が適用できるのは言うまでも
ない。

【００５６】図１の駆動電圧波形は電圧５Ｖの高いレベ
ルと電圧３Ｖの低いレベルから構成されており、高いレ
ベルの期間は２．０ｍｓｅｃ、低いレベルの期間は１０
ｍｓｅｃである。５Ｖの高いレベルは液晶の応答を早め
るためのものであり、３Ｖの低いレベルは階調表示の信
号である。

【００５７】図２の反射率３０％の階調表示の場合、５
Ｖの高いレベルは１．６ｍｓｅｃであり、２．５Ｖの低
いレベルでは１０．４ｍｓｅｃである。

【００５８】図３の反射率１００％の階調表示の場合、
５Ｖの高いレベルは３．０ｍｓｅｃであり、階調表示の
５Ｖは９．０ｍｓｅｃである。

【００５９】それぞれの駆動波形における液晶の所望の
階調に到達するまでの応答時間は、反射率５０％で２．
０ｍｓｅｃ、反射率３０％で１．６ｍｓｅｃ、反射率１
００％で３ｍｓｅｃであった。なお、図４に通常の液晶
駆動例として階調表示電圧のみを印加した場合の液晶応
答を示す。ここでは階調として反射率５０％を表示する
ために３Ｖの階調電圧を印加したものの、１フィールド
１２ｍｓｅｃ内に液晶の応答が完了していないことがわ
かる。実験的に確認したところ、この駆動方法における
反射率５０％に到達するまでの液晶応答時間は２２ｍｓ
ｅｃであった。

【００６０】これからわかるように、本発明の駆動方法
を用いることにより、液晶の立上り時間が大幅に短縮で
きることがわかる。特に中間調の表示をする場合に効果
的である。

【００６１】本実施例の特徴は、液晶に階調表示の電圧
を印加する前に、階調表示における電圧の絶対値の最大
値と同等の高いレベルの電圧を、表示する階調ごとに最
適な期間だけ印加する点である。これにより特に中間調
表示における液晶の応答時間を大幅に短縮することがで
き、きれのある鮮明な動画表示や、きりかわりの早い静
止画やフィールドシーケンシャルを用いたカラー表示が
実現できる。なお、ここでは液晶の基底状態である黒か
ら、励起状態である中間調及び白表示への液晶の立上り
の例を示したが、これに限らず、低い中間調から高い中
間調へなど、液晶の基底状態に近い状態から、より励起
状態に近い状態へ移行する場合の液晶立上り応答の高速
化にも適用することができる。

【００６２】さらに、液晶応答高速化のための高いレベ
ルの電圧は階調表示における電圧の絶対値の最大値に限
らず、表示しようとする階調電圧の絶対値よりも大きな
電圧であればよく、望ましくは、画素のスイッチング素
子や周辺回路を構成する素子の許容範囲内で絶対値の最
大の電圧が好ましい。これにより、中間調表示の高速化
のみならず、ノーマリーブラックモードにおける白表示
及びノーマリーホワイトモードにおける黒表示の高速化
も可能となる。

【００６３】（第２の実施例）図４に示すように、液晶
の応答は、液晶に電圧が印加された後、しばらく応答し
ない期間（ディレイ期間）が存在する。例えば第１実施
例で用いた液晶、配向膜から構成される液晶パネルのデ
ィレイ期間は１ｍｓｅｃであった。このディレイ期間の
後、液晶が立上り始める（立上り期間）。この立上り期
間中に階調表示電圧よりも高いレベルの電圧を印加する
ことにより、応答を早めることが可能であることを見出
した。図５と図６に本発明の第２の実施例による液晶の
駆動波形とそのときの液晶の応答特性を示す。なお、本
実施例の液晶パネルは第１実施例の液晶パネルと同じで
あり、図５、図６のグラフの縦軸、横軸の表示も第１実
施例のグラフ図１〜図３と同じである。

【００６４】図５は反射率５０％の階調を表示する液晶
駆動電圧波形であり、３Ｖの階調表示電圧を１．４ｍｓ
ｅｃ印加した後、反射率１００％を表示する階調表示電
圧と同じ５Ｖの高いレベルの電圧を１ｍｓｅｃ印加した
後、再度３Ｖの階調表示電圧を９．６ｍｓｅｃ印加する
構成となっている。この駆動を行った場合の所望の階調
に到達するまでの液晶の応答時間は２．４ｍｓｅｃであ
り、図４の通常の液晶駆動に比べ大幅に短縮されたこと
がわかる。

【００６５】図６は反射率３０％の階調表示を表示する
液晶駆動電圧波形であり、２．５Ｖの階調表示電圧を
１．４ｍｓｅｃ印加した後、５Ｖの高いレベルの電圧を
０．６ｍｓｅｃ印加した後、再度２．５Ｖの階調表示電
圧を１０ｍｓｅｃ印加する構成となっている。この駆動
を行った場合の液晶の応答時間は２ｍｓｅｃであった。

【００６６】本実施例の特徴は、液晶に階調表示電圧を
印加した後、液晶の応答が立上り始めた直後に階調表示
電圧の最大値と同等の高いレベルの電圧を、表示する階
調ごとに最適な期間だけ印加する点である。なお、液晶
のディレイ期間は液晶材料や液晶パネルの構成で異なる
ものであるので、高いレベルの電圧の印加開始のタイミ
ングはそれぞれの場合にあわせて、任意に決めることが
できる。

【００６７】これにより、特に中間調表示における液晶
の応答時間を大幅に短縮することができ、きれのある鮮
明な動画表示や切り換わりの素早い静止画表示やフィー
ルドシーケンシャルを用いたカラー表示が実現できる。
さらに、高レベルの電圧の印加期間が短くできるので、
表示装置の消費電力を少なくすることができる。

【００６８】なお、ここでは液晶の基底状態である黒か
ら、励起状態である中間調への液晶の立上りの例を示し
たが、これに限らず低い中間調から高い中間調へなど液
晶の基底状態に近い状態から、より励起状態に近い状態
へ移行する場合の液晶の立上り応答の高速化にも適用す
ることができる。

【００６９】さらに、液晶応答高速化のための高いレベ
ルの電圧は、階調表示における電圧の絶対値の最大値に
限らず、表示しようとする階調電圧の絶対値よりも大き
な電圧であればよく、望ましくは、回路を構成する素子
の許容範囲内で絶対値の最大の電圧が好ましい。

【００７０】これにより、中間調表示の高速化のみなら
ず、ノーマリーブラックモードにおける白表示及びノー
マリーホワイトモードにおける黒表示の高速化も可能と
なる。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
液晶に代表される表示媒体の立上り応答速度を高速化で
きる。特に中間調表示時の表示媒体の立上り速度をＯＮ
表示時の応答速度と同等程度に速められるので、きれの
ある鮮明な動画表示を実現することができる。

【００７２】また、静止画においては、書き換え速度の
高速化により切り替わりの素早い画像が得られる。さら
に、フィールドシーケンシャルを用いたカラー表示にお
いては、高輝度、高コントラストの画像が実現できる。

【００７３】以上の効果は、表示装置の回路やスイッチ
ング素子を構成するトランジスタ等の半導体素子の耐圧
を上げることなく実現できるため、素子の微細化が可能
となり、画素サイズの縮小によって、表示装置の高精細
化、小型化が同時に実現される。

【図面の簡単な説明】

【図１】本発明の第１実施例の液晶駆動電圧波形と液晶
応答特性を示す図である。

【図２】本発明の第１実施例の液晶駆動電圧波形と液晶
応答を示す図である。

【図３】本発明の第１実施例の液晶駆動電圧波形と液晶
応答を示す図である。

【図４】通常の液晶駆動電圧波形と液晶応答を示す図で
ある。

【図５】本発明の第２実施例の液晶駆動電圧波形と液晶
応答を示す図である。

【図６】本発明の第２実施例の液晶駆動電圧波形と液晶
応答を示す図である。

【図７】本発明の反射型液晶装置の断面図である。

【図８】本発明による液晶装置の概略的回路図である。

【図９】本発明による液晶装置のブロック図である。

【図１０】本発明による液晶装置の入力部の回路図であ
る。

【図１１】本発明による液晶装置の液晶パネルの概念図
である。

【図１２】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。

【図１３】本発明による液晶装置を用いたプロジェクタ
ーの概念図である。

【図１４】本発明による液晶装置を用いたプロジェクタ
ー内部の回路ブロック図である。

【図１５】従来の液晶駆動電圧波形と液晶応答を示す図
である。

【符号の説明】

３０１半導体基板３０２，３０２′ ｐ型及びｎ型ウェル３０３，３０３′ ソース領域３０４ゲート領域３０５，３０５′ ドレイン領域３０６選択酸化絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１４液晶層３１５共通透明電極３１６対向基板３１７，３１７′ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３３２昇圧レベルシフター３４２インバータ３５１シール３７８液晶装置４５５，４５６，４５７液晶装置

フロントページの続きＦターム(参考） 2H093 NA53 NA56 NC34 ND06 ND17 ND32 ND52 NE01 NE06 NG02 5C006 AA15 AA16 AA17 AA22 AC24 AF45 AF50 BB16 BF03 BF27 EC11 FA14 FA56 5C080 AA10 BB05 DD03 DD08 EE29 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK43

Claims

【特許請求の範囲】

【請求項１】表示媒体に階調に応じた電圧を印加する
ことで階調表示を行う画素を複数配置してなる表示装置
の駆動方法において、前記画素が選択されている間に印加される駆動電圧波形
は複数の電圧レベルを有し、該複数の電圧レベルのうち
最大の電圧レベルを有する電圧の印加時間幅を、表示す
る階調に応じて変えることを特徴とする表示装置の駆動
方法。
【請求項２】複数の信号線と複数の走査線の交差部に
対応して設けられたスイッチング素子と該スイッチング
素子の各々の出力が入力される画素電極とが設けられた
アクティブマトリクス基板と、前記アクティブマトリク
ス基板と対向して設けられた光透過性基板と、前記アク
ティブマトリクス基板と前記光透過性基板とに挟持され
た表示媒体とから構成され、前記複数の走査線のうちの
選択画素の走査線が選択されている時間内に該選択画素
の画素電極に印加する電圧を変化させて前記表示媒体を
駆動する表示装置の駆動方法において、前記電圧の波形は任意の時間幅を有する複数の電圧レベ
ルから構成されており、前記複数の電圧レベルのうち最
大の電圧レベルを有する電圧の時間幅を、表示する階調
に応じて変えることを特徴とする表示装置の駆動方法。
【請求項３】請求項１又は請求項２に記載の表示装置
の駆動方法において、前記最大の電圧レベルは、階調表
示において表示媒体に印加する最大の電圧と同じである
ことを特徴とする表示装置の駆動方法。
【請求項４】請求項１又は請求項２に記載の表示装置
の駆動方法において、前記最大の電圧レベルを有する電
圧波形は、複数の電圧レベル波形のうち最初に表示媒体
に印加されることを特徴とする表示装置の駆動方法。
【請求項５】請求項１又は請求項２に記載の表示装置
の駆動方法において、前記最大の電圧レベルを有する電圧波形は、前記表示媒
体の応答開始とともに前記表示媒体に印加されることを
特徴とする表示装置の駆動方法。
【請求項６】請求項１〜請求項５のいずれかの請求項
に記載の表示装置の駆動方法において、前記表示媒体は
液晶であることを特徴とする表示装置の駆動方法。