JP2000138221A

JP2000138221A - 半導体装置及び液晶表示装置

Info

Publication number: JP2000138221A
Application number: JP10312282A
Authority: JP
Inventors: Yoshihiko Fukumoto; 嘉彦福元
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-11-02
Filing date: 1998-11-02
Publication date: 2000-05-16
Anticipated expiration: 2018-11-02
Also published as: JP3382549B2

Abstract

(57)【要約】【課題】埋め込み配線の幅と長さの寸法が制限される
ことなく、大きなボンディングパッドを設けることによ
り、ワイヤボンディングの歩留まりを向上し、更にま
た、配線中央部の凹形状により薄くなった配線部がえぐ
られ、ボンディングされたワイヤがはがれることを防止
することにより、歩留まりを向上する。【解決手段】外部装置と電気的に接続するための接続
手段１１０を接続するパッド電極１０９を有する半導体
装置において、前記外部装置と電気的に接続するための
接続手段１１０と前記パッド電極１０９との接続部１１
１直下の前記パッド電極１０９が、前記半導体装置の配
線層１０４と、介在物を内蔵せず接していることを特徴
とする半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び液
晶表示装置の構造とその製造方法に関し、特に半導体基
板のパッド電極部の構造に関する。

【０００２】

【従来の技術】液晶表示装置や半導体装置の半導体基板
において、従来のＣＭＰを用いたダマシン法による埋め
込み配線、特に大きな領域を必要とするボンディングパ
ッドの形成方法は、特開平６−２３２１２１号公報に記
載されている方法がとられていた。その代表的な図面を
図１５に示す。

【０００３】図１５において、１４１は半導体基板、１
４３は絶縁膜、１４５は絶縁膜を除去して設けた配線パ
ターン、１４７は密着促進層、１４９ａは配線あるいは
ボンディングパッド（パッド電極）である。多数の電界
効果トランジスタが形成された半導体基板１４１に絶縁
膜１４３を形成する。

【０００４】次に、公知のフォトリソグラフィ技術およ
びエッチング技術により絶縁膜１４３に配線パターン１
４５となる溝を形成する。ここで、ＣＭＰ工程において
原理的に避けられないディッシングによる配線中央部の
凹形状を防ぐために配線パターン１４５の幅と長さの寸
法が制限され、Ａｌ，ＣｕおよびＡｌ系合金、Ｃｕ系合
金の場合、最大でも１００μｍ程度とするのが良いとさ
れている。

【０００５】次に、ＴｉＮ／Ｔｉ積層膜等の密着促進層
１４７を形成し、続いて配線材料１４９ａを形成し、Ｃ
ＭＰ法により埋め込み配線以外の配線材料と密着促進層
を除去し、配線あるいはボンディングパッド１４９ａを
形成する。１１０は、１４９ａをボンディングパッドと
した時のボンディングワイヤである。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例では、埋め込み配線の幅と長さの寸法が制限される
ため、ボンディングパッド１４９ａは小さくしなければ
ならず、その結果、ワイヤボンディング装置に高い精度
が求められるなど装置の負荷が大きくなる。また最悪の
場合、ボンディングされたワイヤ１１０がボンディング
パッド１４９ａを外れ、歩留りを下げるという欠点があ
る。

【０００７】さらに、配線の寸法を制限しても配線中央
部の凹形状は、原理的に解消することはできず、ボンデ
ィングパッド中心付近のボンディング部は薄くなってし
まい、その結果、ボンディングワイヤを押し付けた際、
薄くなった配線部がえぐられ、下地の絶縁膜にボンディ
ングワイヤが押し当てられる状況となる。ボンディング
ワイヤと絶縁膜との密着力は小さいため、ワイヤは非常
にはがれやすくなるため、ワイヤボンディングの歩留り
が低下するという欠点がある。

【０００８】（発明の目的）本発明の目的は、埋め込み
配線の幅と長さの寸法が制限されることなく、大きなボ
ンディングパッドを設けることにより、ワイヤボンディ
ングの歩留まりを向上することにある。

【０００９】更にまた、配線中央部の凹形状により薄く
なった配線部がえぐられ、ボンディングされたワイヤが
はがれることを防止することにより、歩留まりを向上す
ることにある。

【００１０】

【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、外部装置と電気的に接続する
ための接続手段を接続するパッド電極を有する半導体装
置において、前記接続手段と前記パッド電極との接続部
直下の前記パッド電極が、前記半導体装置の配線層と、
介在物を内蔵せず接していることを特徴とする半導体装
置を有するものである。

【００１１】また、前記半導体装置の配線層上の大きさ
の異なる複数の接続孔内に形成されたパッド電極と、前
記半導体装置の配線層とが電気的に接続されていること
を特徴とする半導体装置でもある。

【００１２】また、前記パッド電極内に、前記パッド電
極とは異なる材料からなる研磨ストッパーを配したこと
を特徴とする半導体装置でもある。

【００１３】また、パッド電極を有することを特徴とす
る液晶表示装置でもある。

【００１４】また、実質的に平坦な表面を有した画素電
極、各画素電極毎に配したスイッチング素子、電源ある
いは信号を伝達する複数層の配線、外部より電源および
信号を引き込むパッド電極、外部へ電源および信号を引
き出すパッド電極、を配したアクティブマトリクス基板
と、該アクティブマトリクス基板に対向する対向電極基
板と、前記アクティブマトリクス基板と前記対向電極基
板の間に挟持された液晶と、を有する液晶表示装置にお
いて、外部装置と電気的に接続するための接続手段と前
記パッド電極との接続部直下の、該パッド電極が、前記
アクティブマトリクス基板の前記複数層の配線の任意の
層数の配線と、介在物を内蔵せず接していることを特徴
とする液晶表示装置でもある。

【００１５】また、前記複数層の配線上の大きさの異な
る複数の接続孔内に形成された前記パッド電極と、前記
複数層の配線とが電気的に接続されていることを特徴と
する液晶表示装置でもある。

【００１６】また、前記パッド電極内に、前記パッド電
極とは異なる材料からなる任意の断面形状の複数の研磨
ストッパーを配したことを特徴とする液晶表示装置でも
ある。

【００１７】また、該半導体基板に形成された半導体素
子と、該半導体素子を結び電気回路を構成する複数層の
配線と、外部装置と前記半導体電気回路を電気的に結ぶ
パッド電極と、を有する半導体装置において、前記パッ
ド電極と外部装置を電気的に結ぶ接続手段が前記パッド
電極と接合する接続部直下の、前記パッド電極と前記複
数層の配線の任意の層数の配線が、介在物を内蔵せず接
していることを特徴とする半導体装置でもある。

【００１８】また、前記複数層の配線上の大きさの異な
る複数の接続孔内に形成された前記パッド電極と、前記
複数層の配線とが電気的に接続されていることを特徴と
する半導体装置でもある。

【００１９】また、前記パッド電極内に、前記パッド電
極とは異なる材料からなる任意の断面形状の複数の研磨
ストッパーを配したことを特徴とする半導体装置でもあ
る。

【００２０】［作用］本発明によれば、ワイヤボンディ
ング領域における電極の厚さは、パッド電極の厚さと、
配線電極の厚さの和となるため、実質的に厚くなる。そ
の結果、縦及び横の寸法が大きく、かつ強固なボンディ
ングが可能となるパッド電極が得られる。以下、本発明
の作用について、更に説明する。

【００２１】本発明によれば、前記引き出し配線と前記
パッド電極との接続領域において、前記パッド電極と半
導体装置の配線層とが、介在物を内蔵せず直接接してい
ることにより、すなわち、図１に示すように、ボンディ
ングワイヤ（１１０）とボンディングパッド（１０９）
のボンディング領域（１１１）直下の配線層である第１
Ａｌ（１０４）とボンディングパッド（１０９）が両者
の間に何も挟まず全面で接合していることにより、ボン
ディング領域（１１１）の電極の厚さが、配線層である
第１Ａｌ（１０４）の厚さ＋ボンディングパッド（１０
９）の厚さとなり、実質的に大きくなっているため、Ｃ
ＭＰによるディッシングのためにボンディングパッド中
央部に数千Åの凹部が生じても安定して強固なボンディ
ングを得ることができる。

【００２２】また、一辺が数百μｍの大寸法のボンディ
ングパッド（１０９）を形成できるため、強固なワイヤ
ボンディングが得られ、ワイヤボンディング工程の歩留
りが向上し、ひいては、低コストの液晶表示装置等を提
供することができる。

【００２３】また、本発明によれば、前記パッド電極と
前記半導体装置の配線層とが、複数の接続孔で接続され
ていることにより、すなわち、図４に示すように、大寸
法のスルーホール（１１２）と小寸法のスルーホール
（１１２′）を混在することにより、低抵抗のボンディ
ングパッドを得ることができるとともに、強固なワイヤ
ボンディングを両立することが可能となり、これによ
り、低コストの液晶表示装置等を提供することができ
る。

【００２４】また、本発明によれば、パッド電極内に、
前記パッド電極とは異なる材料からなる研磨ストッパー
を配したことにより、すなわち、図５に示すように、プ
ラズマＳｉＯ支柱（１０８′）をボンディングパッド
（１０９）内に配したことにより、この支柱がＣＭＰの
ストッパーとして機能するため、第２Ａｌ（１０９−
ａ）のディッシングを小さくすることができる。したが
って、ボンディング領域（１１１）におけるＡｌ電極の
厚みが大きくなりワイヤボンディングの信頼性がさらに
向上する。

【００２５】以上説明したように、本発明によれば、厚
さが大きく、かつ面積も大きなパッド電極を備えたた
め、強固なワイヤボンディングが可能となり、ワイヤボ
ンディングの歩留りが向上する。その結果、低コストの
液晶表示装置を提供することが可能となる。

【００２６】

【発明の実施の形態】（第１の実施形態）［構成］本実施形態の特徴であるボンディングパッドの
構造を図１に示す。図１において、（１０１）はＳｉ基
板、（１０２）はＳｉ基板を熱酸化して形成したＳｉ熱
酸化膜、（１０３）はＢＰＳＧ、（１０４）は第１の配
線層となる第１Ａｌ、（１０５）は層間絶縁膜であるプ
ラズマＳｉＯ、（１０６）はＴｉ，Ｗ等の金属材料から
なる遮光層、（１０７）はプラズマＳｉＮ、（１０８）
はプラズマＳｉＯ、（１０９）はボンディングパッド
（パッド電極）、（１１０）はボンディングワイヤ（接
続手段、引き出し配線）、（１１１）はボンディングワ
イヤ（１１０）がボンディングパッド（１０９）とボン
ディングしているボンディング領域である。

【００２７】本実施形態の特徴は、ボンディングワイヤ
（１１０）とボンディングパッド（１０９）のボンディ
ング領域（１１１）直下の配線層である第１Ａｌ（１０
４）とボンディングパッド（１０９）が両者の間に介在
物を内蔵せず、何も挟まず全面で接合しており、ボンデ
ィング領域（１１１）の電極の厚さが、配線層である第
１Ａｌ（１０４）の厚さ＋ボンディングパッド（１０
９）の厚さとなり、実質的に大きくなっている点であ
る。

【００２８】これにより、ＣＭＰによるディッシングの
ためにボンディングパッド中央部に数千Åの凹部が生じ
ても安定して強固なボンディングを得ることができる。

【００２９】また、一辺が数百μｍの大寸法のボンディ
ングパッド（１０９）を形成できるため、強固なワイヤ
ボンディングが得られ、ワイヤボンディング工程の歩留
りが向上し、ひいては、低コストの液晶表示装置を提供
することができる。

【００３０】［製造方法］次に、図２（ａ）〜図２
（ｄ）を用いて本実施形態のボンディングパッドの形成
方法を説明する。

【００３１】まず、図２（ａ）に示すように、前述の半
導体素子を形成する工程の中で、Ｓｉ基板（１０１）を
熱酸化し、フィールド酸化膜であるＳｉ熱酸化膜（１０
２）を約８０００Å形成する。次にＢＰＳＧ（１０３）
を約７０００Å形成する。このとき、必要に応じて、ｐ
ｏｌｙＳｉや、Ｗシリサイド等のゲート電極材料をＳｉ
熱酸化膜（１０２）と、ＢＰＳＧ（１０３）の間で、ボ
ンディングパッドが形成される領域の直下に形成するこ
ともできる。

【００３２】第１Ａｌ（１０４）は下層からＴｉ２０
０Å／ＴｉＮ１０００Å／ＡｌＳｉＷ５０００Å／
ＴｉＮ３００Åの積層構造になっており、公知のリソグ
ラフィーおよびエッチング技術によりパターニングされ
る。第１Ａｌ（１０４）の寸法は幅９０μｍ長さ２９０
μｍである。本実施形態では上記方法で第１Ａｌ（１０
４）をパターニングした例を示したが、ＣＭＰを用いた
ダマシン法により形成することも可能である。

【００３３】次に、プラズマＳｉＯ（１０５）を成膜す
る。ここではプラズマＳｉＯ（１０５）をＳＯＧエッチ
バック、層間膜ＣＭＰ等の手法で平坦化した。平坦化し
た方が次工程のパターニングの容易さ、それに順ずる歩
留りの点で有利であるが、必ずしも必須ではなく、必要
に応じて平坦化の有無を選択することができる。

【００３４】次に、遮光層（１０６）を約３０００Å形
成する。遮光層（１０６）の材料は、前述したように、
Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等の高融点メタルが材料の安定
性の点で好適である。遮光層（１０６）のパターニング
は、入射光がＳｉ基板に届かないように第１Ａｌ（１０
４）と重なり部ができるようにパターニングする。ここ
では４辺各々の重なりを１０μｍとした。続いて、プラ
ズマＳｉＮ（１０７）を全面に約４０００Å成膜する。

【００３５】次に、図２（ｂ）に示すように、プラズマ
ＳｉＯ（１０８）を約１００００Å成膜後、所望のボン
ディングパッドの形状にパターニングする。ここでは幅
１００μｍ、長さ３００μｍとした。この工程は、液晶
表示装置においては、反射電極の溝を形成する工程とい
っしょに行われるものである。エッチングの際、プラズ
マＳｉＮ（１０７）はエッチングストッパーとして機能
する。

【００３６】次に、図２（ｃ）に示すように、第１Ａｌ
（１０４）とボンディングパッドとの接合をとるための
スルーホール（１１２）を形成する。通常ボンディング
パッド部におけるスルーホール（１１２）は数μｍ□の
寸法のものを複数個形成するが、本実施形態では幅６０
μｍ、長さ２６０μｍのスルーホールを一つ形成してい
る。

【００３７】図２（ｄ）において、第２Ａｌ（１０９−
ａ）を約１８０００Å成膜する。第２Ａｌ（１０９−
ａ）は、前述の反射電極と同じ工程で形成されるため、
Ａｌ，Ｐｔ，Ａｇ等の高反射率材料が適しており、ここ
ではｐｕｒｅＡｌを、埋め込み性を向上するために、
真空度１０^-8ｔｏｒｒ以下、ウエハ温度４３０℃の条件
でスパッタリングにより成膜した。

【００３８】続いて、プラズマＳｉＯ（１０８）上の第
２Ａｌ（１０９−ａ）をＣＭＰにより除去することによ
り、図１の構造体を得る。ＣＭＰの条件はＣＭＰ装置に
荏原製作所製ＥＰＯ−１１４を用い、研磨クロスにロデ
ールニッタ製ＳｕｐｒｅｍｅＲＮ−Ｈ、スラリーにフジ
ミインコーポレーテッド製ＰＬＡＮＥＲＬＩＴＥ−５
１０２、荷重３００ｇｆ／ｃｍ² 、ウエハキャリア回転
数３０ｒｐｍ、ターンテーブル回転数３１ｒｐｍであ
り、このときのＡｌの平均研磨レートは約２２００Å／
ｍｉｎであり、ボンディングパッド（１０９）のディッ
シング量は約５０００Åであった。

【００３９】図３は上記ＣＭＰ条件で研磨した際のＡｌ
電極の寸法と、ＣＭＰによるディッシングの相関図であ
る。Ａｌ寸法が大きくなるとともにディッシング量は大
きくなることがわかる。

【００４０】なお、ここで挙げたボンディングパッド等
の寸法は一つの例であり、これに限られるものではな
く、またスルーホール（１１２）の個数も１個に限られ
るものではなく複数個設けることも可能であることは言
うまでもない。

【００４１】さらに、本実施形態では２層配線の例を挙
げたが、３層配線以上の多層配線にも適用できる。

【００４２】さらに、本実施形態では、接続手段とし
て、ワイヤボンディングの例を挙げたが、本構造のボン
ディングパッドは、他の接続手段として、異方性導電
膜、半田バンプ、銀ペースト、板バネ等の方法にも適用
することができる。上記の適用は以降の実施形態におい
ても適用される。なお、本実施形態および以降の実施形
態の形態は、アクティブマトリクス基板のパッド電極構
造に限らず、ＣＰＵ、ＤＲＡＭ等の半導体装置のパッド
電極としても有用であることは言うまでもない。

【００４３】（第２の実施形態）本発明の第２の実施形
態を、図４（ａ）〜図４（ｃ）の製造工程図を用いて説
明する。図４（ａ）において、プラズマＳｉＯ（１０
８）を形成するところまでは第１の実施形態と同じであ
る。

【００４４】図４（ａ）に示すように、スルーホールを
形成する際、数十〜数百μｍの大きさの一つあるいは複
数個のスルーホール（１１２）と、数μｍ□のスルーホ
ール（１１２′）を複数個設けた。

【００４５】これに第１の実施形態と同じ方法で第２Ａ
ｌ（１０９−ａ）を成膜し（図４−ｂ）、同じく第１の
実施形態と同条件のＣＭＰでプラズマＳｉＯ（１０８）
上の第２Ａｌ（１０９−ａ）を除去し、図４（ｃ）に示
すボンディングパッド構造を得る。

【００４６】本実施形態の特徴は、一辺数十〜数百μｍ
のスルーホール（１１２）の他に数μｍ□のスルーホー
ル（１１２′）を１個あるいはそれ以上設けた点であ
る。この数μｍ□のスルーホール（１１２′）は、液晶
表示装置においては、反射電極部のそれと同サイズ、あ
るいはそれに近い寸法であり、反射電極部のスルーホー
ルとボンディングパッド部の数μｍ□のスルーホールを
形成する際のエッチングのエッチングレートはほぼ等し
いものとなる。これに対し、一辺が数十〜数百μｍにお
よぶ大寸法のスルーホール（１１２′）におけるエッチ
ングレートは前記数μｍ□のスルーホール（１１２’）
に比べ小さくなる現象（マイクロローディング効果）
のため、エッチング時間を数μｍ□のスルーホールに設
定した場合、大寸法のスルーホール（１１２）のエッチ
ングはアンダーエッチングとなるため、大寸法のスルー
ホール（１１２）のみであると、第１Ａｌ（１０４）と
ボンディングパッド（１０９）の接合抵抗が大きくなる
ことがある。

【００４７】したがって、本実施形態では大寸法のスル
ーホール（１１２）と小寸法のスルーホール（１１
２′）を混在することにより、小寸法のスルーホール
（１１２’）により確実に電気的接続が実現できるた
め、低抵抗のボンディングパッドを得ることができると
ともに、強固なワイヤボンディングを両立することが可
能となる。これにより、低コストの液晶表示装置を提供
することができる。

【００４８】（第３の実施形態）本発明の第３の実施形
態を、図５（ａ）〜図５（ｂ）および図６を用いて説明
する。

【００４９】図５（ａ）において、プラズマＳｉＯ（１
０８）を成膜するところまでは第１，第２の実施形態と
同じである。

【００５０】図５（ａ）に示すように、プラズマＳｉＯ
（１０８）をパターニングする際、ＣＭＰのストッパー
として機能するプラズマＳｉＯの支柱（１０８′）を形
成する。本実施形態ではプラズマＳｉＯ支柱（１０
８′）の断面形状を正方形とし、寸法を一辺１０μｍと
した。この断面形状と寸法および数はここで設定したも
のに限られず、任意のものに設定することが可能であ
る。

【００５１】次に、図５（ｂ）に示すように、スルーホ
ール（１１２）を形成する。ここでは複数の寸法のスル
ーホール（１１２）を複数個形成したが、第１実施形態
のように、単一のスルーホールとすることも可能である
ことは言うまでもない。

【００５２】次に、図５（ｃ）に示すように、第２Ａｌ
（１０９−ａ）を成膜後、第１実施形態と同じＣＭＰ条
件で研磨し、図５（ｄ）のボンディングパッド構造を得
る。図６は、図５（ｄ）の斜視図である。

【００５３】本実施形態の特徴は、プラズマＳｉＯ支柱
（１０８′）をボンディングパッド（１０９）内に配し
た点で、この支柱がＣＭＰのストッパーとして機能する
ため、第２Ａｌ（１０９−ａ）のディッシングを小さく
することができる。したがって、ボンディング領域（１
１１）におけるＡｌ電極の厚みが大きくなりワイヤボン
ディングの信頼性がさらに向上する。

【００５４】（第４の実施形態）以下に本発明のボンデ
ィングパッドを適用した液晶表示装置について説明す
る。なお、本発明のボンディングパッド構造は、後述す
る図１１の電極パッド３５２に適用される。

【００５５】なお、本発明の実施の形態を複数の液晶パ
ネルを挙げて記述するが、それぞれの形態に限定される
ものではない。相互の形態の技術を組み合わせることに
よって効果が増大することはいうまでもない。また、液
晶パネルの構造は、半導体基板を用いたもので記述して
いるが、必ずしも半導体基板に限定されるものはなく、
通常の透明基板上に以下に記述する構造体を形成しても
いい。また、以下に記述する液晶パネルは、すべてＭＯ
ＳＦＥＴやＴＦＴ型であるが、ダイオード型などの２端
子型であってもいい。さらに、以下に記述する液晶パネ
ルは、家庭用テレビはもちろん、プロジェクタ、ヘッド
マウントディスプレイ、３次元映像ゲーム機器、ラップ
トップコンピュータ、電子手帳、テレビ会議システム、
カーナビゲーション、飛行機のパネルなどの表示装置と
して有効である。

【００５６】本発明の液晶パネル部の断面を図７に示
す。図７において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０３′
はトランジスタのソース領域、３０４はゲート領域、３
０５，３０５′はドレイン領域である。

【００５７】図７に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高耐圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域３０３′、ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ^- 層、ｎウェル中の低濃度のｐ^- 層が
設けられる。ちなみにオフセット量は０．５〜２．０μ
ｍが好適である。一方、周辺回路の一部の回路部が図７
の左側に示されているが、周辺部の一部の回路は、ゲー
トに自己整合的にソース、ドレイン層が形成されてい
る。

【００５８】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１．５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板３０１は、ｐ型半導体からなり、
基板は、最低電位（通常は、接地電位）であり、ｎ型ウ
ェルは、表示領域の場合、画素に印加する電圧すなわち
２０〜３５Ｖがかかり、一方、周辺回路のロジック部
は、ロジック駆動電圧１．５〜５Ｖが印加される。この
構造により、それぞれ電圧に応じた最適なデバイスを構
成でき、チップサイズの縮小のみならず、駆動スピード
の向上による高画素表示が実現可能になる。

【００５９】また、図７において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。

【００６０】図７に示すように、上記遮光層３０７は、
表示領域では、画素電極３１２とドレイン電極３１１と
の接続部を除いて覆われているが、周辺画素領域では、
一部ビデオ線、クロック線等、配線容量が重くなる領域
は、上記遮光層３０７を配置せず、高速信号の転送が可
能となっている。上記遮光層３０７が除かれた部分に照
明光の光が混入し、回路の誤動作を起こす場合は、画素
電極３１２の層で遮光層３０７を配置しなかった領域を
覆う工夫がなされている。

【００６１】３０８は遮光層３０７の下部の絶縁層で、
Ｐ−ＳｉＯ層３１８上にＳＯＧにより平坦化処理を施
し、そのＰ−ＳｉＯ層３１８をさらに、Ｐ−ＳｉＯ層３
０８でカバーし、絶縁層３０８の安定性を確保した。Ｓ
ＯＧによる平坦化以外に、Ｐ−ＴＥＯＳ（Ｐｈｏｓｐｈ
ｏ−Ｔｅｔｒａｅｔｏｘｙ−Ｓｉｌａｎｅ）膜を形成
し、さらにＰ−ＳｉＯ層３１８をカバーした後、絶縁層
３０８をＣＭＰ処理し、平坦化する方法を用いても良い
事は言うまでもない。

【００６２】また、３０９は反射電極（画素電極）３１
２と遮光層３０７との間に設けられた絶縁層で、この絶
縁層３０９を介して反射電極（画素電極）３１２の電荷
保持容量となっている。大容量形成のために、ＳｉＯ₂
以外に、高誘電率のＰ−ＳｉＮ，Ｔａ₂ Ｏ₅ 、やＳｉＯ
₂ との積層膜等が有効である。遮光層３０７にＴｉ，Ｔ
ｉＮ，Ｍｏ，Ｗ等の平坦なメタル上に設ける事により、
５００〜５０００オングストローム程度の膜厚が好適で
ある。

【００６３】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。

【００６４】図７に示すように、トランジスタ下部に形
成されたウェル３０２，３０２′と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２′の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２′とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。

【００６５】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。

【００６６】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。

【００６７】次に、本発明の平面図を図８に示す。図８
において、３２１は水平シフトレジスタ、３２２は垂直
シフトレジスタ、３２３はｎチャンネルＭＯＳＦＥＴ、
３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保持容
量、３２６は液晶層、３２７は信号転送スイッチ、３２
８はリセットスイッチ、３２９はリセットパルス入力端
子、３３０はリセット電源端子、３３１は映像信号の入
力端子である。半導体基板３０１は図７ではｐ型になっ
ているが、ｎ型でもよい。

【００６８】ウェル領域３０２′は、半導体基板３０１
と反対の導電型にする。このため、図７では、ウェル領
域３０２はｐ型になっている。ｐ型のウェル領域３０２
及びｎ型のウェル領域３０２′は、半導体基板３０１よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板３０１の不純物濃度が１０¹⁴〜１０¹⁵（ｃｍ
^-3）のとき、ウェル領域３０２の不順物濃度は１０¹⁵〜
１０¹⁷（ｃｍ^-3）が望ましい。

【００６９】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣｕ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用するこ
とが可能である。また、平坦性の向上のため、下地絶縁
層３０９や画素電極３１２の表面をケミカルメカニカル
ポリッシング（ＣＭＰ）法によって処理している。

【００７０】保持容量３２５は、画素電極３１２と共通
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。

【００７１】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。

【００７２】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。

【００７３】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号をフルに書き込める利点を
有する。

【００７４】又、スイッチが、単結晶トランジスタから
成り立っており、ｐｏｌｙｓｉ−ＴＦＴの結晶粒界での
不安定な振るまい等がなく、バラツキのない高信頼性な
高速駆動が実現できる。

【００７５】次にパネル周辺回路の構成について、図９
を用いて説明する。図９において、３３７は液晶素子の
表示領域、３３２はレベルシフター回路、３３３はビデ
オ信号サンプリングスイッチ、３３４は水平シフトレジ
スタ、３３５はビデオ信号入力端子、３３６は垂直シフ
トレジスタである。

【００７６】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ、３０Ｖ程度の振幅が供給されるので、
１．５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。

【００７７】又、図９においては、ビデオ信号サンプリ
ングスイッチは、片側極性の１トランジスタ構成のもの
を記述したが、これに限らず、ＣＭＯＳトランスミッシ
ョンゲート構成にすることにより入力ビデオ線をすべて
信号線に書き込むことができることは、言うまでもな
い。

【００７８】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソースドレインとの重なり容量の違いにより、ビ
デオ信号に振られが生じる課題がある。これにはそれぞ
れの極性のサンプリングスイッチのＭＯＳＦＥＴのゲー
ト量の約１／２のゲート量のＭＯＳＦＥＴのソースとド
レインとを信号線にそれぞれ接続し、逆相パルスで印加
することにより振られが防止でき、きわめて良好なビデ
オ信号が信号線に書き込まれた。これにより、さらに高
品位の表示が可能になった。

【００７９】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１０を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。

【００８０】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何個通過するかが選択できる。

【００８１】この同期回路をパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。

【００８２】次に、液晶材との関係について説明する。
図７では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
行う方式も高コントラスト化に有効である。

【００８３】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。

【００８４】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
く、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クの大きさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。

【００８５】次に、シール構造と、パネル構造との関係
について、図１１を用いて説明する。図１１において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板（図７の３０１）上に画素電極３１２を設けたもの
と共通電極３１５を備えたガラス基板との張り合わせの
ための圧着材や接着剤の接触領域を示し、シール部３５
１で張り合わせた後に、表示部３５６とシフトレジスタ
部３５７に液晶を封入する。

【００８６】図１１に示すように、本実施形態では、シ
ールの内部にも、外部にもｔｏｔａｌｃｈｉｐｓｉ
ｚｅが小さくなるように、回路が設けられている。本実
施形態では、パッドの引き出しをパネルの片辺側の１つ
に集中させているが、長辺側の両辺でも又、一辺でなく
多辺からのとり出しも可能で、高速クロックをとり扱う
ときに有効である。

【００８７】さらに、本発明のパネルは、Ｓｉ基板等の
半導体基板を用いているため、プロジェクタのように強
力な光が照射され、基板の側壁にも光があたると、基板
電位が変動し、パネルの誤動作を引き起こす可能性があ
る。したがって、パネルの側壁及び、パネル上面の表示
領域の周辺回路部は、遮光できる基板ホルダーとなって
おり、又、Ｓｉ基板の裏面は、熱伝導率の高い接着剤を
介して熱伝導率の高いＣｕ等のメタルが接続されたホル
ダー構造となっている。

【００８８】次に反射電極構造及びその作製方法につい
て述べる。本発明の完全平坦化反射電極構造は、メタル
をパターニングしてから、研磨する通常の方法とは異な
り、電極パターンのところにあらかじめ、溝のエッチン
グをしておき、そこにメタルを成膜し、電極パターンが
成形されない領域上のメタルを研磨でとり除くととも
に、電極パターン上のメタルも平坦化する新規な方法で
ある。しかも、配線の幅が配線以外の領域よりも極めて
広く、従来のエッチング装置の常識では、下記問題が発
生し、本発明の構造体は作製できない。すなわち、エッ
チングすると、エッチング中にポリマーが堆積し、パタ
ーニングができなくなる。

【００８９】そこで、酸化膜系エッチング（ＣＦ₄ ／Ｃ
ＨＦ₃ 系）において、条件を変えてみた。図１２におい
て、（ａ）は従来のｔｏｔａｌ圧力、１．７ｔｏｒｒ時
を示し、（ｂ）は、今回の１．０ｔｏｒｒ時を示す。

【００９０】図１２（ａ）の条件で、デポジション性の
ガスＣＨＦ₃ を減らすと、確かにポリマーの堆積は、減
少するが、レジストに近いパターンと遠いパターンでの
寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。

【００９１】図１２（ｂ）では、ローディング効果を抑
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
₃ をゼロにし、ＣＦ₄ のみによるエッチングが有効であ
ることを見出した。

【００９２】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部は、レジストで占められている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。

【００９３】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。

【００９４】次に本発明の反射型液晶パネルを組み込む
光学システムについて、図１３を用いて説明する。図１
３において、３７１はハロゲンランプ等の光源、３７２
は光源像をしぼり込む集光レンズ、３７３，３７５は平
面状の凸型フレネルレンズ、３７４はＲ．Ｇ．Ｂに分解
する色分解光学素子で、ダイクロイックミラー、回折格
子等が有効である。

【００９５】また、３７６はＲ．Ｇ．Ｂ光に分離された
それぞれの光をＲ．Ｇ．Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。

【００９６】図１３の構成では、１色のパネルのみ記載
されているが、色分解光学素子３７４からしぼり部３７
９の間は３色それぞれに分離されており、３板パネルが
配置されている。又、反射型液晶装置パネル表面にマイ
クロレンズアレーを設け、異なる入射光を異なる画素領
域に照射させる配置をとることにより、３板のみなら
ず、単板構成でも可能であることは言うまでもない。液
晶素子の液晶層に電圧が印加され、各画素で正反射した
光は、３７９に示すしぼり部を透過しスクリーン上に投
射される。

【００９７】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズに入らない。これによ
り黒を表示する。以上の光学系からわかるように、偏光
板が不要で、しかも画素電極の全面が信号光が高反射率
で投射レンズに入るため、従来よりも２−３倍明るい表
示が実現できた。上述の実施形態でも述べたように、対
向基板表面、界面には、反射防止対策が施されており、
ノイズ光成分も極めて少なく、高コントラスト表示が実
現できた。又、パネルサイズが小さくできるため、すべ
ての光学素子（レンズ、ミラーｅｔｃ．）が小型化さ
れ、低コスト、軽量化が達成された。

【００９８】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。

【００９９】上記液晶パネル以外の周辺電気回路につい
て、図１４を用いて説明する。図１４において、３８５
は電源で、主にランプ用電源とパネルや信号処理回路駆
動用システム電源に分離される。３８６はプラグ、３８
７はランプ温度検出器で、ランプの温度の異常があれ
ば、制御ボード３８８によりランプを停止させる等の制
御を行う。これは、ランプに限らず、３８９のフィルタ
安全スイッチでも同様に制御される。たとえば、高温ラ
ンプハウスボックスを開けようとした場合、ボックスが
開かなくなるような安全上の対策が施されている。３９
０はスピーカー、３９１は音声ボードで、要求に応じて
３Ｄサウンド、サラウンドサウンド等のプロセッサも内
蔵できる。３９２は拡張ボード１で、ビデオ信号用Ｓ端
子、ビデオ信号用コンポジット映像、音声等の外部装置
３９６からの入力端子及びどの信号を選択するかの選択
スイッチ３９５、チューナ３９４からなり、デコーダ３
９３を介して拡張ボード２へ信号が送られる。一方、拡
張ボード２は、おもに、別系列からのビデオやコンピュ
ータのＤｓｕｂ１５ピン端子を有し、デコーダ３９３か
らのビデオ信号と切り換えるスイッチ４５０を介して、
Ａ／Ｄコンバータ４５１でディジタル信号に変換され
る。

【０１００】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ．Ｇ．Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
であり、その水平・垂直走査回路は、前記実施形態で説
明したものを適用する。各液晶装置は以上の説明のよう
に、必ずしも高解像度がない画像も処理により高品位画
像化になるため、本発明の表示結果は、きわめてきれい
な画像表示が可能である。

【０１０１】

【発明の効果】本発明によれば、前記引き出し配線と前
記パッド電極との接続領域において、前記パッド電極と
半導体装置の配線層とが、介在物を内蔵せず直接接して
いることにより、ボンディング領域の電極の厚さが、配
線層の厚さ＋ボンディングパッドの厚さとなり、実質的
に大きくなっているため、ＣＭＰによるディッシングの
ためにボンディングパッド中央部に数千Åの凹部が生じ
ても安定して強固なボンディングを得ることができる。

【０１０２】また、一辺が数百μｍの大寸法のボンディ
ングパッドを形成できるため、強固なワイヤボンディン
グが得られ、ワイヤボンディング工程の歩留りが向上
し、ひいては、低コストの液晶表示装置等を提供するこ
とができる。

【０１０３】また、本発明によれば、前記パッド電極と
前記半導体装置の配線層とが、複数の寸法の複数の接続
孔で接続されていることにより、確実な電気的接続が実
現できるため、低抵抗のボンディングパッドを得ること
ができるとともに、強固なワイヤボンディングを両立す
ることが可能となり、これにより、低コストの液晶表示
装置等を提供することができる。

【０１０４】また、本発明によれば、パッド電極内に、
前記パッド電極とは異なる材料からなる研磨ストッパー
を配したことにより、パッド電極のディッシングを小さ
くすることができる。したがって、ボンディング領域に
おけるパッド電極の厚みが大きくなりワイヤボンディン
グの信頼性がさらに向上する。

【０１０５】以上説明したように、本発明によれば、厚
さが大きく、かつ面積も大きなパッド電極を備えたた
め、強固なワイヤボンディングが可能となり、ワイヤボ
ンディングの歩留りが向上する。その結果、低コストの
液晶表示装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の断面図である。

【図２】本発明の第１の実施形態の製造工程を示す断面
図である。

【図３】Ａｌ配線幅とＡｌディッシング量の相関図であ
る。

【図４】本発明の第２の実施形態の製造工程を示す断面
図である。

【図５】本発明の第３の実施形態の製造工程を示す断面
図である。

【図６】本発明の第３の実施形態の斜視図である。

【図７】本発明によるＣＭＰにより製造される液晶素子
の断面図である。

【図８】本発明による液晶装置の概略的回路図である。

【図９】本発明による液晶装置のブロック図である。

【図１０】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。

【図１１】本発明による液晶装置の液晶パネルの概念図
である。

【図１２】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。

【図１３】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。

【図１４】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。

【図１５】従来例の電極構造を示す断面図である。

【符号の説明】

１０１Ｓｉ基板１０２Ｓｉ熱酸化膜１０３ＢＰＳＧ１０４第１Ａｌ１０５プラズマＳｉＯ１０６遮光層１０７プラズマＳｉＮ１０８プラズマＳｉＯ１０８′ プラズマＳｉＯ支柱１０９ボンディングパッド１０９−ａ第２Ａｌ１１０ボンディングワイヤ１１１ボンディング領域１１２スルーホール１１２′ スルーホール１４１半導体基板１４３絶縁膜１４５配線パターン１４７密着促進層１４９ａ配線３０１半導体基板３０２，３０２′ ｐ型及びｎ型ウェル３０３，３０３′，３０３″ ソース領域３０４ゲート領域３０５，３０５′，３０５″ ドレイン領域３０６ＬＯＣＯＳ絶縁層３０７遮光層３０８ＰＳＧ３０９プラズマＳｉＮ３１０ソース電極３１１連結電極３１２反射電極＆画素電極３１４液晶層３１５共通透明電極３１６対向電極３１７，３１７′ 高濃度不純物領域３１９表示領域３２０反射防止膜３２１，３２２シフトレジスタ３３２昇圧レベルシフター３４２インバータ３５１シール３７８液晶装置４５５，４５６，４５７液晶装置

フロントページの続きＦターム(参考） 2H092 GA33 GA45 JA46 MA08 MA17 MA33 NA18 NA29 PA07 QA15 RA05 RA10 5C094 AA31 AA42 AA44 BA03 BA43 CA19 CA24 DA09 DA13 DB01 DB03 EA04 EA07 EA10 EB05 FB12 FB14 FB15 GB10 5F033 JJ08 KK08 KK18 KK33 MM08 NN09 NN12 PP15 QQ37 QQ48 QQ49 SS15 TT08 VV07

Claims

【特許請求の範囲】

【請求項１】外部装置と電気的に接続するための接続
手段を接続するパッド電極を有する半導体装置におい
て、前記接続手段と前記パッド電極との接続部直下の前記パ
ッド電極が、前記半導体装置の配線層と、介在物を内蔵
せず接していることを特徴とする半導体装置。
【請求項２】前記半導体装置の配線層上の大きさの異
なる複数の接続孔内に形成されたパッド電極と、前記半
導体装置の配線層とが電気的に接続されていることを特
徴とする請求項１に記載の半導体装置。
【請求項３】前記パッド電極内に、前記パッド電極と
は異なる材料からなる研磨ストッパーを配したことを特
徴とする請求項１又は２に記載の半導体装置。
【請求項４】請求項１〜３のいずれかに記載のパッド
電極を有することを特徴とする液晶表示装置。
【請求項５】実質的に平坦な表面を有した画素電極、
各画素電極毎に配したスイッチング素子、電源あるいは
信号を伝達する複数層の配線、外部より電源および信号
を引き込むパッド電極、外部へ電源および信号を引き出
すパッド電極、を配したアクティブマトリクス基板と、
該アクティブマトリクス基板に対向する対向電極基板
と、前記アクティブマトリクス基板と前記対向電極基板
の間に挟持された液晶と、を有する液晶表示装置におい
て、外部装置と電気的に接続するための接続手段と前記パッ
ド電極との接続部直下の、該パッド電極が、前記アクテ
ィブマトリクス基板の前記複数層の配線の任意の層数の
配線と、介在物を内蔵せず接していることを特徴とする
液晶表示装置。
【請求項６】前記複数層の配線上の大きさの異なる複
数の接続孔内に形成された前記パッド電極と、前記複数
層の配線とが電気的に接続されていることを特徴とする
請求項５に記載の液晶表示装置。
【請求項７】前記パッド電極内に、前記パッド電極と
は異なる材料からなる任意の断面形状の複数の研磨スト
ッパーを配したことを特徴とする請求項５又は請求項６
に記載の液晶表示装置。
【請求項８】該半導体基板に形成された半導体素子
と、該半導体素子を結び電気回路を構成する複数層の配
線と、外部装置と前記半導体電気回路を電気的に結ぶパ
ッド電極と、を有する半導体装置において、前記パッド電極と外部装置を電気的に結ぶ接続手段が前
記パッド電極と接合する接続部直下の、前記パッド電極
と前記複数層の配線の任意の層数の配線が、介在物を内
蔵せず接していることを特徴とする半導体装置。
【請求項９】前記複数層の配線上の大きさの異なる複
数の接続孔内に形成された前記パッド電極と、前記複数
層の配線とが電気的に接続されていることを特徴とする
請求項８に記載の半導体装置。
【請求項１０】前記パッド電極内に、前記パッド電極
とは異なる材料からなる任意の断面形状の複数の研磨ス
トッパーを配したことを特徴とする請求項８又は９に記
載の半導体装置。